CN1041253A - 图像信号接收装置相位同步电路及其方法 - Google Patents

图像信号接收装置相位同步电路及其方法 Download PDF

Info

Publication number
CN1041253A
CN1041253A CN89107006A CN89107006A CN1041253A CN 1041253 A CN1041253 A CN 1041253A CN 89107006 A CN89107006 A CN 89107006A CN 89107006 A CN89107006 A CN 89107006A CN 1041253 A CN1041253 A CN 1041253A
Authority
CN
China
Prior art keywords
mentioned
signal
frequency
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN89107006A
Other languages
English (en)
Other versions
CN1021007C (zh
Inventor
平尾義周
细矢信和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1041253A publication Critical patent/CN1041253A/zh
Application granted granted Critical
Publication of CN1021007C publication Critical patent/CN1021007C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种为取出与图像信号中水平同步信号锁相信号的相位同步电路及其方法包括具有多个同步范围和抗干扰特性的第一PLL，和具有单一输出特性和一个同步范围的第二PLL，水平同步信号通过带通滤波器送给第二PLL，且直接送给第一PLL，第一PLL和第二PLL共用电压控制型振荡器和分频器，以及检测出分频电路输出和水平同步信号是否同步的电路，和据此检测电路输出使第一PLL和第二PLL中任一个激活的开关电路。

Description

本发明有关为实现相位同步的电路及其方法，特别有关实现用于TV（电视接受机）、LCD-TV（液晶电视接收机）、VTR（磁带录像机）等图像信号接收装置的水平同步信号相位同步的电路及其方法。还特别有关即使用于具有包含不同水平像素数的液晶显示等的矩阵型图像显示装置的图像接收装置，也能准确实现水平同步的电路及其方法。
作为小而薄型的低功耗图像显示装置，有液晶板。首先对采用这种液晶板的图像信号再生装置的结构及其动作进行简单说明。在图1中表示采用液晶板的电视接收机整机的简单结构。此图1中表示的结构，例如已在日本专利文献特开昭57-41078号公报上发表。
参照图1，液晶板101含有m行n列排列的液晶像素100。液晶像素100包含开关晶体管102，维持电荷用电容器103，液晶元件104。为了选择一行像素而设置门线G1-Gm。为了选择一列液晶像素，而设置源线S1-Sn。把开关元件102的门连接在门线Gi（i＝1-m）上，将其另一导通端（源端）接在源线Sj（j＝1-n）上。
为了驱动液晶板101，设置行驱动器105和列驱动器106，行驱动器105按照来自控制信号发生电路117的控制信号，依次对每一条门线Gi进行选择。列驱动器106包含移位寄存器107，采样和保持电路108以及放大器109。移位寄存器107由n级单位移位寄存器组成，并按照来自控制信号发生电路117的控制信号，发生使规定采样和维持电路108的动作定时的信号。采样和保持电路108按照来自移位寄存器107的时钟信号对来自图像检波电路114的视频信号（R、G和B）进行采样且维持。此采样和保持电路108具备按照各源线Sj而设置的n个单位采样和维持电路。放大器电路109把在采样和保持电路108上维持的图像信息进行放大后向对应的源线Sj传输。
为了接收图像信号而设置天线110，高频头112，中频放大器113和图像检波电路114、音频电路115以及扬声器116。高频头112从天线110接收的图像信号中选择所希望的频道波段，中频放大器113把由高频头112选择的图像信号变换成中频信号且进行放大后送给图像检波电路114。图像检波电路114在从已变换成中频的复合图像信号中检波出图像信号，同时，把音频信号分离出来并送给音频电路115。音频电路115把此音频信号进行检波再生后送给扬声器116。把来自图像检波电路的视频信号送给采样和维持电路。
控制信号发生电路117把来自图像检波电路114的图像信号分离出同步信号（水平和垂直信号），且取出驱动液晶板101的行和列所必要的信号。接下来对动作作简单说明。
首先参照图2，对行驱动器105的动作进行说明。图2（A）所示的图像信号来自图像检波电路114。此处的图像信号具有垂直同步信号区间T1，垂直回描期间T2，以及图像信号区间T3。在此图像信号区间T3中含有水平同步信号。控制信号发生电路117对垂直回描期间T2结束后的最初水平同步信号作出响应，并发生表示一个半帧开始的信号[图2（B）]。据此检测出一个半帧开始。接着，控制信号发生电路117发生周期为1H（H∶1个水平扫描期间）的信号（图2（C））。对此时钟信号（扫描时钟信号）作出响应，并由行驱动器105发生使门线Gj依次上升的信号（图2（D）-（F））。据此，在1个水平扫描期间，只有一根门线Gi被选中。在水平回描区间，使连接在此一行（门线Gi）上的开关晶体管102呈导通状态，把传输给源线S1-Sn上的像素信息送给液晶元件104。
另一方面，列驱动器106的动作波形图示于图3。列驱动器106的每1个H区间都使同一动作返复。1个H区间的图像信号如图3（A）所示，包含水平同步信号区间，一水平回描区间T4，以及传输图像信息的区间T5。对于移位寄存器107，首先传输如图3（B）所示的对应于图像信号的水平同步信号的信号，然后作为转送时钟脉冲，传输如图3（C）所示的一具有周期T＝T5/n′（n′为1行连接的像素数）频率T＝（T5+T4）/n的时钟脉冲。据此，从移位寄存器107的各段输出中，如图3（D）-（F）所示那样，根据每个顺序T，输出相位错开的时钟信号。把来自此移位寄存器107的时钟信号（图3（D）-（F）送给采样和保持电路108。采样和保持电路108对此时钟信号作出响应，采样从图像检波电路114中取出的图像信号，且保持1个H期间。据此，在采样和保持电路108上，保持对应于一行像素的信息，使在此采样和保持电路上保持的像素信息，通过放大器109，并列地传输给源线S1-Sn。
如上述那样，为了把一行的像素信息保持在采样和保持电路108上，有必要发生与接收同步信号相位同步的、n·fH（fH＝1/H）的时钟信号。在液晶板101的一行像素数目为一定的场合，可以采用使控制信号发生电路117发生的各时钟信号对该像素数有选择地发生的结构。然而，为了构成适用于具有各种像素数的液晶板的通用控制信号发生电路，有必要采用随一行像素数n发生变化而变化的电路。
图4表示发生可以用于这些多种类液晶板的水平同步用时钟信号的电路结构的一个例子。具有如图4所示结构的一个水平相位同步用集成电路（IC），有NEC制的μp    D6109G。
参照图4，传统的水平相位同步电路，在其输入段包含同步分离电路14。同步分离电路14，通过耦合电容器5接收视频信号，并取出同步信号（水平和垂直）。水平相位同步电路还包含第一PLL（第一锁相环路，和第二PLL（第二锁相环路）。
第一PLL包含第一相位比较器16，第一低通滤波器18，调整电路20，第一电压控制型振荡器22，1/2分频电路24。相位比较器16，把来自同步分离电路14的水平同步信号和来自1/2分频电路24的频率15.73KHz的信号进行相位比较。此相位比较器16属仅比较提供的信号相位的脉冲宽度检波型，具有抗干扰性。第一低通滤波器18包含电容器C1，C2和电阻R1，R2。把电阻R2设置在端子PCO和结点N1之间。在结点N1和接地电位间串联电阻R1和电容器C2。使电容器C1和此电阻R1和电容器C2的串联体并联连接，此低通滤波器18滤去包含在相位比较器16输出信号中的噪音，且发生直流控制电压。调整电路20包含电阻R3，R4和可变电阻VR1。把电阻R3设置在低通滤波器18的输出和结点N2之间。把串联的可变电阻VR1和电阻R4设置在结点N2和接地电位之间。此调整电路20具有控制电压控制型振荡器22的振荡相位的功能。也就是具备通过调整可变电阻VR1的电阻值，对电压控制型振荡器22的输出信号的相位进行调整（使超前或滞后）的功能。电压控制型振荡电路22以两倍的水平扫描频率（15.73KHz）进行振荡。1/2分频电路24把第一电压控制型振荡器22的输出进行1/2分频，输出模拟水平同步信号fH，而后送至相位比较器16。众所周知的相位比较器16，如上所述，是脉冲宽度检滤型比较器，具有如图5所示的有多个倾斜（S型曲线）的输出特性。在图5中，横坐标表示输入信号频率，纵坐标表示输出电压。此外，fo为基准信号。从图5可看到，送给相位比较器16的输入信号频率是基准信号（水平同步信号）的两倍或三倍时，也可产生具有同样特性的输出电压。因此，第一PLL具有分别对应于此多个S曲线的锁定范围。如图4所示，第一电压控制型振荡器22往往以正常时的两、三倍的频率进行稳定振荡。
在该基准信号以外的频率范围，为了避免第一PLL稳定，在制作IC时，把此第一电压控制型振荡器22的振荡频率范围设定在图5所示的频率f1-f0的范围内。水平相位同步电路的第二PLL，包含相位·频率比较器26，第二低通滤波器28，第二电压控制型振荡器30和可编程计数器32。相位·频率比较器26把来自1/2分频电路24的水平扫描信号和可编程计数器32输出的相位以及频率进行比较。第二低通滤波器28包含电阻R5，和电容器C3。把电阻R5和电容器C3串联在端子PFCO和接地电位之间。此第二低通滤波器28，除掉相位，频率比较器26内的噪音成分等不需要的高频成分，取出只表示比较结果的直流电压信号，并送到第二电压控制型振荡器30的电压控制端子VCOH。第二电压控制型振荡器30具有较宽的振荡频率范围，通常以n倍的水平扫描频率进行振荡。可编程计数器32，把第二电压控制型振荡器30的输出进行1/n分频，取出水平频率信号，送给相位·频率比较器26，同时，把n·fH（fH为模拟水平扫描频率信号）送至可编程逻辑阵列33。从可编程逻辑阵到33，取出用于驱动图1所示的列驱动器106的水平驱动用时钟信号HCLOCK。这个n对应于一行像素数。因此，如果液晶板的像素数不同，则此n的值也相应变化。为了对应于该多种类的液晶板，要按能使第二电压控制型振荡器30的振荡频率范围取较宽的值来进行设计。相位·频率比较器26，若只进行相位比较，则也进行频率比较。此相位·频率型比较器26具有如图6所示的只有一个倾斜（S曲线）的输出特性。在图6中，横坐标表示输入信号频率，纵坐标表示输出电压。从图6可知此相位频率比较器26，由于也兼备频率误差检测器的功能，故第二电压控制型振荡器30不会以正常时（nfH）的两、三倍的频率进行振荡。也就是由于第二PLL仅存在一个锁定范围，故能以所希望的振荡频率稳定地进行振荡。
如上所述，由图4所表示的传统的水平相位同步电路，需要具备两个振荡器22，30。因此，为了只采用1个振荡器，可考虑直接把同步分离电路14的输出传送给相位·频率型比较器26。然而，采用这种结构时，要产生以下所示的问题。就是在如图7（a）所示的强电场接收时，在同步分离电路14的输出中不含有噪音，而且可以得到与水平同步信号相位同步的稳定振荡信号。然而，在如图7（b）所示的弱电场接收时，同步分离电路14的输出中含有噪音，此噪音影响着相位·频率比较器26的输出，电压控制型振荡器的振荡频率被固定在其振荡频率的上限值或下限值上，因此不能得到和所希望的水平同步信号相位同步的振荡信号。
在把包含此弱电场接收时噪音的水平同步信号输入给具有抗干扰性的相位比较器16时，由于随机噪音的原因，使噪音成分也从相位比较器16中输出。然而此噪音成分在低滤波器18中被消除，其结果是由于只有规则性的正规水平同步信号和模拟水平同步信号的相位比较成分从低通滤波器18输出，因此在第一PLL中以所希望的振荡频率（31.5KHz）使电压控制型振荡器22振荡，能获得具有和水平同步信号的频率及相位相同的模拟水平同步信号。
此外，如前所述，把在弱电场接收时含有噪音的如图7（b）所示的水平同步信号直接送给相位·频率型比较器26时，会产生误动作。因此考虑消除产生误动作的起因即噪音。就是可以使来自同步分离电路14的水平同步信号通过以频率15.73KHz为中心频率的带通滤波器，把消除噪音成分的图7（c）所示的水平同步信号送给相位·频率型比较器26。然而，采用该结构时，在此带通滤波器中，为了进行滤波处理，如图7（c）所示其输出信号错开△T时间。也就是使振荡电路30的输出信号的相位仅错开△T程度。由于水平驱动液晶板的水平时钟信号要和此电压控制振荡电路30的输出相位同步，使画面上产生的图像形成水平方向偏移。
可考虑预测或计算错开△T值，使此水平位置的偏得到修正，然而这种预测需要考虑随机噪音，这很麻烦。此外，由于必须对带通滤波器中的延迟时间△T的偏差、以及因噪音引起的接收水平同步信号（带通滤波器的输出）的信号宽度偏差采取措施，因此困难很多。
上述的特开昭57-41078号公报，揭示了在矩阵电视机中发生与水平同步信号相位同步的水平驱动脉冲的方法。
此外，在特开昭55-816号公报上，也同样地揭示了作为液晶矩阵显示板的水平驱动用脉冲信号、用PLL取出与水平同步信号相位同步的信号的方法。
本发明的目的在于提供一种改进的相位同步电路，该相位同步电路能克服传统的相位同步电路中具有的缺点。
本发明的其它目的在于提供能用简单结构取出和水平同步信号确实实行锁相的信号的相位同步电路。
本发明的另一目的在于提供不受噪音滤波器的信号延迟的影响，能取出和水平同步信号正确实行锁相的信号的相位同步电路。
本发明又一目的在于提供能取出平时和接收水平同步信号实行锁相的信号的相位同步方法。
有关本发明的相位同步电路，具备从传输的图像信号至少分离取出水平同步信号的电路，取出和此分离取出的水平同步信号相位同步的信号的具有抗干扰性的第一PLL，通过带通滤波器接收此被分离取出的水平同步信号，并对于此带通滤波器的输出，至少取出锁频信号的第二PLL或AFC（自动频率控制）环路。第一PLL和第二PLL或AFC环路共用电压控制型振荡电路和分频电路。
有关本发明的相位同步电路还包含判别分离取出的水平同步信号和分频电路输是否同步的电路，和按照此同步判别电路的输出，激活第一PLL和第二PLL或AFC环路中的任何一个的电路。
第一PLL具备具有多个S曲线输出特性的抗干扰的第一比较电路。此第一比较电路对分离取出的水平同步信号和分频电路的输出进行相位比较。
第二PLL或AFC环路具备具有单一S曲线输出特性的第二比较器。此第二比较器至少要对通过频带中的水平同步信号和分频电路的输出进行有关频率的比较。
第一比较器是由具有抗干扰性的脉冲宽度型检波器构成。第二比较器是由边缘触发器型检波电路或频率边缘触发器型相位比较器构成。第二比较器还可用对传输的信号频率进行比较的频率比较器构成。
此外，有关本发明的相位同步电路还具备发生具有和水平同步信号为同一频率的模拟水平同步信号的电路，对同步检测电路的输出和以预定周期使该电平反转的信号作出响应，选择带通过滤波器输出和模拟水平同步信号中的任何一个，将其送给第二比较器的电路。
有关本发明的相位同步方法，具备当同步检测电路检测出同步状态时，激活第一PLL、当同步检测回路检测出非同步状态时，激活第二PLL的步骤。
若根据上述结构，则在动作开始时等的非同步状态，激活具有单一同步范围的第二PLL或AFC环路，并通过具有由带通滤波器消除噪音的时间延迟的水平同步信号来控制电压控制型振荡器。据此，首先使对接收水平同步信号进行锁频的信号从分频电路输出。一旦成为频率同步状态，则用同步检测电路的输出，激活第一PLL，据此，依靠第一PLL的功能，使对于接受水平同步信号，进行相位和频率锁定的信号从分频电路输出。此时由于在第一PLL中不设置带通过滤器，而对水平同步信号不产生时间滞后，因而能确实得到锁相信号。
此外，在非同步时（特别在无信号输入时），通过用模拟水平同步信号控制电压控制型振荡器，能使电压控制型振荡器的振荡频率和相位得到固定，在此状态下，图像再现时不出现摇晃。
对附图的简单说明
图1为简要表示传统的液晶电视接收机的整机结构。
图2是表示图1所示液晶板的行驱动器的动作定时信号波形图。
图3是表示图1所示列驱动器动作的信号波形图。
图4表示传统的相位同步电路的结构。
图5表示图4所示第一相位比较器的输出特性。
图6表示图4所示相位·频率比较器的输出特性。
图7是为说明传统相位同步电路中存在问题的信号波形图。
图8简要表示根据本发明的相位同步电路的原理结构。
图9表示本发明的一实施例即相位同步电路的结构。
图10表示图9所示H窗的具体结构的一个例子。
图11是表示图10所示H窗动作的信号波形图。
图12表示图10所示相位比较器10和相位·频率比较器的具体结构以及开关电路具体结构的例子。图13A和图13B是表示图12所示相位比较器和相位·频率型比较器动作的信号波形图。
图14表示图9所示低通滤波器具体结构的例子。
图15表示图9所示H门的具体结构例子。图16A和图16B是表示图15所示H门动作的信号波形图。
图17简要表示本发明其它实施例，即相位同步电路的结构。
图8表示本发明水平相位同步电路的原理结构。参照图8，水平相位同步电路包含同步分离回路14，相位比较器16，相位·频率型比较器26，带通滤波器40，开关电路42，低通滤波器44以及电压控制型振荡器46和同步检测电路48。
同步分离电路14通过耦合电容器C5接收由输入端12进来的视频信号，取出同步信号（水平同步信号），送给相位比较器16。相位比较器16是具有在图5中所表示的输出特性的脉冲宽度检测型相位比较器，把来自同步分离电路14的水平同步信号和电压控制型振荡器46的输出的相位进行比较，而后输出对应于此相位差的信号。
把用带通滤波器40除掉噪音成分的接收水平同步信号，送给相位·频率型比较器26和同步检测电路48。相位·频率型比较器26具有图6所示的输出特性，对来自带通滤波器40的水平同步信号和电压控制型振荡器46的输出进行相位和频率比较。同步检测电路48，通过带通滤波器40对接收水平同步信号和电压控制型振荡器46的输出作比较，发生表示此电压控制型振荡器46的输出和接收水平同步信号是否同步的信号。此同步检测电路48是检测电压控制型振荡器46的输出信号成为正规的水平同步频率（15.73KHz）的电路，并进行比较两者的相位。就是，同步检测电路48，当电压控制型振荡器46的输出上升时，检测来自带通滤波器40的接收水平同步信号是否存在，接收水平同步信号在规定期间内存在时，则判断同步成立。
开关电路42，按照同步检测电路48的输出，将其接点和e或f相连接。在同步检测电路48检测出非同步状态的场合，开关电路42使其接点和f相连接。在同步检测电路48检测出同步状态的场合，使其接点和e相连接。
低通滤波器44把消除开关电路42输出内的高通分量的直流控制电压，送给电压控制型振荡电路46的电压控制端子。
电压控制振荡器46，虽然没有给予明确图示，但其内装有1/n分频电路，并且从这个电压控制型振荡器46，输出频率15.73KHz水平频率信号fH和为发生对应于像素数的水平驱动脉冲的频率n·fH信号。频率n·fH信号被送给可编程逻辑阵列（PLA），并在这里产生水平驱动脉冲。
由相位比较器16，开关电路42，低通滤波器44，电压控制型振荡电路46构成第一PLL。由相位·频率型比较器26，开关电路42，低通滤波器44，电压控制型振荡器46构成第二PLL。
此外，在图8所示的结构中，把带通滤波器40的输出送至同步检测电路48。然而，在同步检测电路48自身具备能滤掉噪音成分功能的场合，其结构也可以象图8中虚线所示那样，把同步分离电路14分离出的接收水平同步信号直接传输给同步检测电路48。此外，如上所述为了使同步检测电路48进行相位比较，也能构成使其电路结构的一部分与相位·频率型比较器26共有。下面说明其动作。
首先，在动作开始时呈非同步状态。此时，同步检测电路48输出表示非同步状态的“L”电平信号，且送给开关电路42。开关电路42按照此“L”电平的转换控制信号，将其接点连接到f上。据此，首先使第二PLL动作。通过带通滤波器40把接收水平同步信号送给相位·频率型比较器26。带通滤波器40将噪音成分滤去，取出水平同步信号成分。因此，在此场合，产生偏移△T（参照图7），但是电压控制型振荡器46的振荡频率被调整成接收水平同步信号的频率。进而，由于采用该结构时，相位频率型比较器26不仅进行频率比较，还进行相位比较，因此电压控制型振荡器46的输出信号相位也在一定程度上与接收水平同步信号同步。
通过此第二PLL使电压控制型振荡器46的振荡频率和相位接近于接收水平同步信号的频率和相位（或一致）时，同步检测电路48判断同步成立，且输出“H”电平信号。因此，开关电路42把其接点转换为e，第一PLL（相位比较器16，低通滤波器44以及电压控制型振荡器46）动作。
第一PLL中的相位比较器16对来自同步分离电路14的接收水平同步信号和来自电压控制型振荡器46的水平频率信号fH进行相位比较，并输出对应于此相位差的信号。因此，通过第一PLL进行相位控制，从电压控制型振荡器46中输出和接收水平同步信号相位同步、且频率也一致的信号。
如上所述，在本发明中，在至少要通过第一PLL调整成电压控制型振荡器46的正规振荡频率（15.73KHz）之前，使第二PLL动作，对电压控制型振荡器46的输出进行控制。因此电压控制型振荡器46不会错误地以两、三倍的正规频率（15.73KHz）稳定振荡，而能得到确实和接收水平同步信号相位同步的水平驱动脉冲。
此外，在第一PLL，来自同步分离电路的接收水平同步信号，不通过带滤波器40而直接送给相位比较器16。因此，可以防止发生由带通滤波器40产生的时间偏移△T（参照图7）。
另外，在第二PLL中，使用了相位·频率型比较器，然而，这只要是具有图6所示的输出特性的比较器就可以，例如也可以使用边缘触发器型相位比较器，频率比较器等。
又，作为此比较器26，在仅使用频率比较器的场合，同步检测电路48需要换成频率一致检测电路（频率检测装置的一种）。在作为比较器26而使用频率比较器的场合，第二PLL则成为AFC（自动频率控制）环路。
也就是，本发明的原理是在用第一PLL达到调整成正规频率（15.73KHz）的状态为止，使第二PLL（或AFC回路）动作，从而把电压控制型振荡器46的振荡频率调整成正规的振荡频率。
进而，在使开关电路42从接点f一侧向接点e一侧连接时，使电压控制型振荡器46的输出信号相位发生变化。然而，由于这种变化很微小，而且同步检测电路48继续输出表示同步检测状态的“H”电平的信号。
此外，对于相位·频率型比较器26，在PLL开启时作为频率比较器使用，而在锁定时作为相位比较器使用，可以使用这种功能的比较器。作为这样结构的比较器的例子，例如有莫托洛拉公司制的MC4044，CD74HC4046A的PC2，CD4046A的PC2等。
图9简要表示作为本发明一实施例的水平相位同步电路的具体结构例。在图9中，对于和图8中表示的电路相对应的部分带有同一参考标号。参照图9，同步分离回路14（参照图8）和同步分离电路201，H门203和H滤波器202相对应。图8的带通滤波器和H窗40′相对应。图8的电压控制型振荡电路46对应于电压控制振荡电路46′和可编程计数器204。相位比较器16是脉冲宽度型相位检波器，比较器26是边缘触发器型相位检波器。
H滤波器202，滤掉由同步分离电路201分离的同步信号（水平和垂直的同步信号）CSYNC中的噪音成分，并送给H窗40′。H门203，按照来自H门脉冲发生器206和同步检测电路48的信号，使来自同步分离电路201的接收水平同步信号通过。也就是，此H门203，在同步检测电路48检测出非同步状态的场合，使同步分离电路201的输出全部通过，另一方面，在同步检测电路48检测出同步状态的场合，仅在传输来自H门脉冲发生器206的脉冲信号期间，使同步分离电路201的输出通过。
H门脉冲发生器206，按照来自可编程计数器204的输出信号，发生比正规水平同步信号HSYNC宽、且频率相同的信号。此H门脉冲发生器206，例如，可以用PLA（可编程序逻辑阵列）构成。
可编程计数器204，是给出电压控制型振荡器40的输出分频比的电路，用此电路可以设定使用此水平相位同步电路的对应于液晶显示板的像素数的分频比n。把来自可编程计数器204的输出传送给PLA205，在此处进行规定的逻辑处理，并发生和接收水平同步信号相位同步的水平驱动脉冲HCLOCK。
H窗40′是把水平同步信号频率作为中心频率的带通滤波器，为了使电路结构实现集成化，而采用数字式滤波器结构。图9所示电路的动作是和图8所示电路结构相同。下面简要对有关它的动作进行说明。在动作开始时刻，处于此非同步状态。因此，表示来自同步检测器48的同步状态的信号H·KILLER是“L”电平。因此，在此场合，H门203使来自同步分离电路201的同步信号全部通过。接着，使来自同步分离电路201的同步信号通过H滤波器202和H窗40′，且滤掉噪音成分，因此把对应于水平同步信号的频率成分，送给边缘触发器型的相位·频率型比较器26。开关电路42将其接点连接到f上。因此，第二PLL动作，从而把电压控制型振荡器46′的振荡频率调整成n·fH。可编程计数器204，把来自此电压控制型振荡器46′的振荡信号进行1/n分频后，作为模拟水平同步信号fH输出。根据此第二PLL的动作，把电压控制型振荡器46′的输出信号调整成规定的频率（和相位）后，一旦同步检测器48的输出反转，则其输出信号HKILLER上升为“H”电平。据此，开关电路42将其接点转换为e的同时，H门203仅在来自H门脉冲发生器206的H门信号HGATE的期间使传输的信号通过。根据此H门203的功能，被滤掉噪音成分后的接收水平同步信号传输给相位比较器16。据此，使第一PLL发挥作用，把电压控制型振荡器46′的振荡信号调整成正规振荡频率和相位，并持续进行稳定振荡。
再者，在图9所示的结构中，由于H滤波器202在同步分离电路201的输出中滤掉不需要的噪音成分，但是，如果下一级的H窗40′、同步检测器48等均是抗干扰的结构，则无需特别设置。
此外，在图9所示的结构中，把低通滤波器44设置在开关电路42和电压控制型振荡器46′之间。然而，反之，也可以采用把低通滤波器分别设置在相位比较器16的下一级和相位·频率型比较器26的下一级上、用开关电路42选择两个低通滤波器的输出，并送给电压控制型振荡器46′的结构。
图10是表示H窗40′的具体结构的一个实例。参照图10，H窗40′包含对从外部输入的时钟信号CLK（例如频率为3.58MHz）的信号进行计数的5级串联T型多谐振荡器（flip-flop）（T-FF）329，330，331，332和333。分别把T-FF329-332的各个 Q输出送给下一级的T-FF330-333各个T输入。因此，根据T-FF332的 Q输出，使进行时钟信号CLK的1/16分频后的信号得到输出，（但是，是在用水平同步信号CSYNC不使各T-FF329-333复位的场合）。T-FF329-332的 Q输出分别被传送给或门OG1-OG3。
或门OG1接收T-FF329-332的各个输出 Q。或门OG2接收T-FF329-330和332的输出。或门OG3接收T-FF329的 Q输出、和使T-FF332 Q输出通过反相器IV1的信号。
为了把计数器（T-FF329-333）的复位定时和水平同步信号HSYNC送给下一级比较器26，而设置或门OG4，置位/复位多谐振荡器334，335和336，以及与门AG1，AG2和与非门NG1。
或门OG4接收或门OG1输出通过反相器IV2的信号，以及来自H滤波器202的同步信号CSYNC（水平和垂直同步信号）。置位/复位触发器334-336分别用D型多谐振荡器（D-FF）构成。使置位/复位多谐振荡（以下简称 SR-FF）的D输入和C输入和电源电位Vcc相连，在其置位输入 S上接收或门OG2的输出，在其复位输入 R上接收 SR-FF335的 Q输出。 SR-FF335的D输入和C输入与电源电位Vcc相连，其置位输入 S与 SR-FF334的Q输出相连，其复位输入 R和与非门NG1的输出相连。 SR-FF336的D输入和C输入和电源电位Vcc相连，其置位输入 S和或门OG2输出相连。其复位输入 R与或门OG3输出相连。 SR-FF336的Q输出被送给与非门AG2。
与门AG1接受 SR-FF334的输出Q和 SR-FF335的输出 Q。与非门NG1接收与门AG1的输出和或门OG4的输出。与门AG2接受 SR-FF336的输出Q和来自H滤波器202的同步信号CSYNC。把与门AG2的输出送给比较器26和同步检测器48。以下参照作为其动作波形图的图11对动作进行说明。
T-FF329-333，每当分别把时钟信号CLK送给输入T时，就使其输出 Q的状态反转，与其同时，把复位信号送给复位端子 R上时，则从其输出 Q中输出“1”的信号，因此，只要不传输复位信号，T-FF329-333就能构成对时钟信号CLK进行32个计数的计数器。
或门，当至少使一个输入信号成为“H”时，则输出“H”信号。也就是各个或门OG1-OG3，所传输的输入信号全部为“L”电平时，则输出“L”信号。因此，当计数器（T-FF329-333）对时钟信号CLK计数到11个时，则或门OG2的输入全部为“L”，或门OG2的输出（结点Q3）为“L”。据此，使 SR-FF334置位，其输出Q成为“H”。在此状态，当从H滤波器202传送水平同步信号HSYNC时，则与门AG1的输出（结点Q6）是“H”电平，因此与非门NG1的输出为“L”电平。据此，使T-FF329-333复位，其输出 Q全部为“H”电平。因此，计数器（T-FF329-333）的计数动作与水平同步信号同步。在该计数器（T-FF329-T-333）被复位的同时，用与非门NG1使 SR-FF335复位，该 SR-FF335的输出Q为“L”，然后SR-FF334复位。因此，继此SR-FF334和335复位之后，对时钟信号CLK计数到11之前，结点Q6的电平为“L”电平，所以与非门NG1的输出为“H”。因此，不输入来自H滤波器202的同步信号CSYNC，而执行计数器（T-FF329-333）的计数动作。据此，能防止同步信号CSYNC内的噪音，以及图像信号在同步信号期间发生漂移的视频沉陷现象。
在水平同步信号消失的场合，当计数器（T-FF329-333对时钟信号计数到15时，则或门OG1的输出为“L”，可以通过或门OG4，把“H”信号传送给与非门NG1，并且进行和水平同步信号输入时相同的动作。
一方面，由于 SR-FF336，在对时钟信号CLK计数到11时，按照或门OG2的输出（结点Q3）被置位，因此结点Q1的输出成为“H”电平。另一方面，在计数器（T-FF329-333）完成复位后， SR-FF336因或门OG3（结点Q4）的输出而复位，结点Q1的电位下降到“L”电平。因此，在正常向与门AG2传输水平同步信号的期间，所对应的门信号也由 SR-FF336向与门AG2传输，输出来自H滤波器202的同步信号CSYNC（正确为HSYNC），且传送给比较器26和同步检测器48。此水平同步信号调整范围是，时钟信号CLK的计数值在11至15之间。通过把这种结构的H窗电路作为带通滤波器使用，和模拟滤波器不同，可以通过高集成化的电路结构仅使所希望的频带通过（把水平同步信号作为中心频率的信号频带）。
接着，对相位比较器16和相位·频率型比较器26的结构和动作进行说明。
参照图12，相位比较器16用脉冲宽型相位检波器构成，相位·频率型比较器26具有边缘触发器型相位检波器的结构。
相位比较器16包含与门AN10，AN11和反相器IV10，IV11。与门AN10可接受来自H门203的同步信号CSYNC和来自可编程计数器204的模拟水平同步信号fH。与门AN11通过反相器IV1接收模拟水平同步信号fM的同时，还接收来自H门203的同步信号CSYNC。反相器IV1使与门AN10的输出反转而后进行传送。
比较器26包含D多谐振荡器340，341和或非门NR1，NR2，NR3以及反相器IV12。D型多谐振荡器（以下简D-FF）340，在其时钟输入C上接收模拟水平同步信号fH，使其D输入和接地电位相连接。使D-FF341在其时钟输入C上接收来自H窗40′的同步信号CSYNC，其输入D和电源Vcc连接。使D-FF340每当把信号fH送给时钟输入端C时，从其Q输出中输出“L”信号。D-FF341，每次把同步信号CSYNC向其时钟输入端子C送给时，都从其 Q输出中输出“L”信号。因此，D-FF340，341，分别被触发成信号fH和CSYNC上升沿，使其输出状态变化。
或非门NR1接收D-FF340的输出Q和D-FF341的输出 Q。或非门NR1的输出通过反相器IV12被送给D-FF340的置位输入 Q以及D-FF341的复位输入 R。
或非门NR2接收非门NR1的输出和D-FF340的输出Q。或非门NR3接收DF-FF341的输出 Q和或非门NR1的输出。接下来对动作进行说明。
首先，如图13A所示，对在模拟水平同步信号fH和接收同步信号CSYNC频率相同、相位不相同时的动作进行说明。对于包含在相位比较器16内的与门AN10、AN11，分别以给定信号逻辑积进行输出。因此，在结点A和结点B上出现如图13A（c）和（d）所示的信号波形。这里，若把模拟水平同步信号fH的脉冲宽设定为接收同步信号CSYNC的水平同步信号脉冲宽的两倍，则结点A上出现的信号脉冲宽和结点B上出现的信号脉冲宽相等时，模拟水平同步信号fH和接收水平同步信号HSYNC成为相位同步。此脉冲宽型相位比较器16根据结点A和结点B上信号脉冲宽的差，检测出此接收同步信号CSYNC和模拟水平同步信号fH的相位差。因此，在此结点A、B上的信号脉冲宽相等时，含有此相位检波比较器16的PLL进行稳定振荡。此外，从这个结构也可看到，此比较器16能不受噪音影响而进行相位比较，对于模拟水平同步信号fH的边带（高频）2fH，3fH……也能提供相同的输出特性。
在另一比较器26中，D-FF340每当传输模拟水平同步信号fH，就输出“L”信号，另外，D-FF341每当传输同步信号CSYNC时就输出“L”信号，且分别送给或非门NR1。或非门NR1仅在两方的输入均为“L”电平时才输出“H”信号。在图13A所示定时关系的场合，若D-FF340的输出Q为“L”电平，则H或非门NR1的输入同时为“L”，故通过反相器IV1使D-FF340置位，而D-FF341被复位。因此，结点E的电位每当传输此模拟水平同步信号fH时，便瞬间下降到“L”电平，另一方面，结点F的电位在同步信号CSYNC和模拟水平同步信号fH的相位差之间成为“L”。因此，使结点D的电位固定为“L”电平，结点C的电位成为和结点A相同的信号波形。
接下来参照图13B，对在模拟水平同步信号fH和接收同步信号CSYNC的频率不同时的动作进行说明。图13B表示模拟水平同步信号fH的频率是接收水平同步信号CSYNC的1/2时的一个例子。在此场合，接收同步信号错开1个周期的信号分别以与水平周期信号f相同的相位，出现在结点A和B上。另一方面，在结点C上输出“L”电平的信号，且在结点D上出现模拟水平同步信号fH的反转信号。此相位比较器16和相位频率型比较器26的输出转换，是通过构成开关电路42的3状态缓冲器TB1-TB4来实现的。每个3状态缓冲器TB1-TB4在向控制端子传输“L”信号时即成导通状态，此外，输出成高阻抗状态。缓冲器TB1通过反相器IV30接收或非门NR2的输出，缓冲器TB2接收或非门NR3的输出，缓冲器TB3通过反相器IV11接收与门AN10的输出，缓冲器TB4接收与门AN11的输出。向3状态缓冲器TB1，TB2的控制端传送来自同步检测器48的同步检测信号HKILLER，通过反相器IV20向3状态缓冲器TB3，TB4的控制端传送同步检测信号HKILLER。因此，在非同步状态，3状态缓冲器TB1，TB2成导通状态，选择相位·频率型比较器26的输出。另一方面，在同步状态，3状态缓冲器TB3，TB4成导通状态，选择相位比较器16的输出。
接下来对低通滤波器44的结构和动作进行说明。
参照图14，低通滤波器44在其输入级包含P通道MOS晶体管PTI和n通道MOS晶体管NT1。P通道MOS晶体管PT1和n通道MOS晶体管NT1在电源电位Vcc和接地电位间形成互补连接。把开关电路42的输出即结点V的电位送给P通道MOS晶体管PT1门。把开关电路的输出结点V的电位送给n通道MOS晶体管NT1门。P通道MOS晶体管PT1和n通道MOS晶体管NT1的接点电位，通过电阻R11，R12被送给反相器IV30。电阻12和模拟开关AS1并联。把来自同步检测器48的同步检测信号HKILLER通过反相器IV31送给模拟开关AS1的控制端。电容器10和电阻13串联在结点1（电阻12和反相器IV30的接点）和接地电位之间。把模拟开关AS2和电阻14的串联体和电阻13并联连接。此外，在结点1和接地电位间还设置电容器C11。模拟开关AS2的控制端接收来自同步检测器48的同步检测信号HKILLER。为了使反相器IV30的输出反转后进行传送而设置n通道MOS晶体管NT2，电阻R20，R21。把反相器IV30的输出送至n通道MOS晶体管NT2门。使直流控制电压信号从电阻R20和电阻R21的连接点送给电压控制振荡器46′的电压控制端。
模拟开关AS1，AS2，当向其控制端传送“H”电平信号时呈导通状态。低通滤波器44具有把比较器26或16的输出变换成直流电位，且取出送给电压控制型振荡器46′的控制电压的功能。当增加低通滤波器44的时间常数时，则PLL被锁定之前需要时间。因此，在接通电源时，在频道转换等过程中，在图像成为正常状态之前需要时间，然而使弱电场特性得到改进。
另一方面，当减少此低通滤波器44的时间常数时，则PLL锁定的时间缩短，然而，由于在弱电场时跟踪此噪音，使弱电场特性恶化。
同样，一旦提高PLL的控制灵敏度，则使PLL到达锁定之前的时间变短，使弱电场特性恶化。另一方面，若降低控制灵敏度，则使PLL到达锁相时为止的时间变长，使弱电场特性提高。PLL所需要的特性是，PLL为非同步状态时，减少时间常数，提高其控制灵敏度，从而缩短到达锁定为止的时间。一旦成为同步状态，则增加时间常数，使控制灵敏度稍稍降低，从而使弱电场特性得到改进。下面对动作进行说明。
当结点U的电位为“L”电平时，P通道MOS晶体管PT1呈导通状态。电流i从电源电位Vcc，通过电阻R11，R12流向电容器C10，使电容器C10充电。一方面，当结点V的电位为“H”的场合，n通道MOS晶体管NT1呈接通状态，通过电阻R11，R12，使电容器C10的充电电位放电。另外，结点U的电位为“H”，结点V的电位为“L”的场合，晶体管PT1，NT1都呈关闭状态，使电容器C10的电位保持。不会发生使结点U的电位为“L”，结点F的电位为“H”的情况（结点D的电位通过反相器IV50被送给结点U（参照图12）。
P通道MOS晶体管PTI呈导通状态期间（结点U的电位为“L”期间）和n通道MOS晶体管NT1呈导通状态期间（结点V的电位为“H”期间）形成的差分就成为结点1中的直流电位。此结点1的电位通过反相器IV30（在输入部具有输入稳定用电容器C11）被直流放大后，进而通过n通道MOS晶体管NT2，送给电压控制型振荡器46′的控制端。
在PLL电路为非同步状态时，信号HKILLER为“L”，故模拟开关AS1呈导通状态，模拟开关AS2呈关闭状态。当模拟开关AS1呈导通状态，则电阻R12呈短路状态，电流i变大，PLL电路中的控制灵敏度得到提高。此时，由于同时使模拟开关AS2呈关闭状态，因此电容器（12仅和电阻R13相连接，使此低通滤波器44中的时间常数变短。因此，使PLL的调整时间变快，使到达锁定的时间缩短。
在同步状态中，使同步检测信号HKILLER成为“H”。因此模拟开关AS1呈关闭状态，模拟开关AS2呈导通状态。当模拟开关AS1为关闭状态时，则电阻R11，R12串联连接，使电流i变小。据此，使PLL的控制灵敏度降低。另一方面，当模拟开关AS2为导通状态时，电阻R13，R14为并联连接，使低通滤波器的时间常数变小。因此使弱电场特性得到改进。
接着，对H门的电路结构进行说明。参照图15，H门203具备接收来自H门脉冲发生器206的H门信号的反相器IV50，接收来自同步检测器48的同步检测信号HKILLER和反相器IV50输出的与非门NA50，接收来自与非门NA50输出和同步分离电路201的接收同步信号CSYNC的与门AG50。与门AG50的输出向相位比较器16和同步检测器48传送。对以下的动作，参照作为其动作波形图的图16A和图16B进行说明。图16B是对图16A中所示虚线框的放大表示图。
接收同步信号CSYNC包含水平同步信号HSYNC和垂直同步信号。在此垂直同步信号（包含用垂直回描期间规定的等价脉冲）期间，有必要关闭H门203。为此，来自H门脉冲发生器206的门信号HGATE成为在此垂直同步信号区间不能发生的信号。在非同步状态，同步检测信号HKILLER为“L”电平。因此与非门NA50的输出成为“H”，把与门AG50作为启动状态，使来自同步分离电路201的同步信号CSYNC全部通过。
一方面，在同步状态，同步检测信号HKILLER为“H”电平，与非门NA50起到反相器作用。因此，门信号HGATE通过反相器1V50被送给与非门NA50，因此与门AG50仅在传送此门信号HGATE期间，呈启动状态。此门信号HGATE如图16B所示，具有比同步信号更宽的脉冲宽度。因此，仅取出此与门AG50成为启动状态时，所传送的水平同步信号，且向下一级的电路传送。因此可以防止同步信号中的噪音或传送使视频信号降低等不需要的成分。
此外，对有关来自同步检测电路48的同步检测信号HKILLER的取出方法进行说明。此同步检测电路48具有对水平同步信号的有无进行检测的部分和对此检测结果进行平均值处理的部分。此时，在同步检测过程中，在来自电压控制型振荡器46的分频信号fH成为“H”后，存在由同步分离电路14分离的水平同步信号HSYNC的场合，对在此水平同步信号HSYNC期间的时钟信号进行计数。若此时钟的计数值在规定值以上，则被判断为同步成立，且输出“H”电平信号。当此计数值在规定值以下的场合，则被判断为同步不成立，且输出“L”电平信号。通常在同步状态，采用相位·频率型比较器场合的分频电路的输出fH和水平同步信号HSYNC的上升期间大致相同。另一方面，在采用第一相位比较器16的场合，此分频电路输出fH比水平同步信号HSYNC滞后规定的时间。这样的相位关系在程序计数器204中被引出。
在图8所示的实施例中，在无信号输入时，由于噪音等原因，使得由相位频率型比较器26，低通滤波器44以及电压控制型振荡器46组成的第二PLL自由振荡，可以看作是不能把电压控制型振荡器46的振荡频率调整成水平同步信号频率的场合。这样的场合，在显示画面上进行表示文字或频道数等的接通屏幕显示时，文字信号图像上发生摇晃，不能正确进行接通屏幕显示。图17表示这样的无信号输入时提高性能的实施例。
图17所示实施例的相位同步电路结构，基本上和图8所示的相同。和此图8所示实施例不同之处是设置了产生3.58MHz信号的着色载波发生电路50，对此3.58MHz的信号进行2/455分频的分频电路52，较换来自此分频电路52的模拟水平同步信号fH和来自同步分离电路14的收信水平同步信号的第二开关电路54，以及为进行此开关电路54的开关控制的门电路56，58。其它结构则和图8所示实施例相同，因而使对应的部分带有相同的参考标号。
第二开关电路54，通过带通滤波器40，把包含在收信电视信号中的水平同步信号送给其g端，把来自分频电路52的模拟水平同步信号fH送给其另一输入端h。着色载波发生电路50调整晶体振子60的振荡频率，并取出3.58MHz的信号。
反相器56，使来自同步检测电路48的同步检测信号反转。与门58接收反相器56的输出和第一预定期间进行反转的脉冲信号。从与门58输出开关电路54的控制信号。下面对动作进行说明。
首先，在动作开始时，由于是非同步状态，因此同步检测电路48输出“L”电平。据此，第一开关电路42，其接点连接到f上。把来自此同步检测电路48的“L”信号送至反相器56，被反转成“H”信号后，送给与门58的另一输入端，把在每一预定期间（例如1个半帧）反转的脉冲信号送给与门58的另一输入端。因此，使与门58的输出信号电平在每一规定期间进行反转，使开关电路54的接点在每一规定期间内进行转换。与门58的输出为“H”电平时，第二开关电路54，其接点连接到h侧。另一方面，当成为“L”电平时，其接点连接到g侧。也就是，在非同步时，在每一规定期间，把接收水平同步信号CSYNC和模拟水平同步信号f中的一个。送给选择相位·频率型比较器26。
现考虑在某规定期间，与门58的输出成为“H”的场合。此时，第二开关电路54的接点连接在h上。因此由相位·频率型比较器26，低通滤波器44和电压控制型振荡器46构成的第二PLL起作用，使电压控制型振荡器46的振荡频率调整成来自分频电路52的模拟水平同步信号f。
在下一规定期间，与门58的输出为“L”电平。据此，第二开关电路54的接点连接在g侧。因此，第二PLL起作用，把电压控制型振荡器46的振荡频率调整成同步分离电路14分离的水平同步信号HSYNC的频率。
接着，通过此第二PLL使电压控制型振荡器46的振荡频率和相位接近于水平同步信号的频率（或一致）时，则用同步检测电路48来检测，且同步检测电路48的输出成为“H”。据此，使第一开关电路42的接点转换到e侧。
其结果是，由相位比较器16，低通滤波器44以及电压控制型振荡器46构成的第一PLL电路动作，并进行相位控制。
根据上述动作，在非同步时（特别是在无信号输入时），在进行接通屏幕显示的场合，与电路58的输出为“H”电平（有来自分频电路52的模拟水平同步信号输入时）时，不会使第PLL自由振荡，而被锁定在模拟水平同步信号f的频率上。在此锁定期间，从图中未表示的文字信号发生电路，输出文字信号，在液晶显示器上进行接通屏幕显示。
另一方面，在与电路58的输出为“L”电平的场合，则停止从图中未表示的文字信号发生电路输出文字信号。这时，规定期间若是1个半帧期间，则液晶显示器的各液晶元件具有如图1所示的电荷保持用电容器。在此期间，即使使文字信号的输入停止，液晶显示器仍保持上次的显示内容。
根据上述结构，在非同步时，特别在无信号输入时，即使进行接通屏幕显示，也不会发生水平同步信号频率和相位的摇晃，因而在显示的图像上也不会发生摇晃。
此外，在上述实施例中，作为显示装置，是把液晶显示器作为一例进行说明。然而作为显示装置，如果是其它的等离子显示装置等的矩阵型显示器，则也可得到和上述实施例同样的效果。
如上所述，若根据本发明，则其结构是，在非同步时，会产生时间错开△T，但是具有仅为单一锁相区域的第二PLL动作进行频率锁定，然后使抗干扰的第一PLL动作，并对接收水平同步信号进行频率和相位的锁定，所以能得到始终对接收水平同步信号进行相位和频率锁定的水平驱动脉冲。
此外，由于能经常使电压控制型振荡器的振荡频率和相位相对接收水平同步信号准确地锁定，因此，即使对于像素数不同的液晶板，也能获得经常取出准确水平同步信号的通用水平同步电路。
此外，由于用在每一规定期间具有稳定频率的模拟水平同步信号来产生水平驱动脉冲，因此，即使在非同步时进行接通屏幕显示，显示的文字和图像也不会发生摇晃。

Claims (16)

1、一种取出和包含在接收图像信号中的水平同步信号锁相的信号的电路，包括
振荡电路装置(46，46′，204)，此振荡电路装置包含其振荡频率可以控制的振荡器(46，46′)，和分频器(46，204)，该分频器按照对上述振荡器输出作出预先规定的分频比进行分频，
分离装置(14，201，202，203)，该装置从上述图像信号中至少分离取出上述水平同步信号，
第一比较装置(16)，它把来自上述分离装置的上述水平同步信号和上述分频器输出的相位进行比较，此第一比较装置具备多个S曲线的输出特性，
带通装置(40，202，40′)，它能使上述分离装置输出中的规定频带的信号通过，上述规定频带包含上述水平同步信号频率，
第二比较装置(26)，它至少把上述带通装置输出和上述分频器输出的频率进行比较，该第二比较装置具有单一的S曲线的输出特性，
同步检测装置(48)，它对用上述分离装置取出的水平同步信号和上述分频器输出是否同步进行检测，
选择装置(42，44)，它按照上述同步检测装置的输出，对上述第一和第二比较装置输出中的任何一个进行选择，而后送给上述振荡器，用上述选择装置的输出对上述振荡器的振荡频率进行控制。
2、根据权利要求1所述的电路，上述第二比较装置由检测出供给的信号频率差的频率比较器组成，上述同步检测装置由能检测出传输的两信号的频率相一致/不一致的检测电路组成。
3、根据权利要求1所述的电路，上述第一比较装置具备脉冲宽型检波器（IV10，IV11，AN10，AN11），它取出对应于传输的各信号的相位差和脉冲宽的信号。
4、根据权利要求1所述的电路，上述第二比较装置用边缘触发器型相位比较器（340，341，MR1，MR2，MR3，IV12）组成，它检测出传输的各信号的变化时刻，比较传输信号的相位。
5、根据权利要求1所述的电路，上述第二比较装置是比较器（26），它对传输的各信号的相位和频率都进行比较。
6、根据权利要求1所述的电路，上述振荡器是电压控制型振荡器，上述选择装置包含：
充放电装置（R11，R12，R13，R14，C10，C11），是用于向上述电压控制型振荡器传输直流控制电压，
调整装置（AS1），它用于按照上述同步检测装置的输出，对上述充放电装置的充放电电流值进行调整，
调整装置（AS2），它用于对上述充放电装置的充放电时间常数进行调整。
7、根据权利要求1所述的电路，上述选择装置，响应上述同步检测装置检测同步状态，选择上述第一比较器输出，并且在上述同步检测装置检测非同步状态时，对上述第二比较器输出进行选择。
8、根据权利要求1所述的电路，上述带通装置包含窗装置（329，330，331，332，333，334，335，336，OG1，OG2，OG3，OG4，IV1，IV2，AG1，AG2），它用于一旦传输包含在上述图像信号内的上述水平同步信号，只在传输期间，使传输信号通过，
上述预料期间，比上述水平同步信号更宽，且比上述水平同步信号的周期更短，
上述预料期间，是通过对具有预先规定频率的时钟信号进行计数而引出的。
9、根据权利要求1所述的电路，上述分离取出装置包含门装置（203），它按照门脉冲使传输的信号有选择地通过，该门脉冲是按照上述同步检测装置的输出信号的上述分频器的输出而产生的，
上述门装置，在上述同步检测装置的输出信号表示非同步状态时，使传送的信号全部通过，而在上述同步检测装置的输出信号表示同步状态时，仅在有上述门脉冲期间，使由上述分离装置传输的信号通过，
上述门脉冲具有和上述水平同步信号为相同频率，而且具有比上述水平同步信号更宽阔的信号宽。
10、根据权利要求1所述的电路，还进一步包括
信号发生器（50，52，60），它发生和上述水平同步信号的频率相同的信号，
第二选择装置（56，58），它根据上述同步检测装置输出和按预定期间使其电平反转的信号，使上述带通装置输出和上述信号发生装置输出中的任何一个有选择地通过，且送给上述第二比较装置和上述同步检测装置的两者。
11、一种为取出和包含在图像信号中的水平同步信号相位同步的信号的电路，包括：
分离装置（14，201，202，203），该装置从上述图像信号中至少分离取出上述水平同步信号，
第一PLL（16，44，46;16，44，46′，204），上述第一PLL具有多个同步范围，且取出和上述分离装置的输出相位同步的信号，且要和上述分离装置输出相结合，
带通装置（40;40′），它使上述分离装置的输出中包含上述水平同步信号频率的规定频带的信号通过，
AFC电路（26，44，46;26，44，46′，204），它接收上述带通装置的输出，上述AFC电路具有单一的同步范围，且使此单一同步范围的频宽被设定较宽，而且使上述AFC电路至少取出频率同步信号，该频率同步信号至少和上述带通装置的输出频率同步，
上述第一PLL和上述AFC共有电压控制型振荡器，上述电压控制型振荡器包含分频器，上述分频器的分频比是可变化的，
对上述分频器输出和来自同步分离装置的水平同步信号的同步是否成立进行判断的装置（48）包含启动装置（42），该启动装置根据上述同步判断装置对传输的至少两信号的频率是否大致相同来进行同步/非同步的判断，和按照同步判断装置的输出;使上述第一PLL和上述AFC的任何一方启动。
12、根据权利要求11所述的电路，进而使上述AFC电路具有使传输的各信号的相位锁定的功能，据此构成第二PLL。
13、一种用电压控制型振荡器分离取出包含在接收图像信号中的水平同步信号，以及用电压控制型振荡器引出和此分离取出的水平同步信号锁相的信号的方法，包括
使第一PLL动作的步骤，在该步骤中包含使上述第一PLL动作直接接收用上述同步分离电路分离取出的水平同步信号，且接收以规定的比例对上述电压控制型振荡电路输出进行分频的分频信号的步序，用具有多个S曲线输出特性的比较抗干扰的第一相位比较器比较该接收的两信号，引出第一比较输出的步序，用上述第一比较输出来控制上述电压控制型振荡器电路的振荡相位和/或频率的步序;
使AFC电路动的步骤，该步骤是，上述AFC电路动作使上述同步分离电路的输出通过带通滤波器，据此滤去不需要的成分，并取出希望的水平同步信号，对上述通过频带的水平同步信号和上述分频信号至少进行频率比较，并取出第二比较输出的步序，以及通过第二比较输出来控制上述电压控制型振荡电路的振荡相位和/或频率的步序;
对用上述同步分离电路分离取出的水平同步信号和上述分频信号的同步是否成立进行判断，根据此判断结果，使上述第一PLL和AFC电路中的任何一方成为激活状态的步骤。
14、根据权利要求13所述的方法，关于上述AFC电路动作步骤，在上述比较步骤中进一步还包含对相位进行比较的步骤，据此用上述AFC构成PLL。
15、根据权利要求13所述的方法，关于上述第一PLL动作，只在上述同步检测步骤中的同步检测结果表示同步状态时使其启动，
16、根据权利要求13所述的方法，还包括发生和上述水平同步信号为同一频率信号的步骤，以及上述AFC电路还包括对在上述同步检测步骤中的同步检测结果和以预定周期使其电平反转的信号作出响应，在上述第二比较器中对在上述带通步骤中通过频带的水平同步信号和上述发生的水平同步信号中具有同一频率信号中的任何一个和上述分频器的输出进行比较的步骤。
CN89107006A 1988-09-02 1989-09-02 图像信号接收装置相位同步电路及其方法 Expired - Lifetime CN1021007C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPNO.220806 1988-09-02
JP220806/88 1988-09-02
JP22080688 1988-09-02
JP89114/89 1989-04-07
JPNO.89114 1989-04-07
JP8911489 1989-04-07

Publications (2)

Publication Number Publication Date
CN1041253A true CN1041253A (zh) 1990-04-11
CN1021007C CN1021007C (zh) 1993-05-26

Family

ID=26430546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN89107006A Expired - Lifetime CN1021007C (zh) 1988-09-02 1989-09-02 图像信号接收装置相位同步电路及其方法

Country Status (6)

Country Link
US (1) US4996596A (zh)
EP (1) EP0357080B1 (zh)
KR (1) KR0144363B1 (zh)
CN (1) CN1021007C (zh)
DE (1) DE68915228T2 (zh)
ES (1) ES2056168T3 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446303A (zh) * 2007-05-24 2016-03-30 罗斯蒙德公司 具有减小功耗的工业现场设备

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02211783A (ja) * 1989-02-13 1990-08-23 Toshiba Corp 音声多重信号エンコーダ回路
JP2771266B2 (ja) * 1989-07-28 1998-07-02 株式会社日立製作所 多方式の映像信号の再生表示装置
DE3938887A1 (de) * 1989-11-24 1991-05-29 Philips Patentverwaltung Digitale synchronisieranordnung
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
CN1037230C (zh) * 1990-03-03 1998-02-04 刘丽莉 仙草冻粉与仙草精的制取方法
CA2038780C (en) * 1990-03-26 1995-10-24 Todd J. Christopher Adjustable video/raster phasing for horizontal deflection system
US5223931A (en) * 1990-03-26 1993-06-29 Thomson Consumer Electronics, Inc. Synchronized scanning at horizontal frequency
JPH0834589B2 (ja) * 1990-03-30 1996-03-29 三菱電機株式会社 サンプリングクロック発生回路
US5184091A (en) * 1991-06-04 1993-02-02 Zenith Electronics Corporation Circuit for phase locking an oscillator within any one of a plurality of frequency ranges
US5124671A (en) * 1991-06-04 1992-06-23 Zenith Electronics Corporation Lock detector and confidence system for multiple frequency range oscillator control
JPH05207327A (ja) * 1992-01-27 1993-08-13 Mitsubishi Electric Corp 水平同期回路
DE69216578D1 (de) * 1992-02-11 1997-02-20 Ibm Vorrichtung für Signalverarbeitung
US5926174A (en) * 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
US6097440A (en) * 1995-11-17 2000-08-01 Sony Corporation Synchronous processing device
EP0920194A4 (en) * 1996-08-13 2000-11-02 Fujitsu General Ltd PHASE CONTROL CIRCUIT FOR DIGITAL DISPLAY DEVICE
JP3433021B2 (ja) * 1996-09-20 2003-08-04 パイオニア株式会社 Ｐｌｌ回路
JP2954052B2 (ja) * 1996-11-28 1999-09-27 日本電気アイシーマイコンシステム株式会社 映像表示装置
US6345079B1 (en) * 1997-10-29 2002-02-05 Victor Company Of Japan, Ltd. Clock signal generation apparatus
US6009006A (en) * 1998-08-07 1999-12-28 Thomson Consumer Electronics, Inc. Synchronized high voltage generator
JP2000232355A (ja) * 1999-02-09 2000-08-22 Mitsubishi Electric Corp 位相同期回路
US7151537B1 (en) * 1999-03-26 2006-12-19 Fujitsu Siemens Computers Gmbh Method and device for adjusting the phase for flat screens
JP3559743B2 (ja) * 1999-12-17 2004-09-02 日本オプネクスト株式会社 位相周波数同期回路および光受信回路
DE60112632T2 (de) * 2000-03-10 2006-06-14 Koninkl Philips Electronics Nv Phasenverriegelungsschleife
US6573944B1 (en) * 2000-05-02 2003-06-03 Thomson Licensing S.A. Horizontal synchronization for digital television receiver
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100425687B1 (ko) * 2001-10-09 2004-04-03 엘지전자 주식회사 평판표시장치의 합성동기신호 분리회로
CN101122439B (zh) * 2006-08-08 2010-05-26 河南科技大学 功率可调的微波加热干燥机
KR100980405B1 (ko) * 2008-10-13 2010-09-07 주식회사 하이닉스반도체 Ｄｌｌ 회로
KR20200145266A (ko) 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 위상 감지 회로 및 이를 이용하는 클럭 생성 회로 및 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1605247A (en) * 1973-07-24 1986-01-22 Marconi Co Ltd Phase-lock loop systems
US4069462A (en) * 1976-12-13 1978-01-17 Data General Corporation Phase-locked loops
NL7714033A (nl) * 1977-12-19 1979-06-21 Philips Nv Televisie-ontvanger met een lijnsynchroniseer- schakeling.
JPS558161A (en) * 1978-07-05 1980-01-21 Seiko Epson Corp Clock generation circuit
GB2048605B (en) * 1979-05-04 1983-03-30 Philips Electronic Associated Television receiver synchronizing arrangement
JPS5741078A (en) * 1980-08-22 1982-03-06 Seiko Epson Corp Synchronizing circuit of matrix television
NL8103437A (nl) * 1981-07-21 1983-02-16 Philips Nv Synchroniseerschakeling voor een televisie-ontvanger.
US4672329A (en) * 1984-03-30 1987-06-09 Victor Company Of Japan, Ltd. Clock generator for digital demodulators
DE3432313A1 (de) * 1984-09-03 1986-03-13 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum synchronisieren eines signals
US4855683A (en) * 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446303A (zh) * 2007-05-24 2016-03-30 罗斯蒙德公司 具有减小功耗的工业现场设备

Also Published As

Publication number Publication date
KR900017372A (ko) 1990-11-16
ES2056168T3 (es) 1994-10-01
CN1021007C (zh) 1993-05-26
DE68915228T2 (de) 1994-12-15
KR0144363B1 (ko) 1998-07-15
EP0357080A2 (en) 1990-03-07
EP0357080B1 (en) 1994-05-11
DE68915228D1 (de) 1994-06-16
EP0357080A3 (en) 1990-11-07
US4996596A (en) 1991-02-26

Similar Documents

Publication Publication Date Title
CN1021007C (zh) 图像信号接收装置相位同步电路及其方法
US4492979A (en) Synchronizing circuit for matrix television set
CN1756327A (zh) 自动频率调谐系统
US5226063A (en) Counter for an image pickup system
EP0470827A2 (en) Synchronizing signal selection circuit
CA1143830A (en) Television horizontal afpc with phase detector driven at twice the horizontal frequency
US7049867B2 (en) PLL circuit and image display device
EP0454153B1 (en) Synchronizing circuit
US4999707A (en) Synchronizing signal separating circuit separating synchronizing signal from a composite video signal
US5463475A (en) Semiconductor delay line driven by an input signal-derived reference signal
US6573944B1 (en) Horizontal synchronization for digital television receiver
KR200142695Y1 (ko) 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치
KR20010050583A (ko) 멀티 스캔 호환 가능 수평 동기 신호 생성 시스템
CN1027668C (zh) 文字广播信号发生装置及文字广播信号接收机
JP5017199B2 (ja) 遅延回路
JP2794693B2 (ja) 水平偏向回路
JPH0779357A (ja) 水平偏向システム
KR900009253Y1 (ko) 텔레텍스트 수신기의 합성동기 신호회로
JPH0752918B2 (ja) 水平位相同期回路
JPH06338786A (ja) マイクロコンピュータ
JP2007288526A (ja) Ｐｌｌ回路およびこれを用いたドットクロック発生回路
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법
Murayama et al. SPNGLE-CHIP BICMOS MULTISTANDARD VIDEO PROCESSOR
JPH05328169A (ja) 垂直同期信号分離回路
KR20050046389A (ko) 영상 기기에서의 기준 신호 분주 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term

Granted publication date: 19930526