CN104094353A - 具有并发和差分感测的多自由层mtj和多端子读电路 - Google Patents

具有并发和差分感测的多自由层mtj和多端子读电路 Download PDF

Info

Publication number
CN104094353A
CN104094353A CN201380008077.7A CN201380008077A CN104094353A CN 104094353 A CN104094353 A CN 104094353A CN 201380008077 A CN201380008077 A CN 201380008077A CN 104094353 A CN104094353 A CN 104094353A
Authority
CN
China
Prior art keywords
mtj
magnetization layer
layer
terminal
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380008077.7A
Other languages
English (en)
Other versions
CN104094353B (zh
Inventor
X·李
W·吴
J·P·金
X·朱
S·H·康
R·S·马达拉
K·H·袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104094353A publication Critical patent/CN104094353A/zh
Application granted granted Critical
Publication of CN104094353B publication Critical patent/CN104094353B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5633—Mixed concurrent serial multilevel reading

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

一种多自由层磁性隧道结(MTJ)单元包括底部电极层、该底部电极层上的反铁磁层、该反铁磁层上的固定磁化层以及该固定磁化层上的阻挡层。第一自由磁化层在阻挡层的第一区域上，且覆盖层在第一自由磁化层上。自由磁化层在阻挡层的与第一区域横向偏移的第二区域上，且覆盖层在第二自由磁化层上。可任选地，电流开关建立包括第一自由磁化层的读电流通路，并发地，不建立包括第二自由磁化层的读电流通路。可任选地，电流开关建立包括第一和第二自由磁化层的读电流通路。

Description

具有并发和差分感测的多自由层MTJ和多端子读电路
根据35 U.S.C.§119的优先权要求
本专利申请要求于2012年2月7日提交的题为“Novel Multi-Free LayerMTJ Structures for Multi-Bits/Levels and for Differential Sensing(用于多位/电平和用于差分感测的新颖多自由层MTJ结构)”的临时申请No.61/595,815的优先权，其已转让给本申请受让人并通过援引明确纳入于此。
公开领域
本公开的技术领域涉及双稳态电阻性元件非易失性存储器，尤其涉及自旋转移矩(STT)磁性隧道结(MTJ)存储器单元。
背景
STT-MTJ被视为用于下一代非易失存储器的颇具前景的技术，因为潜在特征包括快速切换、高切换周期耐久性、低功耗、以及扩展的断电归档存储。
常规的STT-MTJ元件包括“固定”磁化层(正如其名字指出的，具有固定磁化)和在两个相对的稳定磁化状态之间可切换的“自由”磁化层，一个稳定磁化状态是“平行”(P)于固定层的磁化，另一个稳定磁化状态与固定磁化层相对或“反平行”(AP)于固定磁化层。给定STT-MTJ元件的电阻在处于其P状态时比处于其AP状态时更低。STT-MTJ元件的磁化状态可因此通过检测其电阻来读取。通过指派P和AP状态之一以表示第一二进制值，例如“0”，并指派另一个表示第二二进制值，例如“1”，STT-MTJ元件可以是二进制，即一位存储。
常规的STT-MTJ元件(更具体地，STT-MTJ元件的自由磁化层)可以藉由使电“写”电流通过其自由和固定磁化层来选择性地在P和AP状态之间切换，反之亦然。倘若写电流在给定临界点(CPT)以上，STT-MTJ将切换至P或AP状态，状态的选择取决于写电流的方向。通过使具有受控的可重复振幅的“读”或“感测”电流传递通过该设备来读取STT-MTJ元件，并且因为V＝IR，所逐渐形成的感测或读取电压指示STT-MTJ元件是处于P还是AP状态，即STT-MTJ元件正在存储“1”还是“0”。
STT-MTJ存储器中的需要包括较低的误位率、较低的功率、以及增加的存储密度，例如每单位面积或体积的位。
概述
连同其他特征和益处，根据各种示例性实施例的MTJ存储器单元能提供以三端子配置安排的多个自由层，从而形成多个隧道结，在一方面该多个隧道结可被个体地编程为所选磁化状态，且根据各种方面被个体地编程为并发或个体读取。
根据一个或多个示例性实施例的示例多自由层MTJ存储器单元可具有底部电极层、底部电极层上的反铁磁(AFM)层、反铁磁层上的固定磁化层、固定磁化层上的阻挡层、阻挡层的第一区域上的第一自由磁化层、阻挡层的与第一区域横向偏移的第二区域上的第二自由磁化层、耦合至第一自由磁化层的第一顶部电极以及耦合至第二自由磁化层的第二顶部电极、用于可切换地将第一顶部电极耦合至第一MTJ读/写端子的第一电流开关、用于可切换地将第二顶部电极耦合至第二MTJ读/写端子的第二电流开关；以及耦合至底部电极层的第三MTJ读/写端子。在一方面，根据一个或多个示例性实施例的示例多自由层MTJ单元可进一步包括耦合至第一电流开关、第二电流开关的读电流开关控件，其被配置成将第一电流开关和第二电流开关切换至读模式，其中该读模式将第一顶部电极耦合至第一MTJ读/写端子，以及并发地将第二顶部电极耦合至第二MTJ读/写端子。
在一方面，根据一个或多个示例性实施例的示例多自由层MTJ单元可被配置成在读模式中在第一MTJ读/写端子和第二MTJ读/写端子之间建立读电流通路。在相关方面，读电流通路可包括与第二自由磁化层串联的第一自由磁化层。
根据一个或多个示例性实施例的另一方面的示例多自由层MTJ单元可被配置成提供读电流通路，该读电流通路进一步包括固定磁化层，该固定磁化层在该固定磁化层在第一区域之下和阻挡层的界面与该固定磁化层在第二区域之下和该阻挡层的界面之间。
根据一个或多个实施例的多自由层MTJ单元可包括底部电极层、底部电极层上的AFM层、AFM层上的固定磁化层、在固定磁化层的第一区域上支承的第一柱，该第一柱具有在固定磁化层的第一区域上形成基底的第一阻挡层、第一阻挡层上的第一自由磁化层、以及耦合至第一自由磁化层的第一MTJ端子，在阻挡层的与第一区域横向偏移的第二区域上支承的第二柱，第二柱具有形成在固定磁化层的第二区域上支承的基底的第二阻挡层、第二阻挡层上的第二自由磁化层、以及所述第二自由磁化层上的第二覆盖层，以及耦合至第二覆盖层的第二MTJ端子；以及耦合至底部电极层的第三MTJ端子。
根据一个或多个示例性实施例的示例方法可包括从第一MTJ端子和基MTJ端子之一向第一MTJ端子和基MTJ端子中的另一者注入第一写电流，该第一写电流通过第一自由磁化层；以及从第二MTJ端子和基MTJ端子之一向第二MTJ端子和基MTJ端子中的另一者注入第二写电流，该第二写电流通过第二自由磁化层，检测第一自由磁化层的电阻，以及检测与第二自由磁化层串联的第一自由磁化层的电串联电阻。在一方面，根据一个或多个示例性实施例的方法可包括基于检测第一自由磁化层的电阻的结果以及检测与第二自由磁化层串联的第一自由磁化层的串联电阻的结果来检测第二自由磁化层的电阻。
在一个或多个方面，根据一个或多个示例性实施例的方法可包括通过从第一MTJ端子和基MTJ端子之一向耦合至第一MTJ端子和基MTJ端子中的另一者的电流阱注入第一读电流来检测第一自由磁化层的电阻，该第一读电流通过第一自由磁化层，以及可通过从第一MTJ端子和第二MTJ端子之一向耦合至第一MTJ端子和第二MTJ端子中的另一者的电流阱注入第二读电流来执行与第二自由磁化层串联的第一自由磁化层的串联电阻的检测，该第二读电流通过第一自由磁化层以及通过第二自由磁化层。
根据一个或多个示例性实施例的方法能提供多位数据的MTJ存储器存储，并且可包括通过基于第一位，从第一MTJ端子和基MTJ端子之一向第一MTJ端子和基MTJ端子中的另一者注入第一写电流来存储第一位，该第一写电流通过第一自由磁化层以将第一自由磁化层置于指示第一位的状态，以及通过基于第二位，从第二MTJ端子和基MTJ端子之一向第二MTJ端子和基MTJ端子中的另一者注入第二写电流来存储第二位，该第二写电流通过第二自由磁化层以将第二自由磁化层置于指示第二位的状态。
根据一个或多个示例性实施例的方法包括通过从第一MTJ端子和基MTJ端子之一向耦合至第一MTJ端子和基MTJ端子中的另一者的电流阱注入第一读电流来读取第一位，该第一读电流通过第一自由磁化层以形成第一位感测电压，以及通过将第一位感测电压与第一位阈值进行比较来检测第一位，以及通过经由从第一MTJ端子和第二MTJ端子之一向耦合至第一MTJ端子和第二MTJ端子中的另一者的电流阱注入第二读电流来形成指示第一自由磁化层的磁化状态和第二自由磁化层的磁化状态的组合的第二位感测电压来读取第二位，该第二读电流通过第一自由磁化层以及通过第二自由磁化层，以及通过将形成第二位感测电压的结果与第二位阈值进行比较来检测第二位。
根据一个实施例的示例MTJ存储器设备可包括：用于从第一MTJ端子和基MTJ端子之一向第一MTJ端子和基MTJ端子中的另一者注入第一写电流的装置，该第一写电流通过第一自由磁化层，以及用于从第二MTJ端子和基MTJ端子之一向第二MTJ端子和基MTJ端子中的另一者注入第二写电流的装置，该第二写电流通过第二自由磁化层。
根据一个示例性实施例的用于MTJ存储器的示例方法可包括：从第一MTJ端子和基MTJ端子之一向第一MTJ端子和基MTJ端子中的另一者注入第一写电流的步骤，该第一写电流通过第一自由磁化层；从第二MTJ端子和基MTJ端子之一向第二MTJ端子和基MTJ端子中的另一者注入第二写电流的步骤，该第二写电流通过第二自由磁化层；检测第一自由磁化层的电阻的步骤；以及检测与第二自由磁化层串联的第一自由磁化层的电串联电阻的步骤。
附图简述
给出附件中找到的附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
图1示出了根据一个示例性实施例的一个多端子、多自由层MTJ结构。
图2A、2B和2C示出了根据各种示例性实施例的、分别处于用于存储过程的第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图1的多端子、多自由层MTJ结构的两端子电阻方面。
图3A和3B示出了在根据一个示例性实施例的方法中、用于分别写图1的多端子、多自由层MTJ结构的第一自由磁化层和第二自由磁化层的示例写电流流动。
图4A和4B分别示出了根据一个示例性实施例的两相、三端子多电平读电路的一个个体自由磁化层读阶段和一个多自由层读阶段。
图5示出了根据各种示例性实施例的用于控制两相、三端子多电平读电路的一个示例读启用控制信号波形。
图6示出了根据一个三端子读方面的一个示例多自由层、个体可读自由磁化层MTJ单元。
图7示出了根据一个示例性实施例的一个示例多自由层、三端子差分读MTJ单元。
图8示出了根据另一个示例性实施例的一个多自由层、单独阻挡层MTJ结构。
图9A、9B和9C示出了根据各种示例性实施例的、分别处于用于存储过程的第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图8的MTJ结构的两端子电阻方面。
图10A和10B示出了根据一个示例性实施例的、根据图8的MTJ结构的三端子方面的用于分别写第一自由磁化层和第二自由磁化层的示例写电流流动。
图11A和11B分别示出了根据一个示例性实施例的、在关于图8的多自由层MTJ结构的一个多步骤、三端子读方面中的一个个体自由磁化层读阶段和一个多自由层读阶段。
图12示出了根据一个示例性实施例的关于图8的多自由层MTJ结构的一个示例多个个体自由磁化层读MTJ单元。
图13示出了采用根据一个示例性实施例的图8的多自由层MTJ结构、根据另一三端子读方面的一个示例多自由层差分读MTJ单元。
图14示出了根据一个示例性实施例的一个示例多柱、共用反铁磁(AFM)层、共用底部电极层、多自由层MTJ结构。
图15A、15B和15C示出了分别处于第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图14的示例多自由层MTJ结构的两端子电阻方面。
图16A和16B示出了在根据一个示例性实施例的方法中、用于分别写图14的示例多自由层MTJ结构的第一自由磁化层和第二自由磁化层的示例写电流流动。
图17A和17B分别示出了根据一个示例性实施例的、在关于图14的多自由层MTJ结构的多步骤、三端子读方面中的一个个体自由磁化层读阶段和一个多自由层读阶段。
图18示出了根据一个示例性实施例的、根据关于图14的多自由层MTJ结构的一个读方面的一个示例多个个体自由磁化层读MTJ单元。
图19示出了关于根据一个示例性实施例的图14的多自由层MTJ结构、根据一个三端子读方面的一个示例多自由层差分读MTJ单元。
图20示出了在包括具有覆盖层、自由层、阻挡层和AFM层的柱的一方面中、根据一个示例性实施例的一个示例多柱、共用底部电极层、多自由层MTJ结构。
图21A、21B和21C示出了分别处于第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图20的多柱、共用底部电极层、多自由层MTJ结构的两端子电阻方面。
图22A和22B示出了在根据一个示例性实施例的写方法中、用于分别写图20的示例多柱、共用底部电极层、多自由层MTJ结构的第一自由磁化层和第二自由磁化层的示例写电流流动。
图23A和123B分别示出了根据一个示例性实施例的、在关于图20的多柱、共用底部电极层、多自由层MTJ结构的多步骤、三端子读方面中的一个个体自由磁化层读阶段和一个多自由层读阶段。
图24示出了在根据一个示例性实施例的方法中、关于根据一个示例性实施例的图20的多柱、共用底部电极层、多自由层MTJ结构、根据一个三端子读方面的一个示例多个个体自由磁化层读单元。
图25示出了关于根据一个示例性实施例的图20的多柱、共用底部电极层、多自由层MTJ结构、根据另一三端子读方面的一个示例多自由层差分读MTJ单元。
图26示出了在包括具有覆盖层、自由层、阻挡层、AFM层和底部电极层的柱的一方面中、根据一个示例性实施例的一个示例多柱、多自由层MTJ结构。
图27A、27B和27C示出了根据各种示例性实施例的分别处于用于存储的第一、第二和第三组磁化状态的每一者的根据一个示例性实施例的图26的示例多柱、多自由层MTJ结构的两端子电阻方面。
图28A和28B示出了在根据一个示例性实施例的方法中、用于分别写图26的示例多柱、多自由层MTJ结构的第一柱中的第一自由磁化层和第二柱中第二自由磁化层的示例写电流流动。
图29A和29B分别示出了解说关于图26的示例多柱、多自由层MTJ结构的一个多步骤、三端子读方面的一个个体自由磁化层读阶段和一个多自由层读阶段。
图30示出了根据一个示例性实施例的、关于图26的多柱、多自由层MTJ结构、根据一个三端子读方面的一个示例个体自由磁化层读MTJ存储单元。
图31示出了根据一个示例性实施例的、关于图26的多柱、多自由层MTJ结构、根据又一三端子读方面的一个示例多自由层差分读MTJ存储单元。
图32A、32B、32C和32D示出了具有相应的写电流方向和所产生的电阻的、根据一个示例性实施例的、用于一个多自由层、面内MTJ结构的一个两层示例的四组可能的自由层磁化状态。
图33A、33B、33C和33D示出了具有相应的写电流方向和所产生的电阻的、根据一个示例性实施例的、用于一个多自由层、垂直MTJ结构的一个两层示例的四组可能的自由层磁化状态。
图34示出了根据一个或多个示例性实施例的具有一个示例多端子、多自由层MTJ存储器单元的一个示例阵列的一个MTJ存储器电路。
图35示出了根据各种示例性实施例的两端子、多自由层、多电平MTJ结构的一个示例。
图36A、36B和36C示出了根据一个示例性实施例的、在统计反馈收敛写过程期间、分别处于示例第一、第二和第三组磁化状态的、根据一个示例性实施例的图35的示例两端子、多自由层、多电平MTJ结构。
图37示出了根据一个示例性实施例的两端子、多自由层、对应的单独阻挡层、共用固定层、共用AFM层、共用底部电极层、多电平MTJ结构的一个示例。
图38A、38B和38C示出了根据一个示例性实施例的、在统计反馈收敛写过程期间形成的、分别处于示例第一、第二和第三组磁化状态的图37的示例两端子、多自由层、多电平MTJ结构。
图39示出了根据一个示例性实施例的、在提供具有覆盖层、自由层、阻挡层和固定层的柱的一方面中、根据一个示例性实施例的一个示例多柱、共用AFM层、共用底部电极层、多自由层MTJ结构。
图40A、40B和40C示出了根据各种示例性实施例的、在统计反馈收敛写过程期间形成的、分别处于示例第一、第二和第三组磁化状态的图34的示例两端子、多柱、共用AFM层、共用底部电极层、多自由层MTJ结构。
图41示出了根据各种示例性实施例的、在包括具有覆盖层、自由层、阻挡层、固定层和AFM层的柱的一方面中、根据一个示例性实施例的一个示例多柱、共用底部电极层、多自由层MTJ结构。
图42A、42B和42C示出了根据各种示例性实施例的、在统计反馈收敛写过程期间形成的、分别处于示例第一、第二和第三组磁化状态的、根据一个示例性实施例的图41的示例两端子、多柱、共用底部电极层、多自由层、多电平MTJ结构。
图43示出了根据各种示例性实施例的、在包括具有覆盖层、自由层、阻挡层、固定层、AFM层和底部电极层的柱的一方面中、根据一个示例性实施例的一个示例两端子、多柱、多自由层、多电平MTJ结构。
图44A、44B和44C示出了根据一个示例性实施例的、可在统计反馈收敛写过程期间形成的、分别处于示例第一、第二和第三组磁化状态的图43的示例两端子、多柱。
图45A、45B、45C和45D示出了具有相应的写电流方向和所产生的电阻的、根据一个示例性实施例的、用于一个两端子、多电平、多自由层、面内MTJ结构的一个示例的四组可能的自由层磁化状态。
图46A、46B、46C和46D示出了具有相应的写电流方向和所产生的电阻的、根据一个示例性实施例的、用于一个两端子、多电平、多自由层、垂直MTJ结构的一个示例的四组可能的自由层磁化状态。
图47示出了根据一个示例性实施例的、采用图8的多端子、多自由层、相应的单独阻挡层MTJ结构的一个多电平MTJ存储单元。
图48解说了其中可有利地采用本公开的一个或多个实施例的示例性无线通信系统。
图49示出了根据各种示例性实施例的用于两端子、多自由层、多电平MTJ器件的一个示例统计、反馈收敛写的流程图。
详细描述
本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例并不必然被解释为优于或胜过其他实施例。同样，术语“本发明的实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的对应形式可在本文被描述为例如“配置成执行所描述的动作的逻辑”。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(位)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场、电子自旋粒子、电子自旋、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
图1示出了根据一个示例性实施例的一个多端子、多自由层MTJ结构100。参照图1，多端子、多自由层MTJ结构100可包括支承反铁磁(AFM)层104的底部电极层102，AFM层104进而能支承固定层106，其中阻挡层108形成在固定层106上形成。在一方面，阻挡层108支承第一自由磁化层110A和第二自由磁化层110B，第二自由磁化层110B与第一自由磁化层110A横向偏移间距D1。D1可以接近最小的常规MTJ大小，并且查阅了本公开的MTJ领域内普通技术人员将理解，最小的常规MTJ大小可取决于为实现选择的应用并取决于为实现选择的特定MTJ技术。出于解说的目的，并且无需对D1的标称值或可在根据示例性实施例的实践中使用的任何其它参数值进行限定，D1的示例值对于40nm MTJ技术可以是40nm，或者对于28nm MTJ技术可以是28nm，对于40nm或28nm技术它可以是40nm或28nm。
仍然参照图1，第一覆盖/顶部电极层112A可被置于第一自由磁化层110A上或之上，并且类似地，第二覆盖/顶部电极层112B可被置于第二自由磁化层110B上或之上。第一覆盖/顶部电极层112A可耦合至第一端子114A，该第一端子114A在一方面能可切换地通过第一字线开关116A耦合至第一MTJ单元读/写端子150，进而耦合至外部耦合“A”。外部耦合A可例如是能够由读电流源(未示出)和写电流源(未示出)驱动的位线/选择线。第一覆盖/顶部电极层112B可耦合至第二端子114B，该第二端子114B在一方面能可切换地通过第二字线开关116B耦合至第二MTJ单元读/写端子152，进而耦合至外部耦合“B”。耦合B可例如是能够由读电流源和写电流源驱动的另一位线/选择线。底部电极层102可耦合至第三MTJ单元读/写端子154。位选择线(示为点“C”)可耦合至第三MTJ单元读/写端子154。在一个实施例(在稍后章节更为详细地描述的)中，另一开关(未在图1中示出)可被安排成可切换地建立从底部电极层102通过第三MTJ单元读/写端子154到接地参考或其它电流阱(图1中未示出)的电流通路，即将“C”连接至接地。
继续参照图1，第一字线开关116A和第二字线开关116B可由例如，NMOSFET来实现。在一方面，第一字线WL1能控制字线开关116A而第二字线WL2能控制第二字线开关116B。在一个方面(在稍后章节详细描述的)，WL1和WL1信号能控制读电流通路的建立以控制将电流源(未示出)写至覆盖/顶部电极层112A或112B的电流通路的顺序。
仍然参照图1，如先前描述的，第一自由磁化层110A与第二自由磁化层110B隔开横向距离D1，并且因为D1较短(作为示例，而非限定，从约十纳米或数十纳米到一百纳米或数百纳米)，极化维持在固定层106中。同样，双MTJ增加了隧道磁阻(TMR)以及Rp与Rap之差(替换地称为“ΔR”)。因此，如将由本领域普通技术人员从阅读本公开中领会的，图1的结构能提供低误差读感测。
图2A、2B和2C示出了分别处于第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图1的多端子、多自由层MTJ结构100的两端子电阻方面。将理解，“磁化状态”意指相对于固定层106的对齐的第一和第二自由磁化层110A和110B的对齐(平行(P)或反平行(AP))。“两端子”电阻方面指当第三MTJ单元读/写端子154正浮动时，沿图1的第一和第二MTJ单元读/写端子150和152之间的读通路的电阻。如将在稍后章节更为详细地描述的，图1的多端子、多自由层MTJ结构100在一个方面具有三端子模式能力。图2A的状态是第一和第二自由磁化层110A和110B两者相对于固定层106处于平行(P)对齐。如图所示，通过读通路产生的电阻约为Rp的两倍。图2B的状态是第一自由磁化层110A处于AP对齐，而第二自由磁化层11B处于P对齐。假定Rap约为Rp的两倍，则读通路的电阻约为Rp的三倍。将参照图3A和3B来更为详细地描述用于将第一和第二自由磁化层110A和110B选择性地写成图2A、2B或2C的任一者的磁化状态的方法。
图3A和3B示出了在根据一个示例性实施例的方法中、用于分别写图1的多端子、多自由层MTJ结构的第一自由磁化层和第二自由磁化层的示例写电流流动。参照图3A，通过将第一字线开关116A切换为导通来执行写以将第一MTJ单元读/写端子150(或第一覆盖/顶部电极层112A)耦合至写电流源，并且并发地将第三MTJ单元读/写端子154耦合至接地参考或等效电流阱。如果写电流是写_1_P电流所描绘的方向，则第一自由磁化层110A切换为P状态，如由第一自由磁化层110A中的实线磁化箭头所示。另一方面，如果写电流处于所描绘的写_1_AP方向，则第一自由磁化层110A切换为AP状态，如由第一自由磁化层110A中的虚线所示。参照图3B，写第二自由磁化层110B可通过将第二字线开关116B切换为导通来执行以将端子“B”耦合至写电流源，同时将第三MTJ单元读/写端子154耦合至接地参考或等效电流阱。如果写电流是写_2_P电流所描绘的方向，则第二自由磁化层110B切换为P状态，如由第二自由磁化层110B中的实线磁化箭头所示。然而，如果写电流处于所描绘的写_2_AP方向，则第二自由磁化层110B切换为AP状态，如由第二自由磁化层110B中的虚线所示。
图4A和4B分别示出了根据一个示例性实施例的两相、三端子多电平读电路400方面的一个个体自由磁化层读阶段和一个多自由层读阶段。为了集中新颖概念而无需引入不与这些概念整合的复杂性，在利用图1的示例多端子、多自由层MTJ结构100的安排中描述了两相、三端子多电平读电路400以及进一步关于各种实施例的示例操作。
参照图4A，第一阶段将位线“SL/BL1”耦合至读电流源(未示出)，其中字线信号WL1将字线开关116A切换为导通，而字线信号WL2将字线开关116B切换为断开。在一方面，位线/选择线BL/SL3由例如地址逻辑(未示出)来耦合并耦合至接地参考或等效电流阱(未示出)。根据一个示例读电流极性，结果是读电流读_A通过由通过共用阻挡层108与共用固定层106分开的第一自由磁化层110A建立的MTJ，随后通过共用AFM层104，通过共用BE层102、以及通过底部端子154到BL/SL3，如上所述，BL/SL3可被耦合至接地参考。将理解，上述关于读电流读_A的通路的方向假定了在SL/BL1处施加读电压以及在BL/SL3处施加接地/电流阱的读极性。当然，读电流读_A的方向可通过使用在BL/SL3处施加读电压而在SL/BL1处施加接地/电流阱的读极性来反转。
现在参照图4B，进一步关于一个方面，第二阶段维持将位线“SL/BL1”耦合至读电流源(未示出)，并且字线信号WL1维持字线开关116A为导通，而字线信号WL2将字线开关116B切换为导通。在一方面，SL/BL2由例如位线逻辑(未示出)耦合至接地或等效电流阱，而BL/SL3从其曾在图4A第一阶段期间耦合的接地参考或等效电流阱解耦。结果是读电流读_B从位线BL通过第一MTJ单元读/写端子150，通过第一覆盖层/顶部电极层112A，通过先前描述的由通过共用阻挡层108与共用固定层106分开的第一自由磁化层110A建立的MTJ，随后横向跨过短距离(图1中示为“D1”)通过共用阻挡层108到第二自由磁化层110B之下的共用阻挡层108以下的区域，随后上升通过由通过共用阻挡层108与共用固定层106分开的第二自由磁化层110B建立的MTJ，上升通过第二覆盖/顶部电极层112B、通过第二字线开关116B到第二MTJ单元读/写端子152接地。读_B电流形成基于上述MTJ(即由通过共用阻挡层108与共用固定层106分开的第一自由磁化层110A建立的MTJ以及由与第一自由磁化层110A横向偏移并通过共用阻挡层108与共用固定层106分开的第二自由磁化层110A建立的MTJ)的串联电阻的SL/BL1感测电压。如参照图4A关于读电流读_A描述的，所描述的关于读电流读_B的通路假定将读电压施加于SL/BL1处而将接地/电流阱施加于SL/BL2处。读电流读_B的反转方向可通过将读电压施加于SL/BL2并将接地/电流阱施加于SL/BL1处来获得。
现在将描述在检测第一和第二自由磁化层110A和110B的磁化状态中提供参考电压Ref1、Ref2和Ref3以及根据各种示例性实施例的感测放大器(SA)402的操作。在一个方面，感测放大器402被配置成在图4A的第一阶段期间比较SL/BL1感测电压和Ref1，以及基于该比较来检测第一自由磁化层110A的状态。在一方面，与处于AP状态时“SL/BL1”处的标称感测电压相反，这一检测可通过将Ref1设置在当第一自由磁化层110A处于P状态时从读电流读_A中产生的“SL/BL1”处的标称感测电压之间的中点来提供。进一步关于这一方面，SA402可被配置成生成为：在SL/BL1感测电压大于Ref1时为“1”，而在SL/BL1感测电压小于Ref1时为“0”，作为两位状态的位1。
参照图4B，可以看出来自读_B的SL/BL2感测电压将具有四个可能值之一。假定读_B的幅值与读_A相同，则所有四个可能值将高于图4A的SL/BL1感测电压。这四个可能的读_B SL/BL2感测电压中的第一对将响应于当第一自由磁化层110A处于P状态时第二自由磁化层110B处于P还是AP状态来形成。这四个可能的读_B SL/BL2感测电压中的第二对将响应于当第一自由磁化层110A处于AP状态时第二自由磁化层110B处于P还是AP状态来形成。在一个方面，在可能的读_B SL/BL2感测电压的第一对之间检测可通过将Ref2设置为第一对的中点来提供，并且在可能的读_B SL/BL2感测电压的第二对之间检测可通过将Ref3设置为这四个可能电压的第二对的中点来提供。在进一步方面，SA402可被配置成响应于图4A的第一阶段检测到第一自由磁化层110A处于此状态，将Ref2选为图4B的第二阶段的比较电压。换句话说，如果图4A的第一阶段导致SA402生成“0”作为位1(作为两位状态的最低有效位)，则Ref2被用于确定位2(最高有效位)。另一方面，如果图4A的第一阶段导致SA402生成“1”的位1，则Ref3被用于确定位2。因此，在Ref1、Ref2和Ref3如所述的情况下，图4A和4B所示的两阶段、三端子读可解析以下由第一自由磁化层110A和110B的P或AP磁化表示的以下四种存储位2、位1状态：“00”、“01”、“10”和“11”。将理解，假定特定读电压极性描述了读电流读_A和读_B的方向，其并不旨在限定任何示例性实施例的范围。相反，如易于由查看了本公开的MTJ领域中普通技术人员理解的，读电流读_A和读_B的方向可能部分是设计选择，并且可易于由此类人员将一般MTJ设计技术应用于当前公开来选择和设置。
参照图3A、3B、4A和4B，可以看出读通路具有高R而写通路具有低R。将领会，示例写和读方面可应用例如，多个位或大的感测ΔR。
图5示出了关于WL1和WL2控制上述图4A和4B的读过程的一个示例字线信号波形。
图6示出了根据一个三端子读方面的一个示例多自由层、个体可读自由磁化层MTJ单元600。图6的多自由层、个体可读自由磁化层MTJ单元600能采用图1的多端子、多自由层MTJ结构100。因此，为了更好地集中新颖方面而无需引入不与这些概念整合的细节，在利用图1的示例多端子、多自由层MTJ结构100的安排中描述了两阶段、三端子多电平读电路400以及进一步关于各种实施例的示例操作。将理解，这并不旨在作为对任何实施例的范围的限制。
参照图6，多自由层、个体可读自由磁化层MTJ单元600可包括用以检测第一自由磁化层110A的状态的第一感测放大器(SA)602A以及用以检测第二自由磁化层110B的状态的第二SA602B。在一个方面，第一和第二SA602A和602B可接收作为上述Ref1电压的Ref，是从第一和第二自由磁化层110A和110B处于P状态得到的标称感测电压与从第一和第二自由磁化层110A和110B处于AP状态得到的标称感测电压之间的中点。
仍然参照图6，在示例操作中，WL1将字线开关116A切换为导通，并且根据一个方面，WL2并发地将字线开关116B切换为导通。假定通过第一MTJ单元读/写端子150和第一字线开关116A耦合至第一覆盖/顶部电极层112A的SL/BL1以及通过第二MTJ单元读/写端子152由第二字线开关116B耦合至第二覆盖/顶部电极层112B的SL/BL2各自耦合至读电流源(未示出)。读电流IND_读_1随后通过由被共用固定层106之上的共用阻挡层108隔开的第一自由磁化层110A建立的MTJ，通过共用AFM层104，通过共用BE层102和第三MTJ单元读/写端子154到接地，从而产生了指示第一自由磁化层110A的状态的SL/BL1感测电压。同样，读电流IND_读_2通过由通过共用固定层106之上的同一共用阻挡层108与第一自由磁化层110A横向偏移的位置处隔开的第二自由磁化层110B建立的MTJ，以及通过同一共用AFM层104和共用BE层102，通过同一第三MTJ单元读/写端子154到接地，这产生了指示第二自由磁化层110B的状态的SL/BL2感测电压。
上述示例读操作示出了WL1将第一字线开关116A切换为导通，并发地WL2将第二字线开关116B切换为导通。在一个替换性方面，WL1和WL2可被序列化为顺序或两阶段读操作，其中第一阶段例如将第一字线开关116A切换为导通，而保持第二字线开关116B为断开，由此建立用于读第一自由磁化层110A的SL/BL1感测电压，而第二阶段将第一字线开关116A切换为断开并将第二字线开关116B切换为导通以建立用于读第二自由磁化层110B的SL/BL2感测电压。将理解，在这一替换性顺序读方面中，关于第一和第二字线开关116A和116B中的哪一个在第一阶段被切换为导通(还是断开)以及随后在第二阶段为断开(还是导通)(反之亦然)的顺序是任意的。如MTJ领域中的普通技术人员将从本公开理解的，总的读历时对于这一顺序读方面而言可能长于先前描述的并发读方面。可是，在某些应用中，对于给定结构和技术而言，与由并发读方面启用或展现相比，顺序读方面可以启用或展现更高的读准确性。例如，可构想，根据并发读方面的一些实现可展现出或被分析为呈现出有潜在性要展现出来自共用固定层106、共用AFM层104和共用BE层102中的一个或多个处或其之间的潜在电压中的可能增长的可能读电压扰动。
图7示出了根据又一三端子读方面的一个示例多自由层差分读MTJ单元700。图7的多自由层差分读MTJ单元700能采用图1的多端子、多自由层MTJ器件100并以使得更好地集中于新颖方面而不引入对实践发明性概念而言并非不可或缺的细节的安排来描述。将理解，图1的多端子、多自由层MTJ结构100、图7的多自由层差分读MTJ单元700的实现仅是一个示例，并非旨在限定任何实施例的范围。
在一方面，通过一般根据参照图3A和3B中描述的写过程的写过程，单个位可被写入到图7的多自由层差分读MTJ单元700，进一步特征是该写入通过第一自由磁化层110A注入写_1_P或写_1_AP，以及通过第二自由磁化层110B注入互补方向写_2_P或写_2_AP，以将第一和第二自由磁化层110A和110B置于互补的P/AP状态。参照图7，如由单个SA702所示，将领会，差分存储和检索移除对参考单元的要求并且进一步地，与使用固定参考信号容易获得的相比，可获得实质上更低的误码率。
图8示出了根据一个多柱实施例的可提供多个平行MTJ并可具有三端子方面的一个多自由层、单独阻挡层MTJ器件800，其作为对图1的一个多端子、多自由层MTJ结构100的一种替换。参照图8，按从底到顶的顺序，多自由层MTJ器件800可包括共用基电极层802、共用AFM层804以及共用固定层806。底部电极或第三MTJ单元读/写端子801可耦合至一般表示为“C”的位线。第一柱850A可被安排在共用固定层806的上表面上的第一位置处或第一区域处，以及第二柱850B可安排在与第一柱850A横向偏移距离D2的第二位置或第二区域处。距离D2可以与参照图1描述的D1相一致。第一柱850A可包括作为基底的阻挡层852A、阻挡层852A上的自由磁化层854A、以及自由磁化层854A上的覆盖/顶部电极层856A。第二柱850B可以是相同结构的，按从底到顶的顺序，以可作为其基底的阻挡层852B开始，具有自由磁化层854B和之后的覆盖/顶部电极层856B。第一柱850A的被柱850A的共用固定层806之上的阻挡层852A隔开的自由磁化层854A形成第一MTJ，并且类似地，第二柱850B的被第二柱850B的共用固定层806之上的阻挡层852B隔开的自由磁化层854B形成第二MTJ。在一个方面，第一和第二柱850A和850B的内部双面墙之间的间隔(示出但未被单独标记)可与参照图1的实施例描述的“D1”尺寸相同。
图9A、9B和9C示出了分别处于第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图8的多自由层、单独阻挡层MTJ结构800的两端子电阻方面。由图9A、9B和9C表示的示例状态被示为对应于图2A、2B和2C表示的图1实施例的示例状态，并且当WL1和WL2将字线开关808A、808B切换为导通时，实质上在读_R通路上展现出相同电阻，即两端子电阻，如先前描述的。各电阻在图9A、9B和9C上标出。将理解，图9A-9B上示出的关于读_R通路的方向任意地假定了在SL/BL1处施加读电压以及在SL/BL2处施加接地/电流阱的读极性。所解说的方向仅是示例，因为可以通过在SL/BL2处施加读电压而在SL/BL1处施加接地/电流阱来获得并使用反转方向。
图10A和10B示出了在图10A模式中，示例写电流流动写_1_P和写_1_AP用于写第一柱850A的自由磁化层854A，而在图10B模式中，写电流流动写_2_P和写_2_AP用于写第二柱850B的自由磁化层854B。写_1_P、写_1_AP、写_2_P和写_2_AP可以是参照图3A和3B来描述的，除了自由磁化层854A和854B被写成选定的一些P或AP状态，这与图1的第一和第二自由磁化层110A和110B相反。
图11A和11B分别示出了根据一个示例性实施例的两阶段、三端子多电平读电路1100方面的一个个体自由磁化层读阶段和一个多自由层读阶段。该两阶段、三端子多电平读电路400能利用图8的示例多自由层MTJ器件800。在一方面，两阶段、三端子多电平读电路1100可包括能接收Ref1、Ref2和Ref3的感测放大器(SA)1102，这些处于如关于由图4A和4B的两阶段、三端子多电平读电路400的SA402接收的Ref1、Ref2和Ref3所描述的各自相应的电压处。
参照图11A，根据一个方面，在第一阶段中，SL/BL1被耦合至读电流源(未示出)，字线信号WL1将字线开关808A切换为导通，而字线WL2将字线开关808B切换为断开。在进一步方面，BL/SL3由例如地址逻辑(未示出)耦合至接地参考或等效电流阱(未示出)。读电流读_A随后通过由第一柱850A的通过第一柱850A的阻挡层852A与共用固定层806分开的自由磁化层854A建立的MTJ，并建立SL/BL1感测电压，如先前所述地SA1102将该SL/BL1感测电压与Ref1进行比较。在一个方面，SA1102的位1输出在第一柱850A的自由磁化层854A处于P状态时可以是“0”，而在其处于AP状态时为“1”。如先前所述，SA1102的位1输出可以是最低有效的，或者两位状态，位2、位1的最右位。图11A上示出的关于读电流读_A的方向任意地假定了SL/BL1处的读电压以及SL/BL2处的接地/电流阱的读极性。这仅是示例，并且可以通过在SL/BL2处施加读电压而在SL/BL1处施加接地/电流阱来获得并使用关于读_A的反转方向。
参照图11B，在一个方面，第二阶段包括WL1维持字线开关808A为导通，并且字线信号WL2将字线开关808B切换为导通，以及BL/SL3与其在图11A的第一阶段期间耦合的接地参考或等效电流阱解耦。这为读电流读_B建立了电流通路，该通路从SL/BL1，通过第一柱850A，进入共用固定层806，跨过通过共用固定层的约D1的距离，并上升通过第二柱850B，通过字线开关808B，以及随后到SL/BL2，如上所述SL/BL2接地。读_B通路的电阻是上述MTJ的串联电阻，即由第一柱850A的通过第一柱850A的阻挡层852A与共用固定层806分开的自由磁化层854A建立的MTJ，以及由第二柱850B的通过第二柱850B的阻挡层852B与共用固定层806分开的自由磁化层852A建立MTJ。该读_B电流形成指示上述电阻的SL/BL1感测电压，并且SA1102将这一电压与Ref2和Ref3之一比较。取决于图11A的第一阶段检测到自由磁化层的状态，换句话说，取决于图11A的第一阶段位1输出是“0”还是“1”，该比较生成位2。在一方面，通过关于图4A和4B处示出的实施例描述的相同通用概念，图11A的第一阶段和图11B的第二阶段的顺序可解析以下由自由磁化层854A和854B的P或AP磁化表示的四种存储状态：“00”、“01”、“10”和“11”。将理解，图11B上示出的关于读电流读_B的方向任意地假定了SL/BL1处的读电压以及SL/BL2处的接地/电流阱的读极性。这一方向仅是示例，并且可以通过在SL/BL2处施加读电压而在SL/BL1处施加接地/电流阱来获得并使用关于读_B的反转方向。
图12示出了根据一个三端子读方面的一个示例多自由层、个体可读自由磁化层MTJ单元1200，在所描绘的示例配置中，该三端子读方面能利用图8的多端子、多自由层MTJ器件800。
参照图12，该多自由层、个体可读自由磁化层1200可包括第一感测放大器(SA)1202A以检测第一柱850A的自由磁化层854A的状态，以及第二SA1202B以检测第二柱850B的自由磁化层854B的状态。在一个方面，SA1202A和1202B两者可接收为上述Ref1电压的Ref，其是从自由磁化层854A和854B处于P状态得到的标称感测电压与从自由磁化层854A和854B处于AP状态得到的标称感测电压之间的中点。假定如先前所述，读电流源耦合至SL/BL1和SL/BL2，在一方面，读电流IND_读_1通过由第一柱850A使自由磁化层854A被第一柱850A的共用固定层806之上的阻挡层852A隔开而建立的MTJ，这产生指示自由磁化层854A的状态的SL/BL1感测电压。类似地，读电流IND_读_2通过由第二柱850B使自由磁化层854B被该柱850B的共用固定层806之上的阻挡层852B隔开而建立的MTJ，这产生指示自由磁化层854B的状态的SL/BL2感测电压。将理解，关于图12上示出的读电流IND_读_1和IND_读_2描述的方向任意性假定在SL/BL1和SL/BL2处施加读电压而在BL/SL3处施加接地/电流阱的读极性，并且关于IND_读_1和IND_读_2的任一者或两者的反转方向可通过相对于BL/SL3对SL/BL1和SL/BL2之一或两者施加读电压和接地/电流阱的相反指派来获得和使用。
图13示出了协同差分感测放大器1302、采用根据一个示例性实施例的图8的多自由层MTJ器件800、根据另一三端子读方面的一个示例多自由层差分读MTJ单元1300。在一方面，图13的多自由层差分读MTJ单元1300的一般操作可根据针对图7的多自由层差分读MTJ单元700描述的一般操作。
图14示出了根据一个示例性实施例的能提供多个平行MTJ并能具有三端子方面的一个示例多柱、多自由层MTJ器件1400，其作为对图1的一个多端子、多自由层MTJ结构100的另一替换，以及图8的多柱、多自由层MTJ器件800的替换。在一方面，按从底到顶的顺序，该多柱、多自由层MTJ器件1400可包括共用基电极层1402和共用AFM层1404。底部电极或第三MTJ单元读/写端子1401可耦合至一般表示为“C”的位线。第一柱1450A可被安排在共用AFM层1404的上表面上的第一位置处，以及第二柱1450B可例如与第一柱1450A横向偏移先前所述的距离D1地来安排。第一柱1450A可包括作为基底的固定层1452A，并且按从底到顶的顺序，从固定层1452A的顶表面开始，包括阻挡层1454A、自由磁化层1456A和覆盖/顶部电极层1458A。第二柱1450B可以是与第一柱1450A结构相同的，按从底到顶的顺序，具有以可作为其基底的固定层1452B开始，具有阻挡层1454B、自由磁化层1456B和覆盖/顶部电极层1458B。在一个方面，由字线WL1控制的字线开关1460A将覆盖/顶部电极层1458A耦合至通用端子A，以及由字线WL2控制的字线开关1460B将覆盖/顶部电极层1458B耦合至通用端子B。
一起参照图1和14，查看了本公开的MTJ领域中的普通技术人员可认识到，在由本公开构想的包括适配常规的MTJ制造技术(例如蚀刻，以形成根据这些附图、为图14的结构蚀刻的器件)的各种制造过程可以变得更为简单，因为AFM层1404的厚度(示出但未被单独标记)能使其使用变为例如以下各层的蚀刻中的蚀刻终止：从中保留固定层1452A和1452B的固定层(未示出)，从中保留阻挡层1454A和1454B的阻挡层，从中保留自由磁化层1456A和1456B的自由磁化层(未示出)以及取决于所选的制造过程，从中保留覆盖/顶部电极层1458A和1458B的覆盖/顶部电极层(未示出)。
图15A、15B和15C示出了分别处于第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图14的多柱、多自由层MTJ器件1400的两端子电阻方面。由图15A、15B和15C表示的示例状态被示为对应于图2A、2B和2C表示的图1实施例的示例状态，并且当WL1和WL2将字线开关1460A、1460B切换为导通时，实质上在读_R通路上展现出相同电阻，即两端子电阻，如先前描述的。各电阻在图15A、15B和15C上标出。将理解，读_R通路的方向任意性假定在SL/BL1处施加读电压以及在SL/BL2处施加接地/电流阱的读极性，并且可通过在SL/BL12处施加读电压以及在SL/BL1处施加接地/电流阱来获得和使用反转方向。
图16A和16B示出了在图16A模式中，示例写电流流动写_1_P和写_1_AP用于写第一柱1450A的自由磁化层1456A，而在图16B模式中，写电流流动写_2_P和写_2_AP以用于写入第二柱1450B的自由磁化层1456B。写_1_P、写_1_AP、写_2_P和写_2_AP可以是参照图3A和3B来描述的，除了自由磁化层1456A和1456B被写入选定的一些P或AP状态，这与图1的第一和第二自由磁化层110A和110B相反。
图17A和17B分别示出了根据一个示例性实施例的两阶段、三端子多电平读电路1700方面的一个个体自由磁化层读阶段和一个多自由层读阶段，在一方面，其可利用图14的示例多柱、多自由层MTJ器件1400。在一方面，两相位、三端子多电平读电路1702可包括能接收Ref1、Ref2和Ref3的感测放大器(SA)1702，这些处于如关于由图4A和4B的两相位、三端子多电平读电路400的SA402接收的Ref1、Ref2和Ref3所描述的各自相应的电压处。
参照图17A，第一阶段假定SL/BL1被耦合至读电流源(未示出)，并且在一方面，字线信号WL1将字线开关1460A切换为导通，而字线信号WL2将字线开关1460B切换为断开。在进一步方面，BL/SL3由例如地址逻辑(未示出)来耦合至接地参考或等效电流阱(未示出)。读电流读_A因此被建立，并且读_A通过由第一柱1450A的通过第一柱1450A的阻挡层1454A与第一柱1450A的固定层1452分开的自由磁化层1456A建立的MTJ，从而建立BL感测电压。这产生SL/BL1感测电压，在一方面，SA1702将该SL/BL1感测电压与Ref1进行比较。在一个方面，SA1702的位1输出在第一柱1450A的自由磁化层1456A处于P状态时可以是“0”，而在其处于AP状态时为“1”。图17A上示出的关于读电流读_A的方向任意地假定了SL/BL1处的读电压以及BL/SL2处的接地/电流阱的读极性。这仅是示例，并且可以通过在BL/SL2处施加读电压而在SL/BL2处施加接地/电流阱来获得并使用关于读_A的反转方向。
参照图17B，在一个方面，第二阶段包括WL1维持字线开关1460A为导通，字线信号WL2将字线开关1460B切换为导通，以及BL/SL3与其在图17A的第一阶段期间耦合的接地参考或等效电流阱解耦。这随后为读电流读_B建立了通路，该通路从SL/BL1，通过第一柱1450A，进入共用AFM层1404，跨过通过共用AFM层1404的约D1的距离，并上升通过第二柱1450B，通过字线开关1460B到SL/BL2到接地。读_B通路的电阻是上述MTJ的串联电阻，即由第一柱1450A的通过第一柱1450A的阻挡层1454A与第一柱1450A的固定层1452A分开的自由磁化层1456A建立的MTJ，以及由第二柱1450B的通过第二柱1450B的阻挡层1454B与第二柱1450B的固定层1452B分开的自由磁化层1456B建立的MTJ。这一读_B电流形成指示上述串联电阻的SL/BL1感测电压。图17B的关于读电流读_B的示例方向任意地假定了SL/BL1处的读电压以及SL/BL2处的接地/电流阱的读极性。可以通过在BL/SL2处施加读电压而在SL/BL1处施加接地/电流阱来获得并使用关于读_B的反转方向。
仍然参照图17B，在一方面，取决于图17A的第一阶段检测到自由磁化层的状态，换句话说，取决于图17A的第一阶段输出位1是“0”还是“1”，SA1702将上述从读_B电流中产生的SL/BL1感测电压与Ref2和Ref3之一比较。在一方面，通过关于图4A和4B以及图11A和11B处示出的实施例描述的相同通用概念，图17A的第一阶段和图17B的第二阶段的顺序可解析以下由自由磁化层1456A和1456B的P或AP磁化表示的四种存储状态：“00”、“01”、“10”和“11”，并输出为位2、位1。
图18示出了根据一个三端子读方面的一个示例多自由层、个体可读自由磁化层MTJ单元1800，在所描绘的示例配置中，该三端子读方面能利用图14的多柱、多自由层MTJ器件1400。该多自由层、个体可读自由层MTJ单元1800可包括用以检测第一柱1450A的自由磁化层1456A的状态的第一感测放大器(SA)1802A，以及用以检测第二柱1450B的自由磁化层1456B的状态的第二SA1802B。在一个方面，SA1802A和1802B两者可接收为上述Ref1电压的Ref，其是从自由磁化层1456A和1456B处于P状态得到的标称感测电压与从自由磁化层1456A和1456B处于AP状态得到的标称感测电压之间的中点。假定如先前所述，读电流源耦合至SL/BL1和SL/BL2，在一方面，电流IND_读_1通过由第一柱1450A使自由磁化层1456A被该柱1450A的固定层1452A之上的其阻挡层1454A隔开而建立的MTJ，这产生指示自由磁化层1456A的状态的SL/BL1感测电压。类似地，电流IND_读_2通过由第二柱1450B使其自由磁化层1456B被第二柱1450B的固定层1452B之上的其阻挡层1452B隔开而建立的MTJ，这产生指示自由磁化层1456B的状态的SL/BL2感测电压。将理解，关于图12上示出的读电流IND_读_1和IND_读_2描述的方向任意性假定在SL/BL1和SL/BL2处应用读电压而在BL/SL3处应用接地/电流阱的读极性，并且关于IND_读_1和IND_读_2的任一者或两者的反转方向可通过相对于BL/SL3对SL/BL1和SL/BL2之一或两者施加读电压和接地/电流阱的相反指派来获得和使用。
图19示出了协同差分感测放大器1902、采用根据一个示例性实施例的图14的多柱、多自由层MTJ器件1400、根据另一三端子读方面的一个示例多自由层差分读MTJ单元1900。在一方面，图19的多自由层差分读MTJ单元1900的一般操作可根据针对图7的多自由层差分读MTJ单元700描述的一般操作。
图20示出了根据一个示例性实施例的可提供多个平行MTJ并可具有三端子方面的一个示例多柱、多自由层MTJ器件2000，其作为对图1的一个多端子、多自由层MTJ器件100的另一替换。由图20的多柱、多自由层MTJ器件2000示出的示例性实施例可以是图8的多柱、多自由层MTJ器件800，和/或是图14的多柱、多自由层MTJ器件1400的另一替换。
参照图20，在一方面，按从底到顶的顺序，多柱、多自由层MTJ器件2000可包括共用基电极(BE)层2002，BE层2002可例如通过底部或第三MTJ单元读/写端子2001耦合至一般表示为“C”的位线。第一柱2050A可被安排在共用BE层2002的上表面上的第一位置处，以及第二柱2050B可例如与第一柱2050A横向偏移先前所述的距离D1地来安排。第一柱2050A可包括作为基底的AFM层2052A，并且按从底到顶的顺序，从AFM层2052A的顶表面开始，包括固定层2054A、阻挡层2056A、自由磁化层2058A和覆盖/顶部电极层2060A。第二柱2050B可以与第一柱2050A结构相同，按从底到顶的顺序，具有以可作为其基底的AFM层2052B开始，具有固定层2054B、阻挡层2056B、自由磁化层2058B和覆盖/顶部电极层2060B。在一个方面，由字线WL1控制的字线开关2080A将覆盖/顶部电极层2060A可切换地耦合至通用端子A，以及由字线WL2控制的字线开关2080B将覆盖/顶部电极层2060B可切换地耦合至通用端子B。
FIGS.图21A、21B和21C示出了分别处于第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图20的多柱、多自由层MTJ器件2000的两端子电阻方面。由图21A、21B和21C表示的示例状态被示为对应于图2A、2B和2C表示的图1实施例的示例状态，并且当WL1和WL2将字线开关2080A、2080B切换为导通时，实质上在读_R通路上展现出相同电阻，即两端子电阻，如先前描述的。各电阻在图21A、21B和21C上标出。将理解，读_R通路的方向任意性假定在SL/BL1处施加读电压以及在SL/BL2处施加接地/电流阱的读极性，并且可通过在SL/BL2处施加读电压以及在SL/BL1处施加接地/电流阱来获得和使用反转方向。
图22A和22B示出了在图22A模式中，示例写电流流动写_1_P和写_1_AP用于写第一柱2050A的自由磁化层2058A，而在图20B模式中，写电流流动写_2_P和写_2_AP用于写入第二柱2050B的自由磁化层2058B。写_1_P、写_1_AP、写_2_P和写_2_AP可以是参照图3A和3B来描述的，除了自由磁化层2058A和2058B被写入选定的一些P或AP状态，这与图1的第一和第二自由磁化层110A和110B相反。
图23A和23B分别示出了根据一个示例性实施例的两阶段、三端子多电平读电路2300方面的一个个体自由磁化层读阶段和一个多自由层读阶段，在一方面，其可利用图20的示例多柱、多自由层MTJ器件2000。在一方面，两相位、三端子多电平读电路2300可包括能接收Ref1、Ref2和Ref3的感测放大器(SA)2302，这些处于如关于由图4A和4B的两相位、三端子多电平读电路400的SA402接收的Ref1、Ref2和Ref3所描述的各自相应的电压处。
参照图23A，第一阶段将SL/BL1耦合至读电流源(未示出)，并且字线信号WL1将字线开关2080A切换为导通，而字线信号WL2将字线开关2080B切换为断开。在一方面，在图23A的第一阶段期间，BL/SL3由例如地址逻辑(未示出)来耦合至接地参考或等效电流阱(未示出)。这为读电流读_A建立通路，通过由第一柱2050A的自由磁化层2058A建立的MTJ以产生SL/BL1感测电压，该感测电压基于第一柱2050A的自由磁化层2058A的磁化状态而变并因此指示该磁化状态。在一方面，在图23A的第一阶段期间，SA2302将SL/BL1感测电压与Ref1比较，并且在一个方面，可被配置成在第一柱2050A的自由磁化层2058A处于P状态时输出“0”，而在其处于AP状态时输出“1”。P和AP状态的哪一个表示为“0”，哪一个表示为“1”可以是设计选择。如先前所述，SA2302的位1输出可以是最低有效的，或者两位状态位2、位1的最右位，该两位状态可由图23A的第一阶段和图23B的第二阶段的序列来输出。图23A关于读电流读_A的示例方向任意性假定SL/BL1处的读电压以及SL/BL2处的接地/电流阱的读极性，并且可通过在SL/BL2处施加读电压以及在SL/BL1处施加接地/电流阱来获得和使用反转方向。
参照图23B，在一个方面，第二阶段包括WL1维持字线开关2080A为导通，字线信号WL2将字线开关2080B切换为导通，以及位线/选择线BL/SL3与其在图23A的第一阶段期间耦合的接地参考或等效电流阱解耦。读电流读_B可随后从SL/BL1，通过第一柱2050A，进入共用BE层2002，跨过通过共用BE层2002的约D1的距离，并上升通过第二柱2050B，通过字线开关2080B到接地。读_B电流通路包括以上描述的由第一柱2050A形成的MTJ，以及由第二柱2050B的阻挡层2056B与第二柱2050B的固定层2054B分开的第二柱2050B的自由磁化层2058B建立的MTJ。读_B通路的电阻是这些MTJ的串联电阻，并且读_B电流形成指示这些MTJ的SL/BL1感测电压。读电流读_B的所描绘的方向任意地假定SL/BL1处的读电压以及SL/BL2处的接地/电流阱的读极性。这仅是示例，并且可以通过在BL/SL2处应用读电压而在SL/BL1处应用接地/电流阱来采用关于读_A的反转方向。
仍然参照图23B，在一方面，取决于图23A的第一阶段检测到自由磁化层的状态，换句话说，取决于图23A的第一阶段位1输出是“0”还是“1”，SA2302将上述从读_B电流中产生的SL/BL1感测电压与Ref2和Ref3之一比较。
在一方面，通过关于图4A和4B处示出的实施例描述的相同一般概念，图23A的第一阶段和图23B的第二阶段的顺序可解析以下由自由磁化层1456A和1456B的P或AP磁化表示的四种存储状态：“00”、“01”、“10”和“11”，且由位1、位2表示。
图24示出了根据一个三端子读方面的一个示例多自由层、个体可读自由磁化层MTJ单元2400，在所描绘的示例配置中，该三端子读方面能利用图20的多柱、多自由层MTJ器件2000。该多自由层、个体可读自由磁化层MTJ单元2400可包括用以检测第一柱2050A的自由磁化层2058A的状态的第一感测放大器(SA)2402A，以及用以检测第二柱2050B的自由磁化层2058B的状态的第二SA2402B。在一个方面，第一和第二SA2402A和2402B可接收多个参考电压Ref1、Ref2和Ref3，但在进一步方面，其将仅使用Ref1电压。在一示例中，操作WL1和WL2将字线开关2080A和2080B切换为导通。假定如先前所述的读电流源，在一方面，读电流IND_读_1通过由第一柱2050A使自由磁化层2058A被第一柱2050A的固定层2054A之上的第一柱2050A的阻挡层2056A隔开而建立的MTJ，这产生指示自由磁化层2054A的状态的SL/BL1感测电压。类似地，读电流IND_读_2通过由第二柱2050B使其自由磁化层2058B被第二柱2050B的固定层2054B之上的其阻挡层2056B隔开而建立的MTJ，这产生指示自由磁化层2054B的状态的SL/BL2感测电压。将理解，关于图24上示出的读电流IND_读_1和IND_读_2描述的方向任意性假定在SL/BL1和SL/BL2处应用读电压而在BL/SL3处应用接地/电流阱的读极性，并且关于IND_读_1和IND_读_2任一者或两者的反转方向可通过相对于BL/SL3对SL/BL1和SL/BL2之一或两者施加读电压和接地/电流阱的相反指派来获得和使用。
图25示出了协同差分感测放大器2500、采用根据一个示例性实施例的图20的多柱、多自由层MTJ器件2000、根据另一三端子读方面的一个示例多自由层差分读MTJ单元2502。
图26示出了根据一个示例性实施例的可提供多个平行MTJ并可具有三端子方面的一个多柱、多自由层MTJ器件2600，其作为对图1的一个多端子、多自由层NTJ结构100的另一替换，以及图8的多自由层MTJ器件800，和/或对图14的多柱、多自由层MTJ器件1400的替换和/或图20的多柱、多自由层MTJ器件2000的替换。在一方面，该多柱、多自由层MTJ器件2600可包括与能安排的第二柱2650B平行的第一柱2650A。第一柱2650A按从底到顶的顺序，从底部电极(BE)层2652A开始，可包括AFM层2654A、固定层2656A、阻挡层2658A、自由磁化层2660A和覆盖/顶部电极层2662A。第二柱2650B可以与第一柱2650A结构相同，按从底到顶的顺序，从BE层2652B开始，具有AFM层2654B、固定层2656B、阻挡层2658B、自由磁化层2660B和之后的覆盖/顶部电极层2662B。在一方面，底部互连2602可分别耦合第一和第二柱2650A、2650B的BE层2652A和2652B。在一方面，由字线WL1控制的字线开关2680A将覆盖/顶部电极层2652A可切换地耦合至通用端子A，以及由字线WL2控制的字线开关2680B将覆盖/顶部电极层2652B可切换地耦合至通用端子B。
图27A、27B和27C示出了分别处于第一、第二和第三组磁化状态的每一者的、根据一个示例性实施例的图26的多柱、多自由层MTJ器件2600的两端子电阻方面。由图27A、27B和27C表示的示例状态被示为对应于图2A、2B和2C表示的图1实施例的示例状态，并且当WL1和WL2将字线开关2680A、2680B切换为导通时，实质上在读_R通路上展现出相同电阻，即两端子电阻，如先前描述的。各电阻在图27A、27B和27C上标出。将理解，读_R通路的方向随意性假定在SL/BL1处施加读电压以及在SL/BL2处施加接地/电流阱的读极性，并且可通过在SL/BL2处施加读电压以及在SL/BL1处施加接地/电流阱来获得和使用反转方向。
图28A和28B示出了在图28A模式中，示例写电流流动写_1_P和写_1_AP用于写第一柱2650A的自由磁化层2660A，而在图28B模式中，写电流流动写_2_P和写_2_AP用于写入第二柱2650B的自由磁化层2660B。写_1_P、写_1_AP、写_2_P和写_2_AP可以是参照图3A和3B来描述的，除了自由磁化层2660A和2660B被写入选定的一些P或AP状态，这与图1的第一和第二自由磁化层110A和110B相反。
图29A和29B分别示出了根据一个示例性实施例的两阶段、三端子多电平读电路2900方面的一个个体自由磁化层读阶段和一个多自由层读阶段，在一方面其可利用图26的示例多柱、多自由层MTJ器件2600。在一方面，两相位、三端子多电平读电路2900可包括能接收Ref1、Ref2和Ref3的感测放大器(SA)2902，这些处于如关于由图4A和4B的两相位、三端子多电平读电路400的SA402接收的Ref1、Ref2和Ref3所描述的各自相应的电压处。
参照图29A，第一阶段将SL/BL1耦合至读电流源(未示出)，其中字线信号WL1将字线开关2680A切换为导通，而字线信号WL2将字线开关2680B切换为断开。在一方面，图29A的第一阶段包括由例如地址逻辑(未示出)将BL/SL3耦合至接地参考或等效电流阱(未示出)。此举为读电流读_A建立了通路，通过由第一柱2650A的通过第一柱2650A的阻挡层2658A与第一柱2650A的固定层2656A分开的自由磁化层2660A建立的MTJ。该读电流读_A因此建立指示这一MTJ的电阻的SL/BL1感测电压。在一方面，SA2902将该SL/BL1感测电压与Ref1进行比较。在一个方面，SA2902的位1输出在第一柱2650A的自由磁化层2660A处于P状态时可以是“0”，而在其处于AP状态时为“1”。读电流读_A的所描绘的方向任意地假定SL/BL1处的读电压以及SL/BL2处的接地/电流阱的读极性。这仅是示例，并且可以通过在BL/SL2处应用读电压而在SL/BL1处应用接地/电流阱来采用关于读_A的反转方向。
参照图29B，在一个方面，第二阶段包括WL1维持字线开关2680A为导通，字线信号WL2将字线开关2680B切换为导通，以及BL/SL3与其在图29A的第一阶段期间耦合的接地参考或等效电流阱解耦。此举为读电流读_B建立通路，从SL/BL1通过第一柱2650A，跨过底部互连2602，上升通过第二柱2650B，通过字线开关2680B到地。读_B电流通路包括以上描述的由第一柱2050A形成的MTJ，以及由通过第二柱2650B的阻挡层2658B与第二柱2650B的固定层2656B分开的第二柱2650B的自由磁化层2660B建立的MTJ。读_B通路的电阻是这些MTJ的串联电阻，并且读_B电流形成指示这些MTJ的SL/BL1感测电压。读电流读_B的所描绘的方向任意地假设SL/BL1处的读电压以及SL/BL2处的接地/电流阱的读极性。这仅是示例，并且可以通过在BL/SL2处应用读电压而在SL/BL1处应用接地/电流阱来采用关于读_B的反转方向。
仍然参照图29B，在一方面，取决于图29A的第一阶段检测到自由磁化层的状态，换句话说，取决于图29A的第一阶段输出是“0”还是“1”，SA2902将上述从读_B电流产生的SL/BL1感测电压与Ref2和Ref3之一比较。在一方面，通过关于图4A和4B处示出的实施例描述的相同一般概念，图29A的第一阶段和图29B的第二阶段的顺序可解析以下由自由磁化层2660A和2660B的P或AP磁化表示的四种存储状态：“00”、“01”、“10”和“11”，由位1、位2表示。
图30示出了关于图26的多柱、多自由层MTJ结构2600、根据另一示例性实施例的一个三端子读方面的一个示例个体自由磁化层读MTJ存储单元3000。该个体自由磁化层读MTJ单元3000可包括用以检测第一柱2650A的自由磁化层2660A的状态的第一感测放大器(SA)3002A，以及用以检测第二柱2650B的自由磁化层2660B的状态的第二SA3002B。在一个方面，SA3002A和3002B两者可接收为上述Ref1电压的Ref，其是从自由磁化层2660A和2660B处于P状态得到的标称感测电压与从自由磁化层2660A和2660B处于AP状态得到的标称感测电压之间的中点。假定如先前所述，读电流源耦合至SL/BL1和SL/BL2，在一方面，电流IND_读_1通过由第一柱2650A使其自由磁化层2660A被其固定层2656A之上的其阻挡层2658A隔开而建立的MTJ，这产生指示自由磁化层2660A的状态的SL/BL1感测电压。类似地，电流IND_读_2通过由第二柱2650B使自由磁化层2660B被其固定层2656B之上的其阻挡层2658B隔开而建立的MTJ，这产生指示自由磁化层2660B的状态的SL/BL2感测电压。将理解，关于图12上示出的读电流IND_读_1和IND_读_2描述的方向任意性假定在SL/BL1和SL/BL2处应用读电压而在BL/SL3处应用接地/电流阱的读极性，并且关于IND_读_1和IND_读_2任一者或两者的反转方向可通过相对于BL/SL3对SL/BL1和SL/BL2之一或两者施加读电压和接地/电流阱的相反指派来获得和使用。
图31示出了关于根据一个示例性实施例的图26的多柱、共用底部电极层、多自由层MTJ结构、根据又一三端子读方面的一个示例多自由层差分读MTJ存储单元3100。在一方面，图31的多自由层差分读MTJ单元3100的一般操作可通过使用SA3102，符合针对图7的多自由层差分读MTJ单元700描述的一般操作。
图32A、32B、32C和32D示出了具有相应的写电流方向和所产生的电阻的、用于根据一个示例性实施例的一个多自由层、面内MTJ结构的一个两层示例的四组可能的自由层磁化状态。
图33A、33B、33C和33D示出了具有相应的写电流方向和所产生的电阻的、用于根据一个示例性实施例的、一个多自由层、垂直MTJ结构的一个两层示例的四组可能的自由层磁化状态。
益处和特征包括但不限于，通过双隧道阻挡层读取能增加TMR或ΔR，并且能改善感测性能。该感测电路可以是简单的。小的自由磁化层能减少通过单个隧道阻挡层的切换电流。该位单元大小可以是小的。可采用两步骤MTJ蚀刻来图案化自由磁化层。固定/AFM的比率可较大，并且因此可获得改进的磁化钉扎性能。MTJ可以是面内STT MTJ或垂直STT MTJ。在各种方面，多位/电平能提供高密度MRAM和自旋逻辑。在其它方面，差分感测读取可提供更为简单的感测电路。制造工艺可以是简单的，并与常规的MTJ工艺和集成兼容。
图34示出了根据一个或多个示例性实施例的具有多端子、多自由层MTJ存储器单元的一个示例阵列的一个MTJ存储器电路3400的代表性四单元部分。参照图34，在一个方面，MTJ存储器电路3400可包括三端子、多自由层MTJ存储器单元3450A、3450B、3450C和3450D(统称为“3450”)。MTJ存储器电路3400示出了对所有三端子、多自由层MTJ存储器单元3450的共用结构，并且因此为了简化图形，该图仅在三端子、多自由层MTJ存储器单元3450B上示出了显式附图标记。同样，将理解，所有三端子、多自由层MTJ存储器单元3450可以类似方式来工作，并且出于简化图形的目的，仅在三端子、多自由层MTJ存储器单元3450A上示出了当前流程。
继续参照图34，特别是三端子、多自由层MTJ存储器单元3450B，在一方面，一般根据图1的多端子、多自由层MTJ结构100来示出该三端子、多自由层MTJ存储器单元3450。然而，这仅是出于示例的目的，并且并不旨在限制由图34中所解说的概念所构想的任何实施例的范围。相反，如将由本领域普通技术人员在阅读本公开之际易于理解的，图34的MTJ存储器电路3400能用图1、8、14、20和/或26处示出的任何三端子、多自由层MTJ存储器器件来构成所描绘的三端子、多自由层MTJ存储器单元3450。此外，感测放大器和采用参考电压的方面未在图34中示出，但在阅读图34以及图2－7、9－13、15－19、21－25和/或27－31中的一者或多者之际，本领域普通技术人员将显而易见的是，感测放大器以及参考电压装置(若适用)能容易地被选择和安排成将图34的MTJ存储器电路3400配置成用作图4A-4B、6和/或7、图11A-11B、12和/或13、图17A-17B、18和/或19、图23A、23B、24和/或26、和/或图29A、29B、30和/或31处示出的单元中的一者或多者。
参照图34，特别是三端子、多自由层MTJ存储器单元3450B，在一方面，该三端子、多自由层MTJ存储器单元3450可包括由端子3401耦合至位线/选择线BL/SL3X的共用底部电极(BE)层3402，其中描绘了示例BL/SL30和BL/SL31。在一方面，三端子、多自由层MTJ存储器单元3450以关于图34纸面从左到右的顺序，以BE层3402的顶部(最右面)开始，可包括共用反铁磁层(AFM)层3404、共用固定或钉扎磁化(其后为“固定”)层3406，和共用阻挡层3408。在共用阻挡层3408的顶表面(最右)上的第一位置(示出但未单独标记)处形成的可以是第一自由磁化层3410A，其具有相应的第一覆盖/顶部电极(TE)层3412A。也在共用阻挡层3408的顶表面(最右)上的第二位置(示出但未单独标记)处形成并横向偏移(意指在图34的纸平面中在向下方向间隔开)的可以是第二自由磁化层3410B，其具有相应的第二覆盖/顶部电极(TE)层3412B。
仍然参照图34，在一方面，第一TE层3412A可通过第一启用字开关3420A耦合至位线/选择线BL/SL1X，其中描绘了示例BL/SL10和11。第一启用字开关3420A可由字线WL Y0来控制，其中描绘了示例WL10和WL20。在类似方面，第二TE层3412B可通过第二启用字开关3420B耦合至位线/选择线BL/SL2X，其中描绘了示例BL/SL20和21。第二启用字开关3420B可由字线WL Y1来控制，其中描绘了示例WL11和WL21。
继续参照图34，特别是三端子、多自由层MTJ存储器单元3450A，在两阶段读方面的第一阶段的一个示例中，操作BL/SL30耦合至接地，WL11处于将第二启用字开关3420B切换为断开的电平，而WL10处于将第一启用字开关3420A切换为导通的电平。结果是，读电流读_1从BL/SL10通过在共用固定层3406之上由共用阻挡层3408隔开的第一自由磁化层3410A形成的MTJ，通过共用AFM层3404，通过共用BE层3402到BL/SL30到接地。结果是，在一个方面，在BL/SL10上形成的感测电压可由感测放大器(图34中未示出)检测作为多位存储状态的最低有效位(例如，由图4A、11A、17A、23A和/或29处示出的各实施例生成的位1)。
仍然参照图34，特别是三端子、多自由层MTJ存储器单元3450A，在以上引用的两阶段读方面的第二阶段的一个示例中，BL/SL30从接地解耦(例如，浮动)，WL1切换为将第二启用字开关3420B切换为断开的电平，而WL10维持在第一启用字开关3420A为导通的电平。结果是，读电流读_2从BL/SL10通过共用固定层3406之上由共用阻挡层3408隔开的第一自由磁化层3410A形成的MTJ，进入共用固定层3406，跨过共用固定层3406(图34中向下)到与第二自由磁化层3410B对齐的区域(图34中向左)，随后上升(图34中向右)通过共用阻挡层3408，通过共用固定层3406之上共用阻挡层3408隔开的第二自由磁化层3410形成的MTJ(图34中向右)，到BL/SL20到接地。结果是，在一个方面，在BL/SL10上形成的感测电压可由感测放大器(图34中未示出)检测作为多位存储状态的下一最低有效位(例如，由图4A、11A、17A、23A和/或29处示出的各实施例生成的位2)。
继续参照图34，特别是三端子、多自由层MTJ存储器单元3450A，在一个写方面中，WL10将第一启用字的开关3420A切换为导通，而WL11将第二启用字开关3420B切换为断开。BL/SL10与BL/SL30之间的第一写通路因此被建立，该写通路包括第一TE层3412A、由共用固定层3406之上被共用阻挡层3408隔开的第一自由磁化层3410A形成的MTJ、共用AFM层3404以及共用BE层3402。源自写电流源(未示出)的写_1写电流在由第一自由磁化层3410A的期望状态(P或AP)确定的方向上通过第一写通路。在另一写方面中，WL10将第一启用字开关3420A切换为断开，而WL11将第二启用字开关3420B切换为导通。BL/SL20与BL/SL30之间的第二写通路因此被建立，该写通路包括第二TE层3412B、由共用固定层3406之上被共用阻挡层3408隔开的第二自由磁化层3410B形成的MTJ、共用AFM层3404以及共用BE层3402。写_2写电流在由第二自由磁化层3410B的期望状态(P或AP)确定的方向上通过第二写通路。
图35示出了根据各种示例性实施例的在底部或第一端子3502与顶部或第二端子3504之间的平行通路中具有至少两个自由磁化层的两端子、多自由层、多电平MTJ器件3500的一个示例。在一方面，第一端子3502可在可寻址的阵列内(图35中未示出)，耦合至位线/选择线BL/SL3。类似地，第二端子3504可例如，通过可由字线控制信号WL1控制的字线开关3518耦合至选择线/位线SL/BL1。
仍然参照图35，根据一个示例性实施例的两端子、多自由层、多电平MTJ器件3500可包括耦合至第一或底部端子3502的共用底部电极层3506、该共用底部电极层3506之上的共用AFM层3508、该共用AFM层3508之上的共用固定层3510、以及该共用固定层3510之上的共用阻挡层3512。分别位于共用阻挡层3512的第一和第二表面区域上的是单独、横向隔开的自由磁化层，诸如第一自由磁化层3514A和第二自由磁化层3514B。第一和第二自由磁化层3514A、3514B统称为“3514”，并且是可以是较大数目的单独、横向隔开的自由磁化层(未示出)的两个示例。
继续参照图35，在一方面，每个自由磁化层3514之上可以是对应的、单独覆盖/顶部电极层，例如自由磁化层3514A之上的覆盖/顶部电极层3516A以及自由磁化层3514B之上的覆盖/顶部电极层3516B。在进一步方面，顶部或第二端子3504可被配置为顶部互连以耦合覆盖/顶部电极层3516A、3516B(统称为“3516”)。
仍然参照图35，尽管横向隔开的、单独的第一和第二自由磁化层3514A和3514B在由共用阻挡层3512、共用固定层3510、AFM层3508以及共用底部电极层3506形成的同一叠层之上，但第一和第二自由磁化层3514A和3514B提供两个平行的隧道阻挡层，读电流能通过该隧道阻挡层从顶部端子3504流向底部端子3502。从顶部端子3504到底部端子3502的电阻将因此被建立为通过共用固定层3510、共用阻挡层3512和第一自由磁化层3514A的MTJ以及通过共用固定层3510、共用阻挡层3512和第二自由磁化层3514A的MTJ的并联电阻。图35解说了具有与共用固定层3510有关的AP磁化并且因此具有标记为“Rap”的电阻的第一自由磁化层3514A，以及具有与共用固定层3510有关的P磁化并且因此具有标记为“Rp”的电阻的第二自由磁化层3514B。
进一步地，如将参照图36A、36B和36C更为详细地描述的，即使未提供(如在图35的示例中)分开的电流开关以选择性地注入写电流通过选定的一些自由磁化层3514(在这一示例中为3514A、3514B)，在一方面，统计反馈收敛写能具有预定概率地获得处于P(或AP)状态中的自由磁化层3514的数目与自由磁化层3514的总数目的目标比率。因为Rp和Rap之间的不同可以是已知的，因此获得目标比率能获得从底部端子3502到顶部端子3504的目标两端子电阻。如将领会的，因为存在多个平行的自由磁化层3514，该两端子电阻可具有多个电阻等级。
参照以下表I，并假定“自由1”指示图35的自由磁化层3514A的电阻状态(Rp和Rap)，而“自由2”指示自由磁化层3514B的电阻状态，则所描绘的两个横向隔开的、单独的自由磁化层3514的安排能够建立该两端子电阻的三个值。
表I
多等级(2)双自由层结构
状态 自由1 自由2 电阻 如果TMR＝100％
00 Rp Rp Rp/2 Rp/2
01 Rp Rap ～(Rp//Rap) ～2Rp/3
01 Rap Rp ～(Rp//Rap) ～2Rp/3
11 Rap Rap ～Rp/2 ～Rp
图36A、36B和36C示出了在根据一个示例性实施例的统计反馈收敛写过程期间、分别处于示例第一、第二和第三组磁化状态的、根据一个示例性实施例的图35的示例两端子、多自由层、多电平MTJ器件3500。更为具体地，图36A示出了表IV状态“00”，图36B示出了状态“01”的可能性之一，而图36B示出了表IV状态“11”。将参照图49描述用于获得图36A、36B和36C的示例状态的一个示例统计反馈收敛过程。
图37示出了根据另一示例性实施例的两端子、多自由层、多电平MTJ器件3700的一个示例。参照图37，该两端子、多自由层MTJ器件3700可具有将底部或第一端子3702耦合至共用AFM层3708的共用底部电极层3706，以及置于或在共用AFM层3708上支承的共用固定层3710。在一方面，第一端子3702可在可寻址的阵列内(图37中未示出)，耦合至位线/选择线BL/SL3。该共用固定层3710在这一示例中支承两个柱3750A和3750B。柱3750A、3750B统称为“柱3750”。将理解，两个柱3750的数量是任意性示例，并且各实施例构想两个以上柱3750。在一方面，柱3750的每一个可以结构相同，并且出于避免复杂性但对于基本实施例并非是必须的，这些结构将被假定是相同的。
继续参照图37，在一方面，柱3750A按从底到顶顺序开始，可具有固定层3710顶部上的第一位置(示出但未显式标记)处支承的阻挡层3752A、阻挡层3752A上的自由磁化层3754A、以及将自由磁化层3754A耦合至顶部互连3704的覆盖/顶部电极层3756A。以类似方式，柱3750B按从底到顶的顺序开始，可具有共用固定层3710顶部上的与第一位置横向偏移的第二位置(示出但未显式标记)处支承的阻挡层3752B、阻挡层3752B上的自由磁化层3754B、以及将自由磁化层3754B耦合至顶部互连3704并因此耦合至柱3750A的自由磁化层3754A的覆盖/顶部电极层3756B。顶部互连3704可例如，通过例如由字线控制信号WL1控制的字线开关3770耦合至选择线/位线SL/BL1。图37解说了具有与共用固定层3510有关的AP磁化并且因此具有标记为“Rap”的电阻的第一自由磁化层3754A，以及具有与共用固定层3710有关的P磁化并且因此具有标记为“Rp”的电阻的第二自由磁化层3754B。图37因此示出了在底部端子3702与顶部互连3704之间的、自由磁化层3754A和3754B的组合能表示的三个可能电阻状态之一。假设自由磁化层3754A和3754B具有实质上相同的P和AP电阻值，将理解，尽管自由磁化层3754A和3754B的组合可以实际上具有四个可能磁化状态，但这些状态中的两个，即3754A在P状态而3754B在AP状态以及其相反状态的3754A在AP状态而3754B在P状态(图37中示出)展现了相同的电阻，并且因此彼此不可解析。
图38A、38B和38C示出了分别处于示例第一、第二和第三组磁化状态的图37的示例两端子、多柱、共用AFM层、共用底部电极层、多自由层MTJ结构以及在这些状态中的每一者处展现的电阻。将理解，图38B的状态被任意地示出自由磁化层3754A在AP状态而自由磁化层3754B在P状态的图37的状态，以及自由磁化层3754A在P状态而自由磁化层3754B在AP状态的相反状态，其可以是表示相同器件状态的另一物理状态。在三种状态(以及在使用两个以上柱3750时更大数目的状态)之间移动能根据各种示例性实施例由统计反馈收敛写过程来执行。各示例将参照图49更为详细地描述。
图39示出了一个示例多自由层、两端子、多电平MTJ器件3900，其具有共用底部电极层3906、以及置于该共用底部电极层3906上并在这一示例中支承两个柱3950A和3950B的共用AFM层3908，这两个柱3950A和3950B在操作中能形成从底部AFM层3908到顶部互连3904的两个平行电流通路，每个电流通路具有其自己的隧道阻挡。柱3950A、3950B统称为“柱3950”，并且将理解，除了两个柱3950外，各实施例构想了两个以上的柱3950。在一方面，柱3950A、3950B的每一个可以结构相同，并且出于避免复杂性但对于基本实施例并非是必须的，这些结构将被假定是相同的。
继续参照图39，在一方面，柱3950A可具有接触第一位置(示出但未显式标记)处的共用AFM层3908并在其上支承和放置的固定层3952A，按从底到顶顺序从固定层3952A的顶部开始，具有阻挡层3954A、自由磁化层3956A、以及可耦合至顶部互连3904的覆盖/顶部电极层3958A。同样，柱3950B可具有面对与第一位置偏移的第二位置(示出但未显式标记)处的共用AFM层3908并在其上支承的固定层3952B，并且按关于柱3950A相同的从底到顶顺序排列地，从固定层3952B的顶部开始，具有阻挡层3954B、自由磁化层3956B、以及可耦合至顶部互连3904的覆盖/顶部电极层3958B。底部或第一端子3902可耦合至共用底部电极层3906，并且在一方面，可在可寻址的阵列内(图37中未示出)耦合至位线/选择线BL/SL3。顶部互连3904可例如，通过例如由字线控制信号WL1控制的字线开关3970耦合至选择线/位线SL/BL1。
图40A、40B和40C示出了分别处于示例第一、第二和第三组磁化状态的图39的示例两端子、多柱、共用AFM层、共用底部电极层、多自由层MTJ结构以及在这些状态中的每一者处在第一端子3902与顶部互连3904之间展现的电阻。将理解，图40的状态被任意示出为自由磁化层3956A在AP状态而自由磁化层3954B在P状态的图39的状态，以及自由磁化层3956A在P状态而自由磁化层3754B在AP状态的相反状态，其可以是表示相同器件状态的另一物理状态。在图40A、40B和40C处示出的三种状态(以及在使用两个以上柱3950时更大数目的状态)之间移动能根据各种示例性实施例由统计反馈收敛写过程来执行。各示例将参照图49更为详细地描述。
图41示出了根据另一示例性实施例的一个示例多柱、共用底部电极层、多自由层、两端子、多电平MTJ器件4100。参照图41，在这一示例中，该多柱、共用底部电极层、多自由层、两端子、多电平MTJ器件4100包括支承两个柱4150A和4150B的共用底部电极层4102，这两个柱4150A和4150B在操作中能形成从公共底部电极层4102到顶部互连4170的两个平行电流通路，每个电流通路具有其自己的隧道阻挡。柱4150A、4150B统称为“柱4150”。将理解，在共用底部电极层4102与顶部互连4170之间平行延伸的柱4150的数量并不限于示例的两个。在一方面，柱4150A、4150B的每一个可以结构相同，并且出于避免复杂性但对于基本实施例并非是必须的，这些结构将被假定是相同的。
仍然参照图41，在一方面，柱4150A可具有AFM层4152A，其作为基底并在共用底部电极层4102上的第一位置(示出但未单独标记)支承，按从底到顶顺序从其AFM层4152A的顶部开始，具有固定层4154A、阻挡层4156A、自由磁化层4158A、以及耦合至顶部互连4170的覆盖/顶部电极层4160A。以类似方式，柱4150B可具有AFM层4152B作为基底并在该共用底部电极层4102上与第一位置横向偏移的第二位置(示出但未单独标记)处支承。柱4150B按从底到顶的顺序，从其AFM层4152B的顶部开始，可具有固定层4154B、阻挡层4156B、自由磁化层4158B和耦合至与柱4150A的覆盖/顶部电极层4160A耦合的相同顶部互连4170的覆盖/顶部电极层4160B。底部或第一端子4101可耦合至共用底部电极层4102，并且在一方面，可在可寻址的阵列内(图41中未示出)耦合至位线/选择线BL/SL3。顶部互连4170可例如，通过例如由字线控制信号WL1控制的字线开关4172耦合至选择线/位线SL/BL1。
图41的示例多柱、共用底部电极层、多自由层、两端子、多电平MTJ器件4100被示为自由磁化层4158A处于AP状态并且因此展现电阻Rap，而自由磁化层4158B处于P状态并且因此展现电阻Rap。第一端子4101与顶部互连4170之间的总电阻因此等于Rap和Rp的乘积除以其总和。将理解，磁化层4158A和磁化层4158B的反转AP和P状态将展现相同电阻。
图42A、42B和42C示出了分别处于示例第一、第二和第三组磁化状态的图41的示例两端子、多柱、共用AFM层、共用底部电极层、多自由层MTJ结构以及在这些状态中的每一者处展现的电阻。图42B的状态被任意性示出为自由磁化层4158A处于AP状态而自由磁化层4158B处于P状态的图41的状态。自由磁化层4158A和4158B分别处于P状态和AP状态的相反状态可以是表示同一器件状态的另一物理状态。在三种状态(以及在使用两个以上柱4150时更大数目的状态)之间移动能根据各种示例性实施例由统计反馈收敛写过程来执行。各示例将参照图49更为详细地描述。
图43示出了根据一个示例性实施例的一个示例多柱、多自由层、两端子、多电平MTJ器件4300。参照图43，该多柱、多自由层、两端子、多电平MTJ器件4300包括从底部互连4302平行延伸至顶部互连4304的多个(在这一示例中为两个)柱4350A、4350B(统称为“柱4350”)。在操作中，柱4350能形成从底部互连4302到顶部互连4304的平行(在这一示例中为两个)电流通路，每个电流通路具有其自身的隧道阻挡。将理解，在底部互连4302与顶部互连4304之间平行延伸的柱4304的数量并不限于示例的两个。在一方面，柱4350A、4350B的每一个可以结构相同，并且出于避免复杂性但对于基本实施例并非是必须的，这些结构将被假定是相同的。
继续参照图43，柱4350A按从底到顶的顺序，“底部”为耦合至底部互连4302的一端而“顶部”为耦合至顶部互连4304的一端、可具有底部电极层4352A、AFM层4354A、固定层4356A、阻挡层4358A、自由磁化层4360A、以及可被耦合至顶部互连4304的覆盖/顶部电极层4362A。柱4350B可同样按相同的从底到顶的顺序，具有底部电极层4352B、AFM层4354B、固定层4356B、阻挡层4358B、自由磁化层4360B和可耦合至顶部互连4304的覆盖/顶部电极层4362B。在一方面，底部互连4302可在可寻址的阵列内(图43中未示出)形成可耦合至位线/选择线BL/SL3的第一端子。顶部互连4170可例如，通过例如由字线控制信号WL1控制的字线开关4370耦合至选择线/位线SL/BL1。
图44A、44B和44C示出了在根据一个示例性实施例的统计反馈收敛写过程期间形成的、分别处于示例第一、第二和第三组磁化状态的图43的示例两端子、多柱器件。图44B的状态被任意性地示出为自由磁化层4360A处于AP状态而自由磁化层4360B处于P状态的图43的状态。自由磁化层4360A和4360B分别处于P状态和AP状态的相反状态可以是表示同一器件状态的另一物理状态。
图45A、45B、45C和45D示出了具有相应的写电流方向和所产生的电阻的、用于根据一个示例性实施例的一个两端子、多电平、多自由层、面内MTJ结构的一个示例的四组可能的自由层磁化状态。参照图45A，写电流写1被示为在自由层4502A切换(或者重复较早切换)到Rp状态的方向上通过(例如被注入)自由层4502A，并发地(或顺序地)，写电流写2在自由层4502B同样切换(或者重复较早切换)到该Rp状态的相同方向上通过(例如被注入)自由层4502B。如本领域普通技术人员从阅读本公开所知的，写1和写2电流的幅值和历时的选择是因应用而异的，其基于诸如但不限于MTJ结构的物理参数，以及根据各种示例性实施例，写1或写2将影响切换的期望概率。如将在以下更为详细地描述的，根据各种示例性实施例，期望概率可以不是100％。然而，本领域普通技术人员能通过将此类人员已知的一般MTJ技术应用于本公开来容易地确定写1和写2的电平和历时，并且因此，具体幅值和历时的进一步详细描述因此被省略。
参照图45B，为了不必反转自由磁化层4502B的磁化状态而将自由磁化层4502A的磁化状态反转到Rap状态，写1以足以切换该状态的幅值和历时被注入到与图45A示出的相反方向，而写2在足以切换其状态的电平之下。参照图45C，为了不必反转自由磁化层4502A的磁化状态而将自由磁化层4502B的磁化状态反转到Rap状态，写2以足以切换磁化层4502B的状态的幅值和历时被注入到与图45A示出的相反方向，而写1在足以切换自由磁化层4502A的状态的电平之下。参照图45D，为了将自由磁化层4502A和4502B的磁化状态反转到Rap状态，写1和写2以足以将磁化层4502A和4502B的状态切换至Rap状态的幅值和历时在与图45A处示出的其方向相反的方向上注入写1和写2(并发地或顺序地)。
图46A、46B、46C和46D示出了具有相应的写1和写2电流方向和所产生的电阻的、用于根据一个示例性实施例的一个两端子、多电平、多自由层、垂直MTJ结构的一个示例的四组可能的自由层磁化状态，其实质上如参照图45A-45D所描述的。
图47示出了根据一个示例性实施例的、采用图1的多端子、多自由层、相应的单独阻挡层MTJ结构100、结合有感测放大器4740、以及选择性地将第三或MTJ基础端子154耦合至位/切换线BL/SL3的第三端子开关FET4760的一个多电平MTJ存储单元4700。参照图47，将描述根据一实施例的一个示例存储过程，假定两位二进制数据“S2，S1”，其中“S1”是第一位位置而“S2”是第二位位置。根据一个方面，“S1”第一位可通过将WL1和BL/SL3切换至导通电平来写入，该导通电平进而将第一字线开关116A和第三端子开关FET4760切换至导通。写电流随后基于“S1”在根据S1的方向上通过第一自由磁化层110A，从而将第一自由磁化层110A切换(或者维持先前的切换)至P或AP状态之一。在类似方面中，“S2”第二位可通过将WL2和BL/SL3切换至导通电平来写入，该导通电平进而将第二字线开关116B和第三端子开关FET4760切换至导通，以便写电流在根据S2的方向上通过第二自由磁化层110B。这基于“S2”来将第二自由磁化层110B切换(或者维持先前切换)至P或AP状态之一。
仍然参照图47，为了读“S1”，WL1和BL/SL3能被切换至导通电平，该导通电平将第一字线开关116A和第三端子开关FET4760切换为导通，并且读电流能从SL/BL1通过第一自由磁化层110A。此举在SA4740的IN输入处建立了感测电压，该感测电压与Ref3进行比较。Ref3可被配置成在第一自由磁化层110A处于P状态时的感测电压与该自由磁化层处于AP状态时的感测电压之间的中点处。在进一步方面，为了读“S2”，WL1和WL2可被切换至导通电平，该导通电平将第一和第二字线开关116A和116B切换至导通，而BL/SL3被切换为断开，该断开将第三端子开关FET4760切换为断开。串联读电流读可随后从SL/BL1，通过第一自由磁化层110A，进入共用阻挡层108，横向通过共用阻挡层108，上升通过第二自由磁化层110B，通过覆盖/顶部电极层112B，通过第二字线开关116B以及到SL/BL2。此举在SA4740的IN输入处建立了串联感测电压，该串联感测电压与Ref1和2进行比较。Ref1可被配置成在假定第一自由磁化层110A处于Rp的情况下，第二自由磁化层110B处于Rp的第一实例所展现的串联感测电压与第二自由磁化层110B处于Rap的第二实例所展现的串联感测电压之间的中点处。Ref2可被配置成在假定第一自由磁化层110A处于Rap的情况下，第二自由磁化层110B处于Rp的第一实例所展现的串联感测电压与第二自由磁化层110B处于Rap的第二实例所展现的串联感测电压之间的中点处。
图48解说了其中可有利地采用本公开的一个或多个实施例的示例性无线通信系统4800。出于解说目的，图48示出了三个远程单元4820、4830和4850以及两个基站4840。将认识到，常规无线通信系统可具有多得多的远程单元和基站。远程单元4820、4830和4850包括以下将进一步讨论的作为本公开实施例的集成电路或其它半导体设备4825、4835和4855(包括片上电压调节器，如本文所讨论的)。图48示出了从基站4840到远程单元4820、4830、和4850的前向链路信号4880，以及从远程单元4820、4830、和4850到基站4840的反向链路信号4890。
在图48中，远程单元4820被示为移动电话，远程单元4830被示为便携式计算机，且远程单元4850被示为无线本地环形系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理(PDA))、导航设备(诸如启用GPS的设备)、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合中的任一者或其组合。尽管图48解说了根据本公开的教义的远程单元，但本公开并不限于这些所解说的示例性单元。本公开的各实施例可适于用在包括有源集成电路系统(包括存储器和用于测试和表征的片上电路系统)的任何设备中。
图49是根据各种示例性实施例的用于两端子、多自由层、多电平MTJ器件的一个示例统计、反馈收敛写4900的流程图。为了解说概念，将参照图35的示例两端子、多自由层、多电平MTJ器件3500来描述根据图49的示例4900的过程。如将理解的，这仅是出于示例的目的，并且无意作为对可实践的各种示例性实施例的范围的任何限制。
如将由本领域普通技术人员从本公开中理解的，图49的示例统计反馈收敛写4900是迭代的，并且完成编程所需的环路或迭代的确切数目可能是未知的。因此，根据各种实施例对两端子、多自由层、多电平MTJ器件进行编程可被替换性地称为，例如“迭代编程”、“概率性编程”。
现在参照图49，示例统计反馈收敛写4900可从初始状态4902开始。该初始状态4902可以是例如，图35中的自由磁化层的任意磁化状态。在一个方面，该初始状态包括或假定将PC超时计数器(未示出)重置为零。在4904，接收要写的值，于是该过程前进至4906以读图35的设备的两端子电阻。4906处的读可通过例如，读电流源(未示出)将读电流注入通过图35的设备并随后将所得电压与对应于目标电阻的目标电压进行比较来提供。
继续参照图49，在4906处的读之后，该示例统计反馈收敛写4900前进至空退出判决框4908，其将4906处的读与空差值准则或其它给定准则比较，以下描述其示例。如果空退出判决框4908指示“是”，则该过程通过前进至写完成框4910并随后返回至初始状态4902而终止。在一个方面，由空退出判决框4908应用的空差值准则可以是图35的设备处于目标电阻状态。在另一方面，空差值准则可被定义为电阻状态在目标电阻状态的给定距离内。如将理解的，进入空退出判决框4908的第一实例处的“是”的一种情形可以是图35的设备处于表示要写入该数据的状态。
继续参照图49，如果空退出判决框4908指示“否”，则示例统计反馈收敛写4900可前进至超时退出判决框4912，其中超时计数器值(未示出)与给定超时进行比较。如果超时退出判决框4912指示“是”，则该过程通过前进至写完成框4910并返回至初始状态4902而终止。
仍然参照图49，如果超时退出判决框4912指示“否”，则该过程前进至4914以应用或注入第一或者另一合适的编程电流脉冲(如果当前环路是重复环路)，并随后前进至4916并递增计数器，以及重复所描绘的和上述环路直至在判决框4908和4912之一处检测到终止状态。
结合本文中公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
因此，本发明的一实施例可包括实施用于实现的方法的计算机可读介质。因此，本发明并不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本发明的实施例中。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理人员。结果产生的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后用在上文描述的设备中。
尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (61)

1.一种多自由层磁性隧道结(MTJ)单元，包括：
底部电极层；
所述底部电极层上的反铁磁(AFM)层；
所述反铁磁层上的固定磁化层；
所述固定磁化层上的阻挡层；
所述阻挡层的第一区域上的第一自由磁化层；
所述阻挡层的与所述第一区域横向偏移的第二区域上的第二自由磁化层；
耦合至所述第一自由磁化层的第一顶部电极和耦合至所述第二自由磁化层的第二顶部电极；
第一电流开关，用于将所述第一顶部电极可切换地耦合至第一MTJ读/写端子；
第二电流开关，用于将所述第二顶部电极可切换地耦合至第二MTJ读/写端子；以及
耦合至所述底部电极层的第三MTJ读/写端子。
2.如权利要求1所述的多自由层MTJ单元，其特征在于，进一步包括：
耦合至所述第一电流开关、所述第二电流开关的读电流控制开关，被配置成将所述第一电流开关和所述第二电流开关切换至读模式，其中所述读模式将所述第一顶部电极耦合至所述第一MTJ读/写端子，以及并发地将所述第二顶部电极耦合至所述第二MTJ读/写端子。
3.如权利要求2所述的多自由层MTJ单元，其特征在于，被配置成在所述读模式中在所述第一MTJ读/写端子与所述第二MTJ读/写端子之间建立读电流通路，其中所述读电流通路包括与所述第二自由磁化层串联的第一自由磁化层。
4.如权利要求3所述的多自由层MTJ单元，其特征在于，所述读电流通路进一步包括所述固定磁化层，所述固定磁化层在所述第一区域之下与所述阻挡层的界面和所述固定磁化层在所述第二区域之下与所述阻挡层的界面之间。
5.如权利要求3所述的多自由层MTJ单元，其特征在于，进一步包括：所述第一MTJ读/写端子与第一位/选择线的耦合以及所述第二MTJ读/写端子与第二位/选择线的耦合，其中在所述读模式期间，响应于所述第一位/选择线和所述第二位/选择线之一上的读电压，以及所述第一位/选择线和所述第二位/选择线中的另一者上的电流阱，读电流流经所述第一位/选择线和所述第二位/选择线之一与所述第一位/选择线和所述第二位/选择线中的另一者之间的所述读电流通路。
6.如权利要求1所述的多自由层MTJ单元，其特征在于，所述第一电流开关包括具有栅极的第一场效应晶体管(FET)，而所述第二电流开关包括具有栅极的第二FET，
其中响应于并发在所述第一FET的所述栅极和所述第二FET的所述栅极上的导通电压，在所述第一MTJ读/写端子与所述第二MTJ读/写端子之间建立第一模式读通路，所述第一模式读通路包括与所述第二自由磁化层串联的所述第一自由磁化层，以及
其中响应于与所述第二FET的所述栅极上的断开电压并发的所述第一FET的所述栅极上的导通电压，在所述第一MTJ读/写端子与所述第三MTJ读/写端子之间建立第二模式读通路，所述第二模式读通路包括所述第一自由磁化层并且不包括所述第二自由磁化层。
7.如权利要求1所述的多自由层MTJ单元，其特征在于，所述第一电流开关包括具有栅极的第一场效应晶体管(FET)，而所述第二电流开关包括具有栅极的第二FET，其中所述多自由层MTJ单元进一步包括：
所述第一MTJ读/写端子与第一位/选择线的耦合以及所述第二MTJ读/写端子与第二位/选择线的耦合；以及
所述第一FET的所述栅极与第一字线的耦合以及所述第二FET的所述栅极与第二字线的耦合，
其中响应于所述第一字线和所述第二字线的第一状态，所述第一FET为导通且所述第二FET为导通，由此在所述第一MTJ读/写端子以及所述第二MTJ读/写端子之间建立第一模式读通路，以及
其中响应于所述第一字线和所述第二字线的第二状态，所述第一FET为导通而所述第二FET为断开，由此在所述第一MTJ读/写端子以及所述第三MTJ读/写端子之间建立第二模式读通路。
8.如权利要求7所述的多自由层MTJ单元，其特征在于，所述第一模式读通路包括与所述第二自由磁化层串联的所述第一自由磁化层，并且其中所述第二模式读通路不包括所述第二自由磁化层。
9.如权利要求8所述的多自由层MTJ单元，其特征在于，所述第一模式读通路进一步包括所述第一电流开关、所述第一区域处的所述阻挡层、在所述第一区域之下与所述阻挡层的界面和所述固定磁化层在所述第二区域之下与所述阻挡层的界面之间的固定磁化层、所述第二区域处的所述阻挡层、以及所述第二电流开关，并且其中所述第二模式读通路进一步包括所述第一电流开关、所述第一面积处的所述阻挡层、所述固定磁化层、所述AFM层以及所述底部电极层。
10.如权利要求8所述的多自由层MTJ单元，其特征在于，在所述第一字线和所述第二字线的所述第一状态期间，响应于所述第一位/选择线和所述第二位/选择线之一上的读电压，以及所述第一位/选择线和所述第二位/选择线中的另一者上的电流阱，第一读电流流经所述第一位/选择线和所述第二位/选择线之一与所述第一位/选择线和所述第二位/选择线中的另一者之间的第一模式读电流通路。
11.如权利要求10所述的多自由层MTJ单元，其特征在于，进一步包括所述第三MTJ读/写端子与第三位/选择线的耦合，其中在所述第一字线和所述第二字线的所述第二状态期间，响应于所述第一位/选择线和所述第三位/选择线之一上的读电压，以及所述第一位/选择线和所述第三位/选择线中的另一者上的电流阱，第二读电流流经所述第一位/选择线和所述第三位/选择线之一与所述第一位/选择线和所述第三位/选择线中的另一者之间的第二模式读通路。
12.如权利要求1所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
13.如权利要求1所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
14.一种多自由层磁性隧道结(MTJ)单元，包括：
底部电极层；
所述底部电极层上的反铁磁(AFM)层；
所述AFM层上的固定磁化层；
在所述固定磁化层的第一区域上支承的第一柱，所述第一柱具有在所述固定磁化层的所述第一区域上形成基底的第一阻挡层、所述第一阻挡层上的第一自由磁化层、以及耦合至所述第一自由磁化层的第一MTJ端子；
在所述固定磁化层的与所述第一区域横向偏移的第二区域上支承的第二柱，所述第二柱具有形成在固定磁化层的所述第二区域上支承的基底的第二阻挡层、所述第二阻挡层上的第二自由磁化层、所述第二自由磁化层上的第二覆盖层、以及耦合至所述第二覆盖层的第二MTJ端子；以及
耦合至所述底部电极层的第三MTJ端子。
15.如权利要求14所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
16.如权利要求14所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
17.一种多自由层磁性隧道结(MTJ)单元，包括：
底部电极层；
所述底部电极层上的反铁磁(AFM)层；
在所述AFM层的第一区域上支承的第一柱，所述第一柱具有在所述AFM层上形成基底的第一固定层、所述第一固定层上的第一阻挡层、所述第一阻挡层上的第一自由磁化层、所述第一自由磁化层上的第一覆盖层、以及耦合至所述第一覆盖层的第一MTJ端子；
在所述AFM层的与所述第一区域横向偏移的第二区域上支承的第二柱，所述第二柱具有形成在所述AFM层的所述第二区域上支承的基底的第二固定层、所述第二固定层上的第二阻挡层、所述第二阻挡层上的第二自由磁化层、所述第二自由磁化层上支承的第二覆盖层、以及耦合至所述第二覆盖层的第二MTJ端子；以及
耦合至所述底部电极层的第三MTJ端子。
18.如权利要求17所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
19.如权利要求17所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
20.一种多自由层磁性隧道结(MTJ)单元，包括：
底部电极层；
在所述底部电极层的第一区域上支承的第一柱，所述第一柱具有在所述底部电极层上形成基底的第一反铁磁(AFM)层、所述第一AFM层上的第一固定层、所述第一固定层上的第一阻挡层、所述第一阻挡层上的第一自由磁化层、所述第一自由磁化层上支承的第一覆盖层、以及耦合至所述第一覆盖层的第一MTJ端子；
在所述底部电极层的与所述第一区域横向偏移的第二区域上支承的第二柱，所述第二柱具有形成在所述底部电极层的所述第二区域上支承的基底的第二AFM层、所述第二AFM层上的第二固定层、所述第二固定层上的第二阻挡层、所述第二阻挡层上的第二自由磁化层、所述第二自由磁化层上的第二覆盖层、以及耦合至所述第二覆盖层的第二MTJ端子；以及
耦合至所述底部电极层的第三MTJ端子。
21.如权利要求20所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
22.如权利要求20所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
23.一种多自由层磁性隧道结(MTJ)单元，包括：
第一柱，其具有第一底部电极层、所述第一底部电极层上的第一反铁磁(AFM)层、所述第一AFM层上的第一固定层、所述第一固定层上的第一阻挡层、所述第一阻挡层上的第一自由磁化层、所述第一自由磁化层上的第一覆盖层、以及耦合至所述第一覆盖层的第一MTJ端子；
第二柱，其具有第二底部电极层、所述第二底部电极层上的第二AFM层、所述第二AFM层上的第二固定层、所述第二固定层上的第二阻挡层、所述第二阻挡层上的第二自由磁化层、所述第二自由磁化层上的第二覆盖层、以及耦合至所述第二覆盖层的第二MTJ端子；以及
耦合至所述第一底部电极层以及耦合至所述第二底部电极层的第三MTJ端子。
24.如权利要求23所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
25.如权利要求23所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
26.一种用于磁性隧道结(MTJ)存储器的方法，包括：
从第一MTJ端子和基MTJ端子之一向所述第一MTJ端子和所述基MTJ端子中的另一者注入第一写电流，所述第一写电流通过第一自由磁化层；以及
从第二MTJ端子和所述基MTJ端子之一向所述第二MTJ端子和所述基MTJ端子中的另一者注入第二写电流，所述第二写电流通过第二自由磁化层。
27.如权利要求26所述的方法，其特征在于，进一步包括：
检测所述第一自由磁化层的电阻；以及
检测与所述第二自由磁化层串联的所述第一自由磁化层的电串联电阻。
28.如权利要求27所述的方法，其特征在于，进一步包括：基于所述检测所述第一自由磁化层的所述电阻的结果以及所述检测与所述第二自由磁化层串联的所述第一自由磁化层的所述串联电阻的结果来检测所述第二自由磁化层的电阻。
29.如权利要求27所述的方法，其特征在于，检测所述第一自由磁化层的所述电阻包括从所述第一MTJ端子和所述基MTJ端子之一向耦合至所述第一MTJ端子和所述基MTJ端子中的另一者的电流阱注入第一读电流，所述第一读电流通过所述第一自由磁化层，以及
其中检测与所述第二自由磁化层串联的所述第一自由磁化层的所述串联电阻包括从所述第一MTJ端子和所述第二MTJ端子之一向耦合至所述第一MTJ端子和所述第二MTJ端子中的另一者的电流阱注入第二读电流，所述第二读电流通过所述第一自由磁化层以及通过所述第二自由磁化层。
30.如权利要求29所述的方法，其特征在于，进一步包括：基于所述检测所述第一自由磁化层的所述电阻的结果以及所述检测与所述第二自由磁化层串联的所述第一自由磁化层的所述串联电阻的结果来检测所述第二自由磁化层的电阻。
31.如权利要求26所述的方法，其特征在于，进一步包括用于磁性隧道结(MTJ)存储器的方法，其中所述第一写电流进一步通过阻挡层的第一区域、固定磁化层的第一区域、以及耦合至所述基MTJ端子的反铁磁层的第一区域；以及
其中所述第二写电流进一步通过所述阻挡层的第二区域、所述固定磁化层的第二区域、以及耦合至所述基MTJ端子的所述反铁磁层的第二区域。
32.如权利要求26所述的方法，其特征在于，进一步包括：
通过将第一读电流注入到所述第一MTJ端子和所述基MTJ端子之一、通过所述第一自由磁化层到耦合至所述第一MTJ端子和所述基MTJ端子中的另一者的电流阱以生成指示所述第一自由磁化层的电阻状态的第一感测电压，来检测所述第一自由磁化层的所述电阻状态；以及
通过将第二读电流注入到所述第一MTJ端子和所述第二MTJ端子之一、通过所述第一自由磁化层以及通过所述第二自由磁化层、到耦合至所述第一MTJ端子和所述第二MTJ端子中的另一者的电流阱以生成指示与所述第二自由磁化层的电阻状态串联的所述第一自由磁化层的所述电阻状态的第二感测电压，来检测与所述第二自由磁化层串联的所述第一自由磁化层的串联电阻。
33.如权利要求32所述的方法，其特征在于，所述第二读电流进一步流经所述阻挡层的所述第一区域，进入所述固定磁化层的所述第一区域和所述第二区域之一，流出所述固定磁化层的所述第一区域和所述第二区域中的另一者，以及通过所述阻挡层的所述第二区域。
34.一种用于多位数据的磁性隧道结(MTJ)存储器存储的方法，包括：
通过基于所述第一位，从第一MTJ端子和基MTJ端子之一向所述第一MTJ端子和所述基MTJ端子中的另一者注入第一写电流来存储第一位，所述第一写电流流经第一自由磁化层以将所述第一自由磁化层置于指示所述第一位的状态；以及
通过基于所述第二位，从第二MTJ端子和所述基MTJ端子之一向所述第二MTJ端子和所述基MTJ端子中的另一者注入第二写电流来存储第二位，所述第二写电流流经第二自由磁化层以将所述第二自由磁化层置于指示所述第二位的状态。
35.如权利要求34所述的方法，其特征在于，进一步包括读取所述第一位，其中读取所述第一位包括：
通过从所述第一MTJ端子和所述基MTJ端子之一向耦合至所述第一MTJ端子和所述基MTJ端子中的另一者的电流阱注入第一读电流来形成指示所述第一自由磁化层的磁化状态的第一位感测电压，所述第一读电流流经所述第一自由磁化层；以及
通过将形成所述第一位感测电压的结果与第一位阈值进行比较来检测所述第一位。
36.如权利要求35所述的方法，其特征在于，进一步包括读取所述第二位，其中读取所述第二位包括：
通过从所述第一MTJ端子和所述第二MTJ端子之一向耦合至所述第一MTJ端子和所述第二MTJ端子中的另一者的电流阱注入第二读电流来形成指示所述第一自由磁化层的磁化状态和所述第二自由磁化层的磁化状态的组合的第二位感测电压，所述第二读电流通过所述第一自由磁化层以及通过所述第二自由磁化层；
通过将形成所述第二位感测电压的结果与第二位阈值进行比较来检测所述第二位。
37.一种多自由层磁性隧道结(MTJ)单元，包括：
底部电极层；
所述底部电极层上的固定磁化层；
所述固定磁化层上的阻挡层；
所述阻挡层的第一区域上的第一自由磁化层、所述第一自由磁化层上的第一覆盖层、以及耦合至所述第一覆盖层的第一MTJ端子；
所述阻挡层的与所述第一区域横向偏移的第二区域上的第二自由磁化层、所述第二自由磁化层上的第二覆盖层、以及耦合至所述覆盖层的第二MTJ端子；
耦合至所述第一底部电极层以及耦合至所述第二底部电极层的第三MTJ端子。
38.如权利要求37所述的多自由层MTJ单元，其特征在于，进一步包括第一电流开关，用于选择性地将所述第一MTJ端子耦合至读电流源，以及第二电流开关，用于选择性地将所述第二MTJ端子耦合至所述读电流源，以及控制开关信号源，用于生成用于控制所述第一电流开关和所述第二电流开关的控制信号。
39.如权利要求38所述的多自由层MTJ单元，其特征在于，进一步包括耦合至所述底部电极层的第三MTJ端子，以及选择性地将所述第三MTJ端子耦合至电流阱的第三电流开关。
40.如权利要求39所述的多自由层MTJ单元，其特征在于，所述控制开关信号源生成第一读模式以将所述第一电流开关、所述第二电流开关以及所述第三电流开关切换至第一状态，所述第一状态建立包括所述第一自由磁化层的读电流通路，并发地不建立包括所述第二自由磁化层的读电流通路。
41.如权利要求40所述的多自由层MTJ单元，其特征在于，所述控制开关信号源生成第二读模式以将所述第一电流开关、所述第二电流开关以及所述第三电流开关切换至第二状态，所述第二状态建立包括所述第一自由磁化层的读电流通路，所述固定磁化层在与所述固定磁化层和所述第二自由磁化层的延伸平面平行的方向上。
42.如权利要求39所述的多自由层MTJ单元，其特征在于，所述控制开关信号源生成第一读模式以将所述第一电流开关切换为导通、将所述第二电流开关切换为断开以及将所述第三电流开关切换为导通，以形成从所述第一MTJ端子、通过所述第一自由磁化层、所述阻挡层、所述固定磁化层、所述底部电极层以及所述第三MTJ端子到电流阱的电流通路。
43.如权利要求42所述的多自由层MTJ单元，其特征在于，所述开关控制信号源生成第二读模式以将所述第一电流开关切换为导通、将所述第二电流开关切换为导通以及将所述第三电流开关切换为断开，以形成从所述第一MTJ端子、通过所述第一自由磁化层、所述阻挡层、在所述固定磁化层内、再次通过所述阻挡层、通过所述第二自由磁化层以及通过所述第二MTJ端子的电流通路。
44.如权利要求37所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
45.如权利要求37所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
46.一种多自由层磁性隧道结(MTJ)单元，包括：
底部电极层；
所述底部电极层上的固定磁化层；
在所述固定磁化层的第一区域上支承的第一柱，所述第一柱具有在所述固定磁化层的所述第一区域上形成第一基底的第一阻挡层、所述第一阻挡层上的第一自由磁化层、耦合至所述第一自由磁化层的第一覆盖层、以及耦合至所述第一覆盖层的第一MTJ端子；
在所述固定磁化层的与所述第一区域横向偏移的第二区域上支承的第二柱，所述第二柱具有在固定磁化层的所述第二区域上形成基底的第二阻挡层、所述第二阻挡层上的第二自由磁化层、所述第二自由磁化层上的第二覆盖层、以及耦合至所述第二覆盖层的第二MTJ端子；
耦合至所述第一底部电极层以及耦合至所述第二底部电极层的第三MTJ端子。
47.如权利要求46所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
48.如权利要求46所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
49.一种多自由层磁性隧道结(MTJ)单元，包括：
底部电极层；
在所述底部电极层的第一区域上支承的第一柱，所述第一柱具有在所述底部电极层上形成第一基底的第一固定层、所述第一固定层上的第一阻挡层、所述第一阻挡层上的第一自由磁化层、所述第一自由磁化层上的第一覆盖层、以及耦合至所述第一覆盖层的第一MTJ端子；
在所述底部电极层的与所述第一区域横向偏移的第二区域上支承的第二柱，所述第二柱具有在所述底部电极层的所述第二区域上形成第二基底的第二固定层、所述第二固定层上的第二阻挡层、所述第二阻挡层上的第二自由磁化层、所述第二自由磁化层上支承的第二覆盖层、以及耦合至所述第二覆盖层的第二MTJ端子；以及
耦合至所述第一底部电极层以及耦合至所述第二底部电极层的第三MTJ端子。
50.如权利要求49所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
51.如权利要求49所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
52.一种多自由层磁性隧道结(MTJ)单元，包括：
第一柱，其具有第一底部电极层、所述第一底部电极层上的第一固定层、所述第一固定层上的第一阻挡层、所述第一阻挡层上的第一自由磁化层、所述第一自由磁化层上的第一覆盖层、以及耦合至所述第一覆盖层的第一MTJ端子；
第二柱，其具有第二底部电极层、所述第二底部电极层上的第二固定层、所述第二固定层上的第二阻挡层、所述第二阻挡层上的第二自由磁化层、所述第二自由磁化层上的第二覆盖层、以及耦合至所述第二覆盖层的第二MTJ端子；以及
耦合至所述第一底部电极层以及耦合至所述第二底部电极层的第三MTJ端子。
53.如权利要求52所述的多自由层MTJ单元，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
54.如权利要求52所述的多自由层MTJ单元，其特征在于，进一步包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
55.一种用于磁性隧道结(MTJ)存储器的设备，包括：
用于从第一MTJ端子和基MTJ端子之一向所述第一MTJ端子和所述基MTJ端子中的另一者注入第一写电流的装置，所述第一写电流通过第一自由磁化层；以及
用于从第二MTJ端子和所述基MTJ端子之一向所述第二MTJ端子和所述基MTJ端子中的另一者注入第二写电流的装置，所述第二写电流通过第二自由磁化层。
56.如权利要求55所述的设备，其特征在于，进一步包括：
用于检测所述第一自由磁化层的电阻的装置；以及
用于检测与所述第二自由磁化层串联的所述第一自由磁化层的电串联电阻的装置。
57.如权利要求56所述的设备，其特征在于，进一步包括：用于基于所述检测所述第一自由磁化层的所述电阻的结果以及所述检测与所述第二自由磁化层串联的所述第一自由磁化层的所述串联电阻的结果来检测所述第二自由磁化层的电阻的装置。
58.如权利要求55所述的设备，其特征在于，所述多自由层MTJ单元集成在至少一个半导体管芯中。
59.如权利要求55所述的设备，其特征在于，还包括所述多自由层MTJ单元集成于其中的设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机的组。
60.一种用于磁性隧道结(MTJ)存储器的方法，包括：
从第一MTJ端子和基MTJ端子之一向所述第一MTJ端子和所述基MTJ端子中的另一者注入第一写电流的步骤，所述第一写电流通过第一自由磁化层；以及
从第二MTJ端子和所述基MTJ端子之一向所述第二MTJ端子和所述基MTJ端子中的另一者注入第二写电流的步骤，所述第二写电流通过第二自由磁化层。
61.如权利要求60所述的方法，其特征在于，进一步包括：
检测所述第一自由磁化层的电阻的步骤；以及
检测与所述第二自由磁化层串联的所述第一自由磁化层的电串联电阻的步骤。
CN201380008077.7A 2012-02-07 2013-02-07 具有并发和差分感测的多自由层mtj和多端子读电路 Expired - Fee Related CN104094353B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261595815P 2012-02-07 2012-02-07
US61/595,815 2012-02-07
US13/586,934 US8804413B2 (en) 2012-02-07 2012-08-16 Multi-free layer MTJ and multi-terminal read circuit with concurrent and differential sensing
US13/586,934 2012-08-16
PCT/US2013/025191 WO2013119846A2 (en) 2012-02-07 2013-02-07 Multi-free layer mtj and multi-terminal read circuit with concurrent and differential sensing

Publications (2)

Publication Number Publication Date
CN104094353A true CN104094353A (zh) 2014-10-08
CN104094353B CN104094353B (zh) 2017-03-08

Family

ID=48902762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380008077.7A Expired - Fee Related CN104094353B (zh) 2012-02-07 2013-02-07 具有并发和差分感测的多自由层mtj和多端子读电路

Country Status (5)

Country Link
US (1) US8804413B2 (zh)
EP (2) EP3200190A1 (zh)
JP (1) JP5753956B2 (zh)
CN (1) CN104094353B (zh)
WO (1) WO2013119846A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895799A (zh) * 2016-03-30 2016-08-24 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备
CN108109668A (zh) * 2017-11-28 2018-06-01 中电海康集团有限公司 一种磁存储器的测试方法、装置、存储介质及电子装置
CN112863565A (zh) * 2019-11-27 2021-05-28 浙江驰拓科技有限公司 基于自旋轨道矩的差分存储单元及其制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US9064589B2 (en) * 2011-11-09 2015-06-23 Qualcomm Incorporated Three port MTJ structure and integration
US8957487B2 (en) 2012-01-04 2015-02-17 Industrial Technology Research Institute Tunneling magneto-resistor reference unit and magnetic field sensing circuit using the same
US10096767B2 (en) * 2013-03-09 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated magnetoresistive tunnel junction structure
US9524765B2 (en) 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US9570509B2 (en) 2015-01-29 2017-02-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) device array
US9437272B1 (en) 2015-03-11 2016-09-06 Qualcomm Incorporated Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays
KR102469834B1 (ko) 2015-06-26 2022-11-23 타호 리서치 리미티드 필라멘트 전도 경로를 가진 수직 자기 메모리
KR102384258B1 (ko) * 2015-06-26 2022-04-07 인텔 코포레이션 감소된 스위칭 전류를 갖는 수직 자기 메모리
CN106898693A (zh) * 2015-12-21 2017-06-27 Imec 非营利协会 自旋转矩多栅极器件
JP6271654B1 (ja) * 2016-08-05 2018-01-31 株式会社東芝 不揮発性メモリ
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
EP3435378A1 (en) * 2017-07-27 2019-01-30 Universität Zürich Differential memristive circuit
EP3506359A1 (en) * 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
US10868237B2 (en) 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11152425B2 (en) 2019-10-29 2021-10-19 Western Digital Technologies, Inc. Cross-point spin-transfer torque magnetoresistive memory array and method of making the same
US12041787B2 (en) 2019-05-02 2024-07-16 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
CN117425390A (zh) * 2020-04-16 2024-01-19 联华电子股份有限公司 半导体元件及其制作方法
EP4207200A4 (en) * 2020-08-31 2023-12-13 Huawei Technologies Co., Ltd. STORAGE
CN112164412A (zh) * 2020-09-03 2021-01-01 杭州电子科技大学 一种基于多尺度磁性隧道结的多比特忆阻器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986925A (en) * 1998-04-07 1999-11-16 Motorola, Inc. Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method
US20020154540A1 (en) * 2001-04-20 2002-10-24 Yoshinobu Sekiguchi Magnetic memory
US20040257868A1 (en) * 2003-06-18 2004-12-23 Taiwan Semiconductor Manufacturing Co. Magnetic ram cell device and array architecture
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
JP2007095765A (ja) * 2005-09-27 2007-04-12 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788502B1 (en) 1999-09-02 2004-09-07 International Business Machines Corporation Co-Fe supermalloy free layer for magnetic tunnel junction heads
US6498747B1 (en) * 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
US6600184B1 (en) * 2002-03-25 2003-07-29 International Business Machines Corporation System and method for improving magnetic tunnel junction sensor magnetoresistance
WO2004006335A1 (ja) 2002-07-09 2004-01-15 Nec Corporation 磁気ランダムアクセスメモリ
US6914808B2 (en) * 2002-12-27 2005-07-05 Kabushiki Kaisha Toshiba Magnetoresistive random access memory device
US20070064351A1 (en) 2005-09-13 2007-03-22 Wang Shan X Spin filter junction and method of fabricating the same
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US8238143B2 (en) 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986925A (en) * 1998-04-07 1999-11-16 Motorola, Inc. Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method
US20020154540A1 (en) * 2001-04-20 2002-10-24 Yoshinobu Sekiguchi Magnetic memory
US20040257868A1 (en) * 2003-06-18 2004-12-23 Taiwan Semiconductor Manufacturing Co. Magnetic ram cell device and array architecture
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
JP2007095765A (ja) * 2005-09-27 2007-04-12 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895799A (zh) * 2016-03-30 2016-08-24 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备
CN105895799B (zh) * 2016-03-30 2018-08-31 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备
CN108109668A (zh) * 2017-11-28 2018-06-01 中电海康集团有限公司 一种磁存储器的测试方法、装置、存储介质及电子装置
CN108109668B (zh) * 2017-11-28 2020-12-11 中电海康集团有限公司 一种磁存储器的测试方法、装置、存储介质及电子装置
CN112863565A (zh) * 2019-11-27 2021-05-28 浙江驰拓科技有限公司 基于自旋轨道矩的差分存储单元及其制备方法
CN112863565B (zh) * 2019-11-27 2022-08-23 浙江驰拓科技有限公司 基于自旋轨道矩的差分存储单元及其制备方法

Also Published As

Publication number Publication date
WO2013119846A3 (en) 2013-12-05
JP5753956B2 (ja) 2015-07-22
US20130201757A1 (en) 2013-08-08
WO2013119846A2 (en) 2013-08-15
CN104094353B (zh) 2017-03-08
JP2015513166A (ja) 2015-04-30
EP2820651A2 (en) 2015-01-07
US8804413B2 (en) 2014-08-12
EP3200190A1 (en) 2017-08-02

Similar Documents

Publication Publication Date Title
CN104094353A (zh) 具有并发和差分感测的多自由层mtj和多端子读电路
KR101487062B1 (ko) 동일 극성 전류를 이용하여 기록을 가능하게 하는 상대적으로 반전된 자기 터널 접합 엘리먼트들을 갖는 차동 ｍｒａｍ 구조물
US9679663B2 (en) OTP cell with reversed MTJ connection
US9165631B2 (en) OTP scheme with multiple magnetic tunnel junction devices in a cell
CN107004441B (zh) 基于磁性隧道结电阻比较的物理不可克隆功能
CN105264607B (zh) 使用参考单元和共同感测路径来读取存储器单元
Kang et al. Yield and reliability improvement techniques for emerging nonvolatile STT-MRAM
US10897364B2 (en) Physically unclonable function implemented with spin orbit coupling based magnetic memory
JP5340420B2 (ja) 磁気ランダムアクセスメモリ（ｍｒａｍ）のインサイチュ抵抗測定法
US20130028010A1 (en) Fast MTJ Switching Write Circuit For MRAM Array
Kang et al. A low-cost built-in error correction circuit design for STT-MRAM reliability improvement
KR20170058916A (ko) 변형 보조형 스핀 토크 스위칭 스핀 전달 토크 메모리
CN105229741A (zh) Mtj自旋霍尔mram位单元以及阵列
US10192618B2 (en) Nonvolatile memory device and operating method thereof
Kang et al. DFSTT-MRAM: Dual functional STT-MRAM cell structure for reliability enhancement and 3-D MLC functionality
CN102456393B (zh) 磁存储元件的场辅助切换
Wang et al. Novel radiation hardening read/write circuits using feedback connections for spin–orbit torque magnetic random access memory
Jacob et al. A Nonvolatile Compute-in-Memory Macro Using Voltage-Controlled MRAM and In Situ Magnetic-to-Digital Converter
US9324768B1 (en) System and method of shared bit line MRAM
Wu et al. Probabilistically Programmed STT-MRAM
Appeltans et al. A smaller, faster, and more energy-efficient complementary stt-mram cell uses three transistors and a ground grid: More is actually less
Maciel et al. Reliability analysis of NAND-like spintronic memory
CN107342102B (zh) 一种具有搜索功能的mram芯片及搜索方法
Puliafito et al. Impact of scaling on physical unclonable function based on spin–orbit torque
Chowdhury et al. On Gate Flip Errors in Computing-In-Memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170308

Termination date: 20190207

CF01 Termination of patent right due to non-payment of annual fee