CN104080270A - 用于电路板的分离垫 - Google Patents
用于电路板的分离垫 Download PDFInfo
- Publication number
- CN104080270A CN104080270A CN201310209342.XA CN201310209342A CN104080270A CN 104080270 A CN104080270 A CN 104080270A CN 201310209342 A CN201310209342 A CN 201310209342A CN 104080270 A CN104080270 A CN 104080270A
- Authority
- CN
- China
- Prior art keywords
- pad portion
- pad
- touch pad
- layer
- ground floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
本发明涉及用于电路板的分离垫。一种电子器件,例如电路板,具有用于连接至构件的接触部的触垫以及垫部互连。所述触垫具有物理分离的垫部。所述垫部互连电连接所述触垫的垫部,并独立于垫部上的任意安装连接。为单个触垫提供多个垫部,使得即使一个垫部发生例如脱落的损害,触垫也能工作。示例应用是EMC(电磁兼容)和/或ESD(静电放电)测试电路板。
Description
技术领域
本发明涉及一种电路板,并且更具体地说,涉及一种用于电路板的触垫。
背景技术
在一些应用中,需要从电路板移除附接的构件(例如半导体芯片),并用替代构件来替换它。这可能包括焊开并移除附接的构件并在电路板的相同接触部布置并焊接替代构件。这样的过程经常对于用于测试电子器件的电路板进行。在测试第一构件之后,可以将其从测试板移除,将第二构件附接到第一构件的位置,以便测试第二构件。这样的电路板的例子是EMC(电磁兼容性)测试电路。但是,电路板的接触部可能由于所附构件的连续替换而被损坏。例如,触垫会脱落。
存在插座类型,所述插座类型允许在不需要焊接的情况下替换半导体芯片或构件,但是在诸如EMC和ESD(静电放电)的应用中,由于测试插入困难以及关于来自插座的附加电容负载的测试结果的灵敏性,这些可反复利用的多次插入的插座可能难以使用。
附图说明
本发明的更多细节、方面和实施方式将仅以示例的方式来参照附图进行说明。在附图中,相同的附图标记用于表示相同或功能类似的元件。图中的元件出于简单和清晰的目的示出,而无需按比例绘制。
图1是根据本发明一种实施方式的用于安装构件的触垫的示例的俯视平面图;
图2是图1的触垫中的一个的放大的俯视平面图;
图3是图2中的触垫沿方向A的侧视图;
图4示意性地示出了连接至图2的触垫的构件的接触部的示例;
图5示意性地示出了连接至图2的触垫的构件的接触部的示例;
图6示意性地示出了触垫的连接方法的示例;
图7示意性地示出了触垫的连接方法的示例;
图8示意性地示出了触垫的连接方法的示例;
图9示意性地示出了根据一个示例的电路板的层状结构;
图10A、10B和10C示意性地示出了连接至触垫的构件的接触部的示例;
图10D、10E和10F示意性地示出了连接至触垫的构件的接触部的示例;以及
图11是示出使用包括本发明的触垫的电路板的方法的示例的流程图。
具体实施方式
本发明示出的实施方式大部分可以采用本领域技术人员已知的电子构件和电路来实施。因此,为了理解和认识本发明的基础概念且为了不模糊或分散本发明的教导,将不以任何大于如上所示的被视为必要的程度对细节进行解释。
电路板可包括触垫,用于将例如芯片(封装的半导体管芯)的构件电连接至电路板。触垫还可用于构件的机械附接。这种垫的一个示例是用于表面安装技术(SMT)中的垫,其可以通过焊料来电气地以及机械地与构件的接触部相结合。
在某些情况下,移除所附构件还导致触垫被移除,例如,由于触垫从电路板脱落。触垫的移除经常会导致电路板不可用。这样损坏的电路板修理起来未必实用或经济,因此在触垫移除后通常必须替换整个电路板。
图1示出了根据一种示例的用于安装诸如芯片等的构件的触垫100。图2更详细地示出了触垫100。每个触垫100配置为结合到要附接至电路板的构件或器件的相应的电接触部。例如,电接触部可以是芯片的引脚。
每个触垫100包括多个彼此物理分离的垫部110a-110d。在图2所示的示例中,触垫100具有4个垫部110a-110d。垫部110a-110d通过绝缘体、非导电开口或气隙120彼此物理分离。物理分离可以使得垫部110a-110d中的一个脱落不影响其余的垫部110a-110d。在某些示例中,每个垫部与任意相邻的触垫的垫部通过非导电开口来分离,所述开口的宽度大于或等于4密耳(101.6μm)并小于或等于30密耳(762μm)。
在图2所示的示例中,触垫100上具有四个垫部110a-110d。在这些示例中,垫部被布置成2行2列。垫部110a-110d优选为彼此电连接,从而电连接至垫部110a-110d的任意子集本质上电气等效于连接至所有垫部110a-110d。
图3示出了沿方向A(图2所示)的横截面部分。在该示例中,垫部110a-110d通过非导电开口120分离。可以看出,垫部110被布置于电路板130的表面上。
图4示出了连接至触垫100、用于将构件145的电接触部140(例如芯片的引脚)。接触部140可通过焊料(未示出)连接至触垫100。在图4中可以看出,接触部140连接至所有垫部110a-110d。图5示出了另选的配置,在该配置中,接触部140仅连接至触垫100的垫部110a-110d中的两个。在一些示例中,接触部140可连接至单个垫部110a-110d。
由于垫部110a-110d被物理分离,如果垫部110a-110d中的一个损坏,例如由于反复替换和移除构件而导致脱落,将不会直接影响到其余垫部110a-110d,并且触垫100依然可工作。也就是说,由于垫部110被电连接,当垫部110中的一个或多个移除时,其余垫部110继续提供与构件145的电接触部140的电连接。如下文中将进一步详述的,垫部110之间的电连接可以通过垫部互连来提供。垫部互连可包括一条或多条迹线、通路以及导电构件(conductive shape)。在垫部包括通路的情况下,该通路可通过通路连接器彼此电连接。例如,该通路连接器可以是导电构件。
在一些示例中,触垫100形成于电路板130的第一层上。电路板130可具有多个层。在一些示例中,第一层是电路板130的底层。在一些示例中,第一层可以称为芯片安装层。
现在参照图6,垫部110可通过一条或多条迹线600彼此直接连接。在此“直接连接”意指垫部110通过迹线电连接而无需附加元件(例如通路)来电连接垫部。迹线600可配置为避开垫部110a-d之间的分离区域120。这样可以减少当垫部110a-d被移除时迹线600被移除的可能性。
图7示出了垫部110a-110b通过迹线600、通路700和导电部件710相连接的配置。出于清楚的目的,在图7中示出了两个垫部110a-b,但是其它垫部110也通过通路700电连接至导电部件(例如导电部件710)。通路700具有导电性,并且可以是金属通路。导电部件也可以由金属形成。
垫部110a-b中的每一个可以通过相应的迹线600电连接至相应的通路700。通路700通过导电部件710彼此电连接。在该示例中,垫部110直接连接至相应的迹线600,迹线600直接连接至相应的通路700,通路700又分别直接连接至导电部件710。
在图7的配置中,垫部110a-110b被设置于第一层,且导电部件710被设置于第二层。电路板的衬底未在图7中示出。优选地,第二层是与第一层实质上不同的层。在第一层和第二层之间可以具有一个或多个衬底层。通路700穿过一个或多个衬底层。如现有技术中已知的,通路可以是通孔或盲孔。
导电部件710可以是电连接与特定的触垫100相关联的通路700中的每一个的任意部件。在一些示例中,导电部件710不接触与同一构件的其它触垫相关联的通路。并且在一些配置中,迹线600可避开垫部110a-d之间的区域。
通过利用通路700来电连接垫部110a-d,可以限制在垫部110a-d被移除时所发生的一定量的脱落。例如,在垫部110a-d通过迹线连接的情况下,其中一个垫部110a-d的脱落会导致连接至垫部110a-d的迹线脱落,由此又引起连接至该迹线的另一个垫部脱落。由于通路700不会脱落,可以防止一个垫部100a-d的脱落导致另一垫部110a-d的脱落。
图8示出了垫部110a-110b通过相应的通路700和导电部件710来进行连接的配置。如图7所示,示出了两个垫部110a-110b,但是也可以提供附加的垫部。在图8的示例中,通路700直接连接至垫部110a-110b,并且通路700直接连接至导电部件710。也就是说,在该配置中,没有迹线连接至垫部110a-b,因此当垫部110a-b被移除时,将没有迹线被移除。
图9示出了根据图8的配置的示例的层结构。根据该示例,垫部110a-110d被设置于电路板的第一层900e(例如,芯片安装层)上。在一些示例中,触垫100可以是第一层900e上仅有的电气构件(除了在安装时安装至触垫100的构件)。在电路板的相对侧可设置第三层900a(例如,构件安装层)。第三层900a可具有安装于其上的电气构件。
电路板可包括多个衬底层,形成第一层900e和第三层900a。其它层也可通过衬底层形成。通路700与相应的垫部110a-d电接触。通路700穿过第一层900e,也可以穿过其它层,从而在垫部110a-d和位于第一层900e之外的一个或多个层上的特征件(例如,电子构件,导电路径等)之间提供导电连接。
在图9的示例中,衬底层还形成第二层900c(例如,连接器层)。第二层900c可包括导电部,例如将通路700彼此电连接的导电部件710。在图9的示例中,与单个触垫100相关的所有通路700通过导电部件710相互电连接。在另选示例中,导电部(例如,导电部件710)可以仅电连接通路700的一个子集,其余通路通过一个或多个其它层上的其它导电部互连,从而使得与触垫100相关的所有通路相互电连接。
在第一层900e(即具有触垫100的层)和第二层900c之间可以设置一个或多个衬底层900d。
通过使第一层900e接近于第二层900c,可以减小阻抗。在一些示例中,第一层900e和第二层900c可以相邻(即,它们之间没有衬底层),由此可以得到低阻抗。
可以在第二层900c和第三层900a之间设置一个或多个附加衬底层900b。在一些示例中,第二层900c和第三层900a之间没有设置其它层。在一些示例中,第二层900c和第三层900a形成在同一衬底层的相对侧。在一些示例中,通路700可以连接在第三层900a处。这样会减小对触垫100电气特性的影响并有助于确保垫部110a-d的电连接。
在一些示例中,通路700可以终止于第二层900c,即通路在第一层900e和第二层900c之间通过,但不会越过第二层900c。在一些示例中(例如如图9所示),通路700可以继续越过第二层900c并延伸至第三层900a,或者延伸至电路板与具有触垫100的表面相对的表面(例如,构件安装表面)。
在一些示例中,安装于第三层900a上的一个或多个电气构件可以与垫部100a-d电连接。
可以采用其它配置。例如,通路700可以通过一条或多条迹线彼此电连接,或者通路100可通过第二层900c上的迹线600电连接至导电部件710。
图10A示出了触垫100的一个示例,其具有两个垫部100a-b,其中一个垫部110b邻近构件145的边缘而另一个垫部110a通过垫部110b与构件145的边缘分离。在图10A中,两个垫部110a-b均附接到构件145的接触部140。与图4中相类似的元件在图10A中给出相应的附图标记。
图10B示出了图10A的触垫100的示例,其中仅有垫部110b附接到构件145的接触部140。图10C示出了与图10A类似的示例,不同之处在于垫部110a已经被移除(例如,由于过度使用而脱落),因此即使构件145的接触部140延伸到垫部110a(如轮廓线所示),接触部140实际上仅电连接至垫部110b。
图10D示出了触垫的又一示例,其具有相对于构件145的边缘并排配置的两个垫部110a-b。也就是说,两个垫部110a和110b均邻近构件145的边缘。在该示例中,两个垫部110a-b均附接到构件145的接触部140。在图10D中,对与图4中用于垫配置的元件、图6和图7中用于通路700和迹线600附接类似的元件,均给出对应的附图标记。图10E示出了构件的接触部140的示例,其仅与垫部110a连接或接触,并且不与垫部110b电气接触。图10F示出了与图10D相似的示例,其中垫部之一110b已经被移除,因此构件145的接触部140仅附接到垫部110a,但是其也覆盖在被垫部110b(如虚线所示)占据的空间之上。
在一些示例中,每个垫部110a-d的电气特性基本相同,具有与通路连接器(例如,部件710)基本相同的电导。这样当在所安装的构件被移除并安装新构件之后适用于不同的垫时,可以提高一致性。
对垫部的数量、形状和配置并没有特别的限定。在一些示例中,垫部配置成行和列,例如,N×M阵列(其中N和M为自然数且N×M≥2)。例如,触垫100可以具有配置成N行M列的N×M个垫部110a-d,其中N≥2且M≥1,或N≥1且M≥2。在图2的示例中,N=M=2。在图10a和b的示例中,N=2而M=1。在图10D和10F的另一示例中,N=1而M=2。
以行和列配置垫部110a-d能够实现各个垫部110a-d的最大面积和触垫100的面积之间的高比率。这样的配置还使得构件能够容易并可靠地焊接至触垫100上。
在一些示例中,触垫100的至少一个垫部110a-d具有足够的面积来接合电接触部140(例如芯片的引脚)。在一些示例中,每个垫部110a-d均具有足够的面积来接合电接触部140。在一些示例中,垫部110a-d中相邻的一对合起来具有足够的面积来接合电接触部。在一些示例中,触垫100的垫部110a-d的组合面积足以用于接合电接触部140。此处的接合可能需要形成电气和物理接合,例如通过焊接。在一些示例中,每个垫部具有大于或等于10密耳(254μm)的宽度。在一些示例中,垫部110a-d的组合面积大于接触部140的接触占用空间的面积。在一些示例中,触垫100的面积(包括垫部110a-d和垫部110a-d之间的绝缘部分120)大于接触部140的接触占用空间。
在一些示例中,在触垫100的区域中的所有垫部110a-d是电互连的。在一些示例中,垫部110a-d形成了整个触垫100。在一些示例中,电互连的垫部110a-d中的一对彼此相邻,由此垫部110a-d中的该对仅通过位于垫部110a-d之间的非导电开口、气隙或绝缘体120分离,而没有导体(除了与在触垫100上安装构件相关的导体,例如安装于触垫100上的构件145的接触部140,或用于安装构件的引脚的焊料)被设置在垫部110a-d中的该对之间。在一些示例中,每个垫部110a-d均与至少一个其它垫部110a-d相邻。
在上述示例中,通路之间的电连接通过导电部件来形成。更一般地,通路连接器可以是适于在通路之间形成导电连接的任意结构。
在一些示例中,如上所述的触垫100可以被设置在测试板(例如用于测试附接到触垫100的芯片的板)之上。在一些示例中,触垫100被设置在EMC测试板之上。
在存在多个触垫100的情况下,每个触垫100可具有与上述触垫类似的结构。电路板上的触垫100可具有相同配置的垫部110a-d,或不同配置的垫部110a-d。
图11是示出在此所述的电路板的使用方法的示例的流程图。该方法开始于1110,在1120中,将第一构件145(例如,芯片)的接触部140(例如,引脚)从它先前结合的电路板移除。该接触部的移除还导致一个垫部110a-d从电路板移除。在步骤1130中,将第二构件的接触部140结合或附接到芯片的第二垫部110a-d。该方法终止于步骤1140。
根据上述实施方式,如果垫部110a-d被移除(例如由于在将附接于垫部110a-d的构件移除期间脱落),电路板依旧可以通过将后续构件附接于其余垫部110a-d来使用。
根据一些示例,具有上述触垫100的电路板可具有改进的重复使用性,对于频繁的芯片更替具有改进的耐久性。电路板可具有更长的寿命(在构件可以被移除和重新附接的次数方面),从而使得更换电路板所需的频率被降低。示例提供了并不损害电路板的电气性能的简单构造。
在前述说明书中,本发明已经参照本发明的实施方式的具体示例进行了说明。但是,很显然,在此可以进行各种修改和改变,而不脱离由所附权利要求给出的更宽的主旨和范围。
在说明书及权利要求中的词语“前面”、“后面”、“顶部”、“底部”、“之上”、“之下”等,如果存在的话,用于描述性的目的而并不一定用于描述不变的相对位置。应当理解,这样使用的词语在适当的情况下是可互换的,使得在此所描述的本发明的实施例,例如,能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
在此所讨论的连接可以是适用于使信号从各个节点、单元或器件传输或传输至各个节点、单元或器件的任何类型的连接(例如,经由中间器件)。因此,除非另有暗示或声明,否则连接可以是例如直接连接或间接连接。连接可以参照作为单个连接、多个连接、单向连接或双向连接的情形来说明或描述。但是,不同的实施例可以改变连接的实现方式。例如,可以使用分离的单向连接,而不是双向连接,反之亦然。
用于实现相同功能的任意构件配置都是有效地相关联的,使得所描述的功能得以实现。因此,在此结合以实现特定功能的任意两个构件都能够被看作是彼此“关联的”,从而使得所描述的功能得以实现,而与体系架构或中间构件无关。同样地,这样关联的任意两个构件都同样能够被看作是彼此“在操作上连接的”或者“在操作上耦接的”,从而实现所期望的功能。
本领域技术人员应当意识到,在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作,单个操作可以分布于附加的操作中,并且操作可以在时间上至少部分重叠地执行。而且,另选的实施例可以包括特定操作的多个实例,并且在其他各种实施例中可以改变操作顺序。但是,其它的修改、变化和替换同样是可能的。因此,本说明书和附图应当被看作是说明性的,而非限制性的。
在权利要求书中,置于括号之间的任何参考符号都不应被解释为对权利要求的限定。词语“包括”并不排除权利要求所列出的那些元件或步骤之外的其他元件或步骤的存在。而且,本文所用的词语“一(a)”或“一个(an)”被定义为一个或多个。同样,诸如“至少一个”和“一个或多个”之类的引导性短语在权利要求书中的使用不应被解释为暗示着:通过不定冠词“一(a)”或“一个(an)”对另一个权利要求要素的引导将含有这样引导的权利要求要素的任意特定的权利要求限定于仅含有一个这样的要素的发明,即使是同一权利要求包含有介绍性短语“一个或多个”或“至少一个”以及不定冠词(例如,“一(a)”或“一个(an)”)也是如此。对于定冠词的使用同样如此。除非另有说明,诸如“第一”和“第二”之类的词语被用来任意地区分此类词语所描述的元件。因而,这些词语并不一定是要指示此类要素的时间先后或其他次序。某些措施在不同的权利要求中陈述的事实并不表示这些措施的组合无法有利地使用。
Claims (20)
1.一种电子器件,包括:
用于连接至构件的接触部的触垫,其中所述触垫包括物理分离的多个垫部;以及
垫部互连,其电连接所述多个垫部,并与所述垫部上的任何安装连接相独立。
2.如权利要求1所述的器件,其中所述多个垫部包括N×M个垫部,所述垫部配置为N行M列。
3.如权利要求2所述的器件,其中N≥2且M≥1,或者N≥1且M≥2。
4.如权利要求1所述的器件,其中所述构件包括芯片,并且所述触垫是用于至所述芯片的引脚的表面安装连接的触垫。
5.如权利要求4所述的器件,其中:
所述垫部中的至少一个的面积足以结合所述芯片的引脚,或者
所述垫部中的相邻的一对合起来具有足以结合所述芯片的引脚的面积,或者
所述垫部的组合面积足以结合所述芯片的引脚。
6.如权利要求4所述的器件,其中多个互连的垫部中的第一垫部的面积足以结合所述芯片的引脚。
7.如权利要求1所述的器件,其中所述垫部中的每一个通过非导电开口与所述触垫中的任意相邻的垫部分离,其中所述开口具有大于或等于101.6μm且小于或等于762μm的宽度。
8.如权利要求1所述的器件,其中所述垫部中的每一个具有大于或等于254μm的宽度。
9.如权利要求1所述的器件,其中所述垫部互连包括多个通路和通路连接器,其中
所述触垫的每个垫部电连接至所述多个通路中相应的通路,
所述触垫位于所述电子器件的第一层,并且
所述通路连接器电连接所述多个通路,所述通路连接器位于所述电子器件的第二层,并且所述第二层与所述第一层不同。
10.如权利要求9所述的器件,其中所述第一层和所述第二层是所述电子器件的物理上不同的层。
11.如权利要求9所述的器件,其中所述第一层和所述第二层是相邻的层。
12.如权利要求9所述的器件,还包括在与所述触垫相同层上的迹线,所述迹线将所述多个垫部中的一个垫部与相应的通路电连接。
13.如权利要求1所述的器件,其中电互连的垫部形成了整个触垫。
14.如权利要求1所述的器件,其中电互连的垫部彼此相邻。
15.如权利要求1所述的器件,其中电互连的垫部仅具有在所述电子器件的表面处的位于它们之间的绝缘体。
16.如权利要求1所述的器件,其中所述电子器件是电磁兼容测试板。
17.一种电路板,包括:
第一层,其具有配置用于连接至电子构件的相应接触部的触垫,其中所述触垫包括多个物理上分离的垫部;
多个通路,电连接至所述多个垫部中的相应的垫部并且大体垂直于所述第一层延伸;
第二层,与所述第一层平齐并分开,所述第二层包括电连接所述多个通路的导电部件。
18.如权利要求17所述的电路板,进一步包括多条迹线,分别将所述多个垫部与各个相应的通路连接。
19.如权利要求18所述的电路板,其中所述多条迹线位于所述第一层中。
20.如权利要求18所述的电路板,其中多个垫部通过绝缘体彼此分离。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310209342.XA CN104080270A (zh) | 2013-03-25 | 2013-03-25 | 用于电路板的分离垫 |
US14/178,303 US20140284092A1 (en) | 2013-03-25 | 2014-02-12 | Split pad for circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310209342.XA CN104080270A (zh) | 2013-03-25 | 2013-03-25 | 用于电路板的分离垫 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104080270A true CN104080270A (zh) | 2014-10-01 |
Family
ID=51568286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310209342.XA Pending CN104080270A (zh) | 2013-03-25 | 2013-03-25 | 用于电路板的分离垫 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140284092A1 (zh) |
CN (1) | CN104080270A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113765478A (zh) * | 2021-08-24 | 2021-12-07 | 滁州隆基乐叶光伏科技有限公司 | 接线盒、光伏组件和光伏组件制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5444881A (en) * | 1977-09-16 | 1979-04-09 | Nec Corp | Electrode wiring structure of integrated circuit |
US5426266A (en) * | 1993-11-08 | 1995-06-20 | Planar Systems, Inc. | Die bonding connector and method |
US5877033A (en) * | 1997-03-10 | 1999-03-02 | The Foxboro Company | System for detection of unsoldered components |
JP3506233B2 (ja) * | 2000-06-28 | 2004-03-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
US7034402B1 (en) * | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
JP3523189B2 (ja) * | 2000-12-27 | 2004-04-26 | 株式会社東芝 | 半導体装置 |
JP4912917B2 (ja) * | 2007-02-22 | 2012-04-11 | 京セラ株式会社 | 回路基板、携帯電子機器及び回路基板の製造方法 |
US8119921B1 (en) * | 2007-12-13 | 2012-02-21 | Force10 Networks, Inc. | Impedance tuning for circuit board signal path surface pad structures |
JP5350022B2 (ja) * | 2009-03-04 | 2013-11-27 | パナソニック株式会社 | 半導体装置、及び該半導体装置を備えた実装体 |
-
2013
- 2013-03-25 CN CN201310209342.XA patent/CN104080270A/zh active Pending
-
2014
- 2014-02-12 US US14/178,303 patent/US20140284092A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113765478A (zh) * | 2021-08-24 | 2021-12-07 | 滁州隆基乐叶光伏科技有限公司 | 接线盒、光伏组件和光伏组件制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140284092A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5734270A (en) | Method of testing an integrated circuit within an automated handler environment | |
US8248091B2 (en) | Universal array type probe card design for semiconductor device testing | |
US7936177B2 (en) | Providing an electrically conductive wall structure adjacent a contact structure of an electronic device | |
JP2004226397A (ja) | プリント基板の接触器,プリント基板,および,プリント基板の製造方法 | |
US9869697B2 (en) | Wiring substrate with filled vias to accommodate custom terminals | |
TWM610980U (zh) | 半導體測試設備的連接器裝置 | |
KR101149748B1 (ko) | 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법 | |
KR101566173B1 (ko) | 반도체 테스트 소켓 및 그 제조방법 | |
CN202799394U (zh) | 一种印刷电路板组件 | |
TWI448707B (zh) | 半導體測試裝置 | |
JP2008039756A (ja) | 電気信号接続用座標変換装置 | |
KR101226466B1 (ko) | 회로보드 어셈블리 | |
CN104080270A (zh) | 用于电路板的分离垫 | |
KR100822109B1 (ko) | 회로기판 어셈블리 및 그를 이용하는 전자장치 | |
KR101079384B1 (ko) | 인쇄회로기판의 검사 장치 | |
JP2014199220A (ja) | テストボード及び試験装置 | |
KR101391799B1 (ko) | 반도체 테스트용 도전성 콘택터 | |
KR100941750B1 (ko) | 프로브 카드 | |
CN105848415B (zh) | 侧边具有表面黏着型接脚的电路模块以及电路板与系统 | |
JP4300348B2 (ja) | プレスフィットピン実装基板構造およびプレスフィットピン接続検査方法 | |
KR100807469B1 (ko) | Zif 커넥터용 기판 및 이의 검사 방법 | |
US9179536B2 (en) | Printed circuit board assembly and solder validation method | |
TWI506281B (zh) | Low impedance value of the probe module | |
JP3128442B2 (ja) | バーンイン試験用ボード | |
JP2010067668A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141001 |