CN104078443A - 半导体复合层结构及具有其的半导体封装结构 - Google Patents

半导体复合层结构及具有其的半导体封装结构 Download PDF

Info

Publication number
CN104078443A
CN104078443A CN201310102202.2A CN201310102202A CN104078443A CN 104078443 A CN104078443 A CN 104078443A CN 201310102202 A CN201310102202 A CN 201310102202A CN 104078443 A CN104078443 A CN 104078443A
Authority
CN
China
Prior art keywords
layer
soakage
substrate
solid bed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310102202.2A
Other languages
English (en)
Inventor
李明东
连士进
林孝章
曾钦义
吴国豪
吴锡垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201310102202.2A priority Critical patent/CN104078443A/zh
Publication of CN104078443A publication Critical patent/CN104078443A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体复合层结构及具有其的半导体封装结构，该半导体复合层结构设置于具有一电路结构及一第一导电层的一衬底上，半导体复合层结构包括多个介电层、第一浸润层、坚硬层及第二浸润层；此些介电层彼此间隔地设置于衬底上；第一浸润层设置于此些介电层上及此些介电层之间的衬底上；坚硬层设置于第一浸润层上；第二浸润层设置于坚硬层上，用以与一第二导电层接触。

Description

半导体复合层结构及具有其的半导体封装结构
技术领域
本发明是有关于一种半导体封装结构，且特别是有关于一种具有特殊的半导体复合层结构的半导体封装结构。
背景技术
在半导体封装工艺中，集成电路装置的导电内联机通常会利用浸润层与导体层接触，由于浸润层的硬度较软，且浸润层容易与导体层反应而形成良好的附着，可藉以减轻层间断裂的情况。
然而，当导体层作为焊接时的接触垫时，由于浸润层材质较软的特性，很容易造成接触垫破裂(pad cracking)。而浸润层容易与导体层反应的特性，则容易造成导体层与其下方的介电层之间的应力不匹配，使得接触垫容易剥落(pad peeling)。如此一来，不但会影响工艺的稳定性，还会影响产品的可靠度。
发明内容
本发明是有关于一种半导体封装结构，利用特殊的半导体复合层结构，改善层裂及导线焊球脱落状况的半导体封装结构。
根据本发明的第一方面，提出一种半导体复合层结构，设置于具有一电路结构及一第一导电层的一衬底上；半导体复合层结构包括多个介电层、第一浸润层、坚硬层及第二浸润层；此些介电层彼此间隔地设置于衬底上；第一浸润层设置于此些介电层上及此些介电层之间的衬底上；坚硬层设置于第一浸润层上；第二浸润层设置于坚硬层上，用以与一第二导电层接触。
根据本发明的第二方面，提出一种半导体封装结构，包括衬底、半导体复合层结构、第二导电层、被动层及导线焊球；衬底包括一电路结构及一第一导电层设于电路结构之上；半导体复合层结构，设置于第一导电层上且对应衬底的第一区，包括多个介电层、第一浸润层、坚硬层及第二浸润层；此些介电层彼此间隔地设置于衬底上；第一浸润层设置于此些介电层上及此些介电层之间的衬底上；坚硬层设置于第一浸润层上；第二浸润层设置于坚硬层上；第二导电层设于第二浸润层上；被动层设于第二导电层上，且被动层具有一开口；导线焊球设于开口中且对应于衬底的一第二区；第一区与第二区之间具有一距离。
本发明提供的半导体复合层结构及具有其的半导体封装结构，利用坚硬层提供支撑来抵抗打线接合时的应力，可以改善仅有单一浸润层时支撑不足的状况。此外，由于本发明上述实施例的半导体复合层结构具有第二浸润层，可以改善与第二导电层之间的接合强度，避免接合面有空孔的状况。并且，本发明上述实施例的半导体复合层结构具有第一浸润层及坚硬层，可以改善导体层与介电层之间应力不匹配的问题，解决焊接时接触垫容易层裂(de-lamination)或破裂(pad crack)的缺点。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依照本发明一实施例的半导体封装结构的示意图剖面。
图2～图7绘示如图1的半导体封装结构的工艺方法流程图。
图8绘示依照本发明另一实施例的半导体封装结构的示意图剖面。
图9绘示依照本发明一实施例的半导体封装结构的俯视图。
图10A及图10B是分别绘示依照本发明一实施例的半导体封装结构的俯视图及剖面图。
图11A及图11B是分别绘示依照本发明一实施例的半导体封装结构的俯视图及剖面图。
【符号说明】
10、20、20’、25、30：半导体封装结构
100、202：基材
110、200：衬底
120、160、204、220、260：导电层
140、240、240a、340：半导体复合层结构
141、142：介电层
144、148：浸润层
146：坚硬层
180、280：被动层
190、290：导线焊球
290a：导线
A、A1、A2、A3、B、B1、B2、B3：区
C、C1、C2、C3：间隔区
R1、R2、R11、R12、R21、R22、R31、R32：长度
R3、R13、R23、R33：距离
d1、d2、d3、d4、R4：厚度
R5：直径
E：边缘区
O、O’：开口
S1：顶面
S2：侧壁
S3：表面
V：通孔
具体实施方式
请参考图1，其绘示依照本发明一实施例的半导体封装结构10的示意图剖面。如图1所示，半导体封装结构10包括基材100及第一导电层120构成的衬底110、半导体复合层结构140、第二导电层160、被动层180及导线焊球190。基材100包括一电路结构(未绘示出)，第一导电层120设于电路结构之上。基材100可以是硅基材或非硅基材，并不作限制。
半导体复合层结构140设置于具有一电路结构(未绘示出)及一第一导电层120的一衬底110上，半导体复合层结构140例如是一金属介电层(inter-metal dielectric，IMD)，可包括多个介电层142、第一浸润层144、坚硬层146及第二浸润层148。第一导电层可以包括氧化硅。于一实施例中，基材100可以为接触垫结构下线路区(Circuit Under Pad，CUP)。
于图1中所绘示的多个介电层142彼此间隔地设置于衬底110上，且每一个介电层142可以是多边形。然而，本发明的介电层142并不限于此，此些介电层142也可以是矩形、梯形或T字型。每一个介电层142可包括一顶面S1及至少一侧壁S2，第一浸润层144覆盖于每一个介电层142的顶面S1、至少一侧壁S2上及此些介电层142之间暴露出的衬底110的表面S3上。
于一实施例中，坚硬层144是金属或介金属化合物。举例来说，坚硬层144可以是钽(Tantalum，Ta)或氮化钛(Titanium Nitride，TiN)。坚硬层144可是由一反应式直流溅射(reactive DC sputtering)的工艺方法所形成，坚硬层144用以提供支撑来抵抗打线接合时的应力。
于一实施例中，通过控制工艺的参数，可以形成非均等厚度的坚硬层144。举例来说，坚硬层144的顶面S1及至少一侧壁S2的连接处具有一边缘区E，坚硬层144于第一浸润层144上对应至顶面S1的厚度d1及边缘区E的厚度d4，大于坚硬层144于第一浸润层上对应至侧壁S2的厚度d2，且大于坚硬层144于第一浸润层上对应至此些介电层142之间暴露出的衬底110的表面S3上的厚度d3。换句话说，可以设计厚度d1＞厚度d3＞厚度d2，且厚度d4＞厚度d3＞厚度d2。由于边缘区E及顶面S1所对应的坚硬层144最厚，可以提供打线接合时较好的支撑。当然，本发明的坚硬层144的厚度不限于此，可以视工艺的需求作调整。
第一浸润层144设置于此些介电层142上及此些介电层142之间衬底110的表面S3上。坚硬层146设置于第一浸润层144上。第二浸润层148设置于坚硬层146上，用以与一第二导电层160接触。第二导电层可以包括铝(Al)。第一浸润层144及坚硬层146，可以改善第一导电层120与介电层142之间应力不匹配的问题，解决焊接时接触垫容易层裂的缺点。第二浸润层148的设置，可以改善半导体复合层结构140与第二导电层160之间的接合强度，避免接合面有空孔的状况。
于一实施例中，第一浸润层144及第二浸润层148可以是金属或合金。举例来说，第一浸润层144及第二浸润层148可以是钛(Titanium，Ti)或钛化钨(Titanium Tungsten，TiW)，但不限于此。第一浸润层144及第二浸润层148可以是相同或不同的金属或合金。
第二导电层160设于第二浸润层148上。被动层180设于第二导电层160上，且被动层180具有一开口O。导线焊球190设于开口O中，导线焊球可以包括铜(Cu)。
于一实验中，比较半导体复合层结构140的介电层142上方，若仅设有一层浸润层的情况下，接触垫层裂(De-lamination)的比例约为1.2％，导线焊球190脱落的比例约为1％。若半导体复合层结构140的介电层142上方，有第一浸润层144、坚硬层146及第二浸润层148的情况下，接触垫层裂(De-lamination)的比例可降低至约为0.6％，且导线焊球190脱落的比例可降低至为小于0.6％。
以下说明半导体封装结构10的工艺方法。请参考图2～图7，首先，提供一衬底110，衬底包括具有一电路结构(未绘示出)的基材100及第一导电层120。形成一介电层141于第一导电层120。
请参考图3～图4，执行一蚀刻工艺，以形成多个通孔V(via hole)及多个介电层142。然后，形成第一浸润层144于此些介电层142上及此些介电层142之间衬底110的表面上。
请参考图5～图6，可以利用例如是反应式直流溅射法，形成坚硬层146于第一浸润层144上，然后，形成第二浸润层148于坚硬层146上。此时，即形成包含介电层142、第一浸润层144、坚硬层146及第二浸润层148的半导体复合层结构140。
请参考图7，形成第二导电层160于第二浸润层148上，并填满通孔V(绘示于图3)造成的凹口后，可执行一平坦化步骤。接着，形成图案化的被动层180，使得被动层180具有一开口O。设置一导线焊球190于开口O中。此时，即形成半导体封装结构10。
请参考图8，其绘示依照本发明另一实施例的半导体封装结构20的示意图剖面。如图8所示，半导体封装结构20包括衬底200、第一导电层220、半导体复合层结构240、第二导电层260、被动层280及导线焊球290。衬底200包括具有电路结构(未绘示出)的基材202及第三导电层204，第三导电层例如是金属导线，可以作为电路结构的绕线。
半导体封装结构20的第一导电层220、半导体复合层结构240、第二导电层260、被动层280及导线焊球290，可以与半导体封装结构10的第一导电层120、半导体复合层结构140、第二导电层160、被动层180及导线焊球190以相同或以相似的材料及工艺方式形成，容此不多赘述。
如图8所示，半导体复合层结构240，设置于第一导电层220上且对应衬底200的第一区A。导线焊球290设于被动层280的开口O’中，且对应于衬底200的第二区B。第一区A具有长度R1，第二区B具有长度R2。第一区A与第二区B之间具有一距离R3。
于一实施例中，第一区A的长度R1可以大于或等于10微米(μm)，第二区B的长度R2可以大于或等于60μm，且第一区与第二区之间的距离R3可以大于或等于10μm。第二导电层260于半导体复合层结构240上方的厚度R4可以大于或等于1微米。导线焊球290包括一导线290a，导线290a具有一直径，可以小于或等于30微米。
图9绘示依照本发明一实施例的半导体封装结构20’的俯视图。请参考图9，于此实施例中，半导体复合层结构(未绘示出)，设置于对应衬底200’的第一区A1，导线焊球(未绘示出)设于被动层(未绘示出)的开口中，且对应于衬底200’的第二区B1。第一区A1是环绕第二区B1。第一区A1具有长度R11，第二区B1具有长度R12。第一区A1与第二区B1之间具有一间隔区C1，具有距离R13。长度R12与半导体复合层结构240的组成参数影响接触垫的破裂(pad crack)的实验结果绘示于表一。
表一
请同时参照图9及表一，于此实施例中，是比较半导体复合层结构的介电层上方，在仅有一层浸润层、有一层浸润层及一层坚硬层及有第一浸润层、坚硬层及第二浸润层的情况下，对应于不同的R12长度下的接触垫的破裂数目。可以看出，在R12等于60μm，且介电层上设有第一浸润层、坚硬层及第二浸润层的实施例中，破裂数目为0。且介电层上设有第一浸润层、坚硬层及第二浸润层的实施例中，其破裂情况较仅设有一层浸润层及设有一层浸润层及一层坚硬层的破裂情况轻微。
图10A及图10B是分别绘示依照本发明一实施例的半导体封装结构25的俯视图及剖面图。于此为了方便说明，是简化部份元件，仅绘示第一导电层220、半导体复合层结构240a及第二导电层260。
请同时参考图10A及图10B，半导体复合层结构240a，设置于对应衬底(未绘示出)的第一区A2及第二区B2，导线焊球(未绘示出)设于被动层(未绘示出)的开口中，且对应于衬底的第二区B2。第一区A2是环绕第二区B2。第一区A2具有长度R21，第二区B2具有长度R22。第一区A2与第二区B2之间具有一间隔区C2，具有距离R23。图10A的半导体封装结构25与图9的半导体封装结构20不同之处在于，半导体封装结构25的第二区B2也设置有半导体复合层结构240a。于此实施例中，不同长度的长度R22及距离R23的总和(R22+R23)与半导体复合层结构的参数影响接触垫的破裂的实验结果绘示于表二。
表二
请同时参照图10A～图10B及表二，于此实施例中，是比较半导体复合层结构的介电层上方，在仅有一层浸润层、有一层浸润层及一层坚硬层，以及有第一浸润层、坚硬层及第二浸润层的情况下，对应于不同的长度R22及距离R23的总和(R22+R23)下，接触垫的破裂数目。可以看出，在介电层上有第一浸润层、坚硬层及第二浸润层的实施例中，不论长度R22及距离R23的总和(R22+R23)为45μm，50μm或60μm，其破裂数目都比仅有一层浸润层或有一层浸润层及一层坚硬层的实施例的情况低。
图11A及图11B是分别绘示依照本发明一实施例的半导体封装结构30的俯视图及剖面图。于此为了方便说明，是简化部份元件，仅绘示第一导电层320、半导体复合层结构340及第二导电层360。
请同时参考图11A及图11B，半导体复合层结构340，设置于对应衬底(未绘示出)的第一区A3及第二区B3，导线焊球(未绘示出)设于被动层(未绘示出)的开口中，且对应于衬底的第二区B3。第一区A3是环绕第二区B3。第一区A3具有长度R31，第二区B3具有长度R32。第一区A3与第二区B3之间具有一间隔区C3，具有距离R33。
图11A的半导体封装结构30与图10A的半导体封装结构25不同之处在于，半导体封装结构30的第一区A3所设置的半导体复合层结构340的密度大于第二区B3所设置的半导体复合层结构340的密度，且第一区A3所设置的半导体复合层结构340与第二区B3所设置的半导体复合层结构340之间有一距离R33，距离R33是小于第二区B3所设置的半导体复合层结构340之间的距离R34。于此实施例中，不同长度的长度R32与半导体复合层结构的参数影响接触垫的破裂的实验结果绘示于表三。
表三
请同时参照图11A～图11B及表三，于此实施例中，是比较半导体复合层结构的介电层上方，在仅有一层浸润层、有一层浸润层及一层坚硬层，以及有第一浸润层、坚硬层及第二浸润层的情况下，对应于不同的R32长度下，接触垫的破裂数目。可以看出，在介电层上有第一浸润层、坚硬层及第二浸润层的实施例中，R32不论为45μm，50μm或60μm，其破裂数目都比仅有一层浸润层或有一层浸润层及一层坚硬层的实施例的情况低。
综上所述，本发明上述实施例的半导体复合层结构及具有其的半导体封装结构，利用坚硬层提供支撑来抵抗打线接合时的应力，可以改善仅有单一浸润层时支撑不足的状况。此外，由于本发明上述实施例的半导体复合层结构具有第二浸润层，可以改善与第二导电层之间的接合强度，避免接合面有空孔的状况。并且，本发明上述实施例的半导体复合层结构具有第一浸润层及坚硬层，可以改善导体层与介电层之间应力不匹配的问题，解决焊接时接触垫容易层裂(de-lamination)或破裂(pad crack)的缺点。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种半导体复合层结构，设置于具有一电路结构及一第一导电层的一衬底上，该半导体复合层结构包括：
多个介电层，彼此间隔地设置于该衬底上；
一第一浸润层，设置于这些介电层上及这些介电层之间的该衬底上；
一坚硬层，设置于该第一浸润层上；以及
一第二浸润层，设置于该坚硬层上，用以与一第二导电层接触。
2.根据权利要求1所述的半导体复合层结构，其中每一这些介电层是多边形、矩形、梯形或T字型。
3.根据权利要求1所述的半导体复合层结构，其中每该介电层包括一顶面及至少一侧壁，该第一浸润层覆盖于每该介电层的该顶面、该至少一侧壁上及这些介电层之间暴露出的该衬底上，其中每该顶面及该至少一侧壁的连接处具有一边缘区，该坚硬层于该第一浸润层上对应至该边缘区的厚度大于该坚硬层于该第一浸润层上对应至该至少一侧壁的厚度。
4.根据权利要求1所述的半导体复合层结构，其中该第一浸润层及该第二浸润层是金属或合金，该坚硬层是金属或介金属化合物。
5.根据权利要求4所述的半导体复合层结构，其中该第一浸润层及该第二浸润层是钛或钛化钨，该坚硬层是钽或氮化钛。
6.一种具有权利要求1至5中任一项所述的半导体复合层结构的半导体封装结构，包括：
一衬底，包括一电路结构及一第一导电层设于该电路结构之上；
一半导体复合层结构，设置于该第一导电层上且对应该衬底的一第一区，包括：
多个介电层，彼此间隔地设置于该衬底上；
一第一浸润层，设置于这些介电层上及这些介电层之间的该衬底上；
一坚硬层，设置于该第一浸润层上；以及
一第二浸润层，设置于该坚硬层上；
一第二导电层，设于该第二浸润层上；
一被动层，设于该第二导电层上，且该被动层具有一开口；以及
一导线焊球，设于该开口中且对应于该衬底的一第二区，其中该第一区与该第二区之间具有一距离。
7.根据权利要求6所述的半导体封装结构，其中每一这些介电层是多边形、矩形、梯形或T字型，且每该介电层包括一顶面及至少一侧壁，该第一浸润层覆盖于每该介电层的该顶面、该至少一侧壁上及这些介电层之间暴露出的该衬底上，其中每该顶面及该至少一侧壁的连接处具有一边缘区，该坚硬层于该第一浸润层上对应至该边缘区的厚度大于该坚硬层于该第一浸润层上对应至该侧壁的厚度。
8.根据权利要求6所述的半导体封装结构，其中该第一区的长度大于或等于10微米(μm)，该第二区的长度大于或等于60μm，且该第一区与该第二区之间的距离大于或等于10μm。
9.根据权利要求6所述的半导体封装结构，其中该第一浸润层及该第二浸润层是金属或合金，该坚硬层是金属或介金属化合物。
10.根据权利要求6所述的半导体封装结构，其中该半导体复合层结构，更设置于该第一导电层上且对应该衬底的该第二区的位置。
CN201310102202.2A 2013-03-27 2013-03-27 半导体复合层结构及具有其的半导体封装结构 Pending CN104078443A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310102202.2A CN104078443A (zh) 2013-03-27 2013-03-27 半导体复合层结构及具有其的半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310102202.2A CN104078443A (zh) 2013-03-27 2013-03-27 半导体复合层结构及具有其的半导体封装结构

Publications (1)

Publication Number Publication Date
CN104078443A true CN104078443A (zh) 2014-10-01

Family

ID=51599623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310102202.2A Pending CN104078443A (zh) 2013-03-27 2013-03-27 半导体复合层结构及具有其的半导体封装结构

Country Status (1)

Country Link
CN (1) CN104078443A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097407A1 (en) * 2004-11-11 2006-05-11 Denso Corporation Integration type semiconductor device and method for manufacturing the same
CN101071807A (zh) * 2006-05-09 2007-11-14 探微科技股份有限公司 具有被动元件的连接模块构造及其制造方法
US20080023089A1 (en) * 2003-03-26 2008-01-31 Bennett Kevin S Fluid delivery system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023089A1 (en) * 2003-03-26 2008-01-31 Bennett Kevin S Fluid delivery system
US20060097407A1 (en) * 2004-11-11 2006-05-11 Denso Corporation Integration type semiconductor device and method for manufacturing the same
CN101071807A (zh) * 2006-05-09 2007-11-14 探微科技股份有限公司 具有被动元件的连接模块构造及其制造方法

Similar Documents

Publication Publication Date Title
KR20180034671A (ko) 전도성 배리어 직접 하이브리드 접합
JP2009147218A (ja) 半導体装置とその製造方法
CN103367290B (zh) 具有密集通孔阵列的接合焊盘结构
US7470994B2 (en) Bonding pad structure and method for making the same
US9490193B2 (en) Electronic device with multi-layer contact
US20130037937A1 (en) Bump pad structure
KR102539779B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
US20120217641A1 (en) Preventing the Cracking of Passivation Layers on Ultra-Thick Metals
TW201340223A (zh) 電子元件與半導體元件
US8227916B2 (en) Package structure and method for reducing dielectric layer delamination
CN101494215B (zh) 具有高可靠性的半导体器件及其制造方法
CN103247594A (zh) 应力降低装置
JP6952629B2 (ja) 半導体装置
US9281275B2 (en) Bond pad having ruthenium directly on passivation sidewall
TWI544574B (zh) 三五族化合物半導體元件之銅金屬連接線
US10727165B2 (en) Capped through-silicon-vias for 3D integrated circuits
CN104078443A (zh) 半导体复合层结构及具有其的半导体封装结构
JP2005116788A (ja) 半導体装置
US20160104676A1 (en) Metallisation for semiconductor device
US10199315B2 (en) Post zero via layer keep out zone over through silicon via reducing BEOL pumping effects
EP2983201B1 (en) Integrated circuit package with stress releasing structure
JP4701264B2 (ja) 半導体装置、および半導体装置の製造方法
JP2015002219A (ja) 半導体ウエハにおける成膜方法
JP2007227815A (ja) ボンディング耐性評価用素子
US20140264855A1 (en) Semiconductor composite layer structure and semiconductor packaging structure having the same thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141001

WD01 Invention patent application deemed withdrawn after publication