CN101071807A - 具有被动元件的连接模块构造及其制造方法 - Google Patents
具有被动元件的连接模块构造及其制造方法 Download PDFInfo
- Publication number
- CN101071807A CN101071807A CN200610080133.XA CN200610080133A CN101071807A CN 101071807 A CN101071807 A CN 101071807A CN 200610080133 A CN200610080133 A CN 200610080133A CN 101071807 A CN101071807 A CN 101071807A
- Authority
- CN
- China
- Prior art keywords
- connecting line
- passive device
- layout
- chip
- link block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 73
- 238000009792 diffusion process Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000004642 Polyimide Substances 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 27
- 238000005538 encapsulation Methods 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- 229910000881 Cu alloy Inorganic materials 0.000 description 8
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种具有被动元件的连接模块构造及其制造方法，所述连接模块包含一基板、一连接线布局、至少一被动元件以及至少一芯片置放区，其中所述连接线布局形成于所述基板上，所述被动元件形成于所述连接线布局上，与所述连接线布局电连接，所述芯片放置区形成于所述基板上，与所述连接线布局位于基板上的不同区域，其中所述被动元件的尺寸可进行调整以产生所述连接模块所需的阻值，所述芯片置放区的连接电路、数量以及分布位置可根据需求动态调整，使得所述模块的尺寸得以缩小。
Description
技术领域
本发明涉及一种多芯片载板封装(Package)以及连接模块制造方法及其结构，尤指一种整合被动元件制造工艺并将利用晶片基板空间置入芯片，以降低封装难度的方法及其结构。
背景技术
近年来电子产品朝轻、薄、短、小及高功能发展，封装市场也随信息及通信产品朝高频化、高I/O数及小型化的趋势演进。随着IC制造工艺技术的进步，IC内部的元件越做越小，数据处理的速度越来越快，所需的频率越来越高，且数据对外沟通的需求也越来越大，也就是IC的接脚需求越来越多，于是能提供高脚位、高频的载板封装渐成主流。
目前载板封装又可根据芯片的多寡分为单一芯片与多芯片封装二种，单一芯片封装主要有球状栅阵列封装(Ball Grid Array；BGA)、倒装芯片封装(Flip Chip；FC)、芯片尺寸封装(Chip Scale Package；CSP)、插针网格阵列封装(Pin Grid Array Package；PGA)、柱栅阵列封装(Column Grid Array；CGA)等，而多芯片封装则是以堆叠式封装(Stack IC Package)、多芯片模块封装(Multi Chip Module；MCM)、多重芯片封装(multichip package memory；MCP)存储器等复合式封装(System on Package；SOP)为主。
SOP是指将两颗以上的晶粒(die)通过封装的方式整合在一起，亦有人称之为SiP(system-in-package)。SOP可分成三个主要的类型一MCP(multichippackage)、MCM(multichip modules)与IP(integrated packaging)，其中MCP包含两种主要的形式：1.并排式(side-by-side)；2.堆叠式(stacked chip)。
其封装方式与特性叙述如下：
1.请见图1所示，为并排式多芯片封装结构100，该并排式结构100成本较低，但因芯片间没有连结导致脚数和个别封装差不多。
2.请见图2所示，为堆叠式多芯片封装结构200，该堆叠式结构200所需的面积缩减，但需要较为精确的工艺。
再者，SOP还牵涉到晶片制造时是否能成功的整合这些元件到同一个工艺上，且纵使整合到相同的晶片工艺中，芯片的效能是否会降低、成品率是否能维持、成本增加多少、效能降低是否会影响产品的性能(performance)，这些问题也都值得思考。此外，为了不让封装过程变得太过复杂、芯片面积过大，SOP在晶粒的整合上也有数目的限制，且当越多的晶粒被封装在一起，也表示封装的成品率(yield)会随之降低。
为此，本发明提供一种具有被动元件的连接模块构造及其制造方法，以解决现有封装方法的问题。
发明内容
本发明的主要目的为提供一具有被动元件的连接模块，包含至少一芯片置放区以及至少一被动元件，其中所述被动元件的尺寸可进行调整以产生所述连接模块所需的阻值，所述芯片置放区的连接电路、数量以及分布位置可根据需求动态调整，使得所述模块的尺寸得以缩小。
本发明的另一目的为提供一具有被动元件的连接模块，包含至少一芯片置放区以及至少一被动元件，具有被动元件的连接模块的结构膜厚度以及导线尺寸可以根据不同元件阻值的需求进行调整。
本发明的另一目的为提供一具有被动元件的连接模块，包含至少一芯片置放区以及至少一被动元件，其中所述芯片置放区的连接电路建于所述电连接模块内，得以减低封装脚数以增加所述连接模块信赖性。
本发明的另一目的为提供一具有被动元件的连接模块，包含至少一芯片置放区以及至少一被动元件，其中所述芯片置放区为一凹型槽，可嵌入至少一元件使得所述嵌入元件不增加所述电连接模块的高度，降低进行堆叠式半导体工艺时得以降低工艺难度。
本发明的另一目的为提供一具有被动元件的晶片级封装工艺连接模块，包含至少一芯片置放区以及至少一被动元件，该连接模块可于完成封装并进行测试后才进行分割。
本发明的另一目的为提供一半导体制造方法以形成具有被动元件的连接模块，该具有被动元件的连接模块的表面是利用具电性隔绝能力的光感应材料进行模块保护并定义至少一芯片置放区。
本发明的另一目的为提供一具有被动元件的芯片模块，包含至少一芯片置放区、至少一被动元件以及至少一芯片，其中所述被动元件的尺寸可进行调整以产生连接模块所需的阻值，所述芯片置放区的连接电路、数量以及分布位置可依需求动态调整，使得所述模块的尺寸得以缩小，所述芯片置入所述芯片置放区内，以增加所述半导体模块的信赖性。
为达成上述目的，本发明提供一种具有被动元件的连接模块，包含：
一基板；
一连接线布局，包含至少一连接线，形成于所述基板上，提供芯片模块运作所需的电连接；
一被动元件布局，包含至少一被动元件形成于所述连接线布局上，与该连接线布局电连接，提供连接模块运作所需的阻值；
至少一芯片置放区，所述芯片置放区是刻蚀所述基板产生，与所述连接线布局以及被动元件布局形成所述基板不同区域；以及
至少一芯片，置入所述芯片置放区中，与所述连接线布局电连接。
本发明另提供一种具有被动元件的连接模块，其包含：
一基板；
一连接线布局，包含至少一连接线，形成于所述基板上，提供芯片模块运作所需的电连接；
一被动元件布局，包含至少一被动元件形成于所述连接线布局上，与所述连接线布局电连接，提供所述连接模块运作所需的阻值；
至少一外加芯片置放区，所述外加芯片置放区是刻蚀所述基板产生，与所述连接线布局以及所述被动元件布局形成所述基板不同区域。
所述连接模块还包含一扩散阻挡层以及一成长底层，其中所述扩散阻挡层与所述连接线布局电连接，所述成长底层形成于所述扩散阻挡层上，与所述被动元件布局电连接。
所述连接模块还包含一保护层，该保护层覆盖于所述被动元件布局以及所述连接线布局上，用以增加所述连接模块可靠性。
所述被动元件是利用下列参数之一加以控制：所述被动元件的大小、形状、厚度以及表面状态。
所述连接线是利用下列参数之一加以控制：线宽、结构层厚度。
所述被动元件是利用下列参数之一加以控制：所述被动元件的大小、形状、厚度以及表面状态。
所述保护层是利用下列电性隔绝材料的一种形成：光感应苯环丁烯、聚酰亚胺、环氧树指或UV胶。
所述被动元件以及所述芯片置放区的位置以及数量可根据需要改变配置。
所述基底为一硅晶片。
为实现上述目的，本发明还提供一种半导体制造方法，用以形成具有被动元件的芯片模块，包含下列步骤：
(a)于一基板上形成一连接线布局，该连接线布局包含至少一连接线，提供所述芯片模块运作所需的电连接；
(b)于所述连接线布局上形成一被动元件布局，该被动元件布局包含至少一被动元件，与所述连接线布局电连接，提供所述芯片模块运作所需的阻值；
(c)刻蚀所述基板产生一芯片置放布局，该芯片置放布局包含至少一芯片置放槽，所述芯片置放槽与所述连接线布局位于所述基板上不同区域；
(d)置入至少一外加芯片于所述芯片置放槽；
(e)电连接所述外加芯片与所述连接线布局。
步骤(a)还包含下列步骤：
在所述连接线布局上形成一扩散阻挡层，其中该扩散阻挡层与所述连接线布局电连接；
于所述扩散阻挡层上形成一成长底层，与所述扩散阻挡层电连接。
步骤(e)还包含下列步骤：
于所述连接线布局以及所述被动元件布局上形成一保护层，用以增加所述芯片模块的可靠性。
所述步骤(e)还包含下列步骤：
于所述连接线布局以及所述被动元件布局上形成一保护层，用以增加所述芯片模块的可靠性。
通过单纯示范最适于实施本发明的模式中之一，熟悉此项技术人士将可自以下说明了解本发明的特点及优势中之一或部分或全部，其中该说明显示及描述本发明的较佳具体实施例。如应可了解到，本发明能有不同具体实施例，并且其数个细节能在各种明显方面中修改，且全部不脱离本发明。因此，附图及说明书基本上可视为范例性而非限制性。
本发明为制作一连接模块的方法，利用晶片封装结构取代部分印刷电路板的电连接功能，通过整合被动元件、连接线布局以及芯片置放区的方式，制造一连接模块，首先通过晶片封装与被动元件工艺的整合，缩减制造工艺所需时间与复杂度，减少封装时间、减低外接被动元件的信号衰减与噪音对系统造成的不利影响并透过保护层的运用，使晶片以及被动元件的成品率同时提升，当发生工艺缺陷时，亦易于进行重工。亦利用晶片本体产生芯片置放空间，使得包含芯片的所述连接结构的厚度较为均匀，而不因芯片的高度使得封装结构厚度不均，增加后续堆叠式工艺的难度。再者通过被动元件与芯片的整合，还可减少两者间复杂接线所造成的信赖信降低。同时利用硬化的光刻胶层增加所述封装结构的强度。
附图说明
图1为并排式多芯片封装结构100；
图2为堆叠式多芯片封装结构200；
图3A、图3B、图3C、图3D以及图3E为本发明的一较佳实施例的连接线布局工艺；
图3F、图3G以及图3H为本发明较佳实施例的一被动元件制造工艺；
图3I、图3J以及图3K为本发明一较佳实施例的芯片置放区工艺。
主要元件符号说明：
100并排式多芯片封装结构 200堆叠式多芯片封装结构
310晶片 321第一氧化硅层
322第一铝铜合金层 323第一导线布局
324第二氧化硅层 324A第一电连接开口布局
325第二铝铜合金层 326第二导线布局
327第三氧化硅层 328第二电连接开口布局
331一扩散阻挡层 332成长底层
333第一光刻胶层 334被动元件连接开口布局
341第二光刻胶层 342连接垫开口
343布局芯片放置区开口布局 344芯片置放区
345芯片 350被动元件
具体实施方式
请见图3A-图3k所示，为本发明的一较佳实施例所揭露的一种半导体制造方法，用以形成具有被动元件的连接模块。本实施例中，首先于一晶片(wafer)上形成一连接线布局。
请见图3A、图3B、图3C、图3D以及图3E所示，其为本发明的一较佳实施例的连接线布局制造工艺。请见图3A，首先于一晶片310上形成一第一氧化硅层32 1，随后沉积一第一铝铜合金(AlCu)层322于第一氧化硅层321上。本实施例中，所述第一氧化硅层321是利用热扩散法于晶片上形成，所述第一铝铜合金层322是利用物理沉积法形成，但亦不以此为限。
请参考图3B，随后于所述第一铝铜合金层322上进行刻蚀工艺以形成第一导线布局323，本实施例中，该刻蚀工艺是通过曝光显影工艺对所述第一铝铜合金层322进行导线定义，随后刻蚀未被定义为导线的所述第一铜化铝层322区域以形成第一导线布局323，最后移除光感应材料。
请见图3C，于所述第一导线布局上形成一第二氧化硅层324，随后利用曝光显影工艺，于所述第二氧化硅层324上定义一第一电连接开口布局324A，刻蚀被定义为连接开口的第二氧化硅层324区域，使得所述第一导线布局323上用以进行电连接的区域得以暴露，最后移除光感应材料。该第一电连接开口布局324A所暴露的所述第一导线布局323区域，为所述第一导线布局323的电连接点，为所述第一导线布局323进行电连接的接触区域。
请见图3D，沉积一第二铝铜合金(AlCu)层325于所述第二氧化硅层324上，并通过所述电连接开口布局与所述第一导线布局323结合以实现与第一导线布局323的电连接。随后于第二铝铜合金层325上进行刻蚀工艺以形成一第二导线布局326，本实施例中，该刻蚀工艺是透过曝光显影过程对该第二铝铜合金层325进行导线定义，随后刻蚀未被定义为导线的所述第二铝铜合金层325区域以形成所述第二导线布局326，最后移除光感应材料。
请参考图3E所示，于所述第二导线布局326上形成一第三氧化硅层327，随后利用曝光显影过程，于该第三氧化硅层327上定义一第二电连接开口布局328，刻蚀被定义为连接开口的第三氧化硅层327区域，使得该第二导线布局326上用以进行电连接的区域得以暴露，最后移除光感应。所述第二电连接开口布局328所暴露的所述第二导线布局326区域，为所述第二导线布局326的电连接点，为所述第二导线布局326进行电连接的接触区域。
上述的工艺是用以于一指定基底上形成一连接线布局，其中该连接线布局的连接线层为两层，但不以此为限，完成该模块电线连接线布局所需的层数、材料、工艺方法，均应视为已为本发明所揭露。
请参考图3F，图3G以及图3H，其为本发明较佳实施例的一被动元件制备工艺。请参考图3F，依序于所述第三氧化硅层327上形成一扩散阻挡层331(barrier layer)与一成长底层332(seed layer)，其中所述扩散阻挡层331通过所述第二电连接开口布局328与所述第二导线布局326结合，所述成长底层332形成于扩散阻挡层331上。
所述扩散阻挡层331为所述第二导线布局326与所述成长底层332之间的缓冲层，通过所述扩散阻挡层331的使用，根源于铜的高扩散系数以及于硅基材中形成深层能级所造成的元件电性劣化问题，甚至铜对常见介电层的低附着性问题，均可获得解决。常见用于扩散阻挡层331的材料可为钨(W)、钛钨合金(TiW)、钽/氮化钽(Ta/TaN)、钛/氮化钛(Ti/TiN)等材料及其组合，但亦不以此为限。所述成长底层332用以提供金属层成核与成长所需且避免应力过大所发生的脱层问题，该成长底层332可视金属层材料而调整，常见为铜(Cu)以及金(Au)材料，但亦不以此为限。
请见图3G，于该成长底层332上形成一第一光刻胶层333，该第一光刻胶层333的材料为可通过曝光显影完成图形定义的光感应材料，本实施例中，所述第一光刻胶层333可利用光感应苯环丁烯(photosensitive BCB)或聚酰亚胺(polyimide)等材料实施，但亦不以此为限，如环氧树指(epoxy)或UV胶等，亦为常见的接合材料。随后利用曝光显影工艺，于所述第一光刻胶层333上定义一被动元件连接开口布局334，刻蚀被定义为被动元件连接开口的所述第一光刻胶层333区域。所述被动元件连接开口布局334所暴露的所述成长底层332区域，为所述成长底层332的电性连接点，为该成长底层332进行电连接的接触区域。
请见图3H，于所述被动元件连接开口布局334所暴露的成长底层332区域上形成进行电镀铜以形成至少一个被动元件350，例如电感、电阻以及电容元件等，所述被动元件的特性可通过所述被动元件连接开口布局开口的大小、形状厚度以及表面状态等参数变化加以控制。
接着利用光刻胶去除剂去除所述第一光刻胶层333，并分别对所述被动元件、所述成长底层332以及扩散阻挡层331分别进行刻蚀，使得所述被动元件尺寸得以符合所需阻值，未被所述被动元件覆盖的所述成长底层332以及扩散阻挡层331均去除以暴露所述第三氧化硅层327。
上述工艺是用以于所述连接线布局上形成至少一被动元件，任何基于上述工艺，而对工艺顺序、刻蚀方式以及工艺材料进行变化的实施方式，均应视为已为本发明所揭露。
请见图3I、图3J以及图3K，其为本发明一较佳实施例的芯片置放区工艺，请参考图3I，首先利用旋转涂布(spin-coating)方法涂布一第二光刻胶层341，随后利用曝光显影工艺，于所述第二光刻胶层341上定义一连接垫开口布局342以及一芯片放置区开口布局343，刻蚀被定义为连接垫开口以及芯片放置区开口的所述第二光刻胶层341区域，并对所述第二光刻胶层341进行硬化(Curing)处理，使得所述第二光刻胶层341具有保护所述连接模块的效果。
请参考图3J，随后对所述第二光刻胶层341进行刻蚀，使得所述被动元件350上用以进行电连接的区域得以暴露，并且利用反应离子刻蚀机对所述连接结构进行刻蚀，以形成至少一芯片放置区344。
请见图3K所示，将至少一的芯片345置于所述芯片置放区344中，本实施例中，利用树脂将所述芯片345黏附于所述芯片置放区344底部，随后将所述芯片345利用接合(wire bonding)方式与指定的所述被动元件电连接区域进行电连接，但亦不以此为限，任何适于进行所述芯片345以及所述被动元件进行电连接的方式，均可被替换实施。
本发明为制作一连接模块的工艺，利用晶片封装结构取代部分印刷电路板的电连接功能，通过整合被动元件、连接线布局以及芯片置放区的方式，制造一连接模块，首先通过晶片封装与被动元件制造工艺的整合，缩减工艺所需时间与复杂度，减少封装时间、减低外接被动元件的信号衰减与噪声对系统造成的不利影响并通过保护层的运用，使晶片以及被动元件的成品率同时提升，当发生工艺缺陷时，亦易于进行重工。亦利用晶片本体产生芯片置放空间，使得包含芯片的所述连接结构的厚度较为均匀，而不因芯片的高度使得封装结构厚度不均，增加后续堆叠式工艺的难度。再者通过被动元件与芯片的整合，亦可减少两者间复杂接线所造成的信赖信降低。同时利用硬化的光刻胶层增加该封装结构的强度。
本发明较佳具体实施例的前述说明是用于示范及说明目的。其非旨于彻底或使本发明限于该精确形式或已揭示的范例性具体实施例。因此，先前说明应视为示范性而非限制性。显然许多修正及变化对于熟悉此项技术人士将是很明显的。具体实施例的选择及描述是为了更佳解释本发明的原理及其实际应用的最佳模式，从而允许熟悉此项技术人士理解用于各种具体实施例的本发明，且具有适合于特定使用或所涵盖实作的各种修改。本发明意于使其范畴由权利要求书的范围及其等同者定义，其中除非另有说明，否则所有请求项均包含其最广泛的合理范围。应了解到，可由熟悉此项技术的人士对于具体实施例进行改变，而不脱离由权利要求书所定义的本发明的范畴。再者，本说明书中没有任何元件及组件意以用于公众，不管该元件或组件是否在权利要求请求保护的范围中明确地提及。此外，本说明书的摘要是提供用以顺应摘要规则的要求，其允许搜寻者迅速地确定从此说明书发布的任何专利的技术揭露主题。应要了解到其非用于解释或限制申请专利范围的范畴或意涵。
Claims (28)
1.一种具有被动元件的芯片模块，其特征在于包含：
一基板；
一连接线布局，包含至少一连接线，形成于所述基板上，提供所述芯片模块运作所需的电连接；
一被动元件布局，包含至少一被动元件，形成于所述连接线布局上，与该连接线布局电连接，提供所述连接模块运作所需的阻抗值；
至少一芯片置放区，所述芯片置放区是刻蚀所述基板产生，与所述连接线布局以及所述被动元件布局形成所述基板不同区域；以及
至少一芯片，置入所述芯片置放区中，与所述连接线布局电连接。
2.根据权利要求1所述的芯片模块，其特征在于还包含一扩散阻挡层以及一成长底层，其中所述扩散阻挡层与所述连接线布局电连接，所述成长底层形成于所述扩散阻挡层上，与所述被动元件布局电连接。
3.根据权利要求2所述的芯片模块，其特征在于：还包含一保护层，该保护层覆盖于所述被动元件布局以及所述连接线布局上，用以增加所述芯片模块可靠性。
4.根据权利要求1所述的芯片模块，其特征在于所述被动元件是利用下列参数之一加以控制：所述被动元件的大小、形状、厚度以及表面状态。
5.根据权利要求1所述的芯片模块，其特征在于所述连接线是利用下列参数之一加以控制：线宽、结构层厚度。
6.根据权利要求4所述的芯片模块，其特征在于所述连接线是利用下列参数之一加以控制：线宽、结构层厚度。
7.根据权利要求3所述的芯片模块，其特征在于所述被动元件是利用下列参数之一加以控制：所述被动元件的大小、形状、厚度以及表面状态。
8.根据权利要求6所述的芯片模块，其特征在于所述连接线是利用下列参数之一加以控制：线宽、结构层厚度。
9.根据权利要求3所述的芯片模块，其特征在于所述保护层是利用下列电性隔绝材料的一种形成：光感应苯环丁烯、聚酰亚胺、环氧树指或UV胶。
10.根据权利要求1所述的芯片模块，其特征在于所述被动元件以及所述芯片置放区的位置以及数量可根据需要改变配置。
11.一种具有被动元件的连接模块，其特征在于包含：
一基板；
一连接线布局，包含至少一连接线，形成于所述基板上，提供芯片模块运作所需的电连接；
一被动元件布局，包含至少一被动元件形成于所述连接线布局上，与所述连接线布局电连接，提供所述连接模块运作所需的阻值；
至少一外加芯片置放区，所述外加芯片置放区是刻蚀所述基板产生，与所述连接线布局以及所述被动元件布局形成所述基板不同区域。
12.根据权利要求11所述的连接模块，其特征在于还包含一扩散阻挡层以及一成长底层，其中所述扩散阻挡层与所述连接线布局电连接，所述成长底层形成于所述扩散阻挡层上，与所述被动元件布局电连接。
13.根据权利要求12所述的连接模块，其特征在于还包含一保护层，所述保护层覆盖于所述被动元件布局以及所述连接线布局上，用以增加所述芯片模块可靠性。
14.根据权利要求11所述的连接模块，其特征在于所述被动元件是利用下列参数之一加以控制：所述被动元件的大小、形状、厚度以及表面状态。
15.根据权利要求11所述的连接模块，其特征在于所述连接线是利用下列参数之一加以控制：线宽、结构层厚度。
16.根据权利要求14所述的连接模块，其特征在于所述连接线是利用下列参数之一加以控制：线宽、结构层厚度。
17.根据权利要求13所述的连接模块，其特征在于所述被动元件是利用下列参数之一加以控制：所述被动元件的大小、形状、厚度以及表面状态。
18.根据权利要求16所述的连接模块，其特征在于所述连接线利用下列参数之一加以控制：线宽、结构层厚度。
19.根据权利要求13所述的连接模块，其特征在于所述保护层利用下列电性隔绝材料的一种形成：光感应苯环丁烯、聚酰亚胺、环氧树指或UV胶。
20.根据权利要求11所述的连接模块，其特征在于所述被动元件以及所述芯片置放区的位置以及数量可依需要改变配置。
21.根据权利要求18所述的连接模块，其特征在于所述基底为一硅晶片。
22.一种半导体制造方法，用以形成具有被动元件的芯片模块，其特征在于包含下列步骤：
(a)于一基板上形成一连接线布局，该连接线布局包含至少一连接线，提供所述芯片模块运作所需的电连接；
(b)于所述连接线布局上形成一被动元件布局，该被动元件布局包含至少一被动元件，与所述连接线布局电连接，提供所述芯片模块运作所需的阻值；
(c)刻蚀所述基板产生一芯片置放布局，该芯片置放布局包含至少一芯片置放槽，所述芯片置放槽与所述连接线布局位于该基板上不同区域；
(d)置入至少一外加芯片于所述芯片置放槽；
(e)电连接所述外加芯片与所述连接线布局。
23.根据权利要求22所述的半导体制造方法，其特征在于步骤(a)还包含下列步骤：
于所述连接线布局上形成一扩散阻挡层，其中该扩散阻挡层与所述连接线布局电连接；
于所述扩散阻挡层上形成一成长底层，与所述扩散阻挡层电连接。
24.根据权利要求22所述的半导体制造方法，其特征在于步骤(e)还包含下列步骤：
于所述连接线布局以及所述被动元件布局上形成一保护层，用以增加所述芯片模块的可靠性。
25.根据权利要求23所述的半导体制造方法，其特征在于所述步骤(e)还包含下列步骤：
于所述连接线布局以及所述被动元件布局上形成一保护层，用以增加所述芯片模块的可靠性。
26.根据权利要求22所述的半导体制造方法，其特征在于所述保护层是利用下列电性隔绝材料的一种形成：光感应苯环丁烯、聚酰亚胺、环氧树指或UV胶。
27.根据权利要求25所述的半导体制造方法，其特征在于所述保护层是利用下列电性隔绝材料的一种形成：光感应苯环丁烯、聚酰亚胺、环氧树指以及UV胶。
28.根据权利要求22所述的半导体制造方法，其特征在于所述被动元件以及所述芯片置放区的位置以及数量可依需要改变配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610080133.XA CN100552942C (zh) | 2006-05-09 | 2006-05-09 | 具有无源元件的连接模块构造及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610080133.XA CN100552942C (zh) | 2006-05-09 | 2006-05-09 | 具有无源元件的连接模块构造及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101071807A true CN101071807A (zh) | 2007-11-14 |
| CN100552942C CN100552942C (zh) | 2009-10-21 |
Family
ID=38898889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610080133.XA Expired - Fee Related CN100552942C (zh) | 2006-05-09 | 2006-05-09 | 具有无源元件的连接模块构造及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100552942C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044500B (zh) * | 2009-10-16 | 2013-08-07 | 相互股份有限公司 | 芯片载板及其封装结构与方法 |
| CN103236424A (zh) * | 2013-04-16 | 2013-08-07 | 江苏物联网研究发展中心 | 晶圆级封装结构及封装方法 |
| CN104078443A (zh) * | 2013-03-27 | 2014-10-01 | 旺宏电子股份有限公司 | 半导体复合层结构及具有其的半导体封装结构 |
| CN107895717A (zh) * | 2016-10-03 | 2018-04-10 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
-
2006
- 2006-05-09 CN CN200610080133.XA patent/CN100552942C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044500B (zh) * | 2009-10-16 | 2013-08-07 | 相互股份有限公司 | 芯片载板及其封装结构与方法 |
| CN104078443A (zh) * | 2013-03-27 | 2014-10-01 | 旺宏电子股份有限公司 | 半导体复合层结构及具有其的半导体封装结构 |
| CN103236424A (zh) * | 2013-04-16 | 2013-08-07 | 江苏物联网研究发展中心 | 晶圆级封装结构及封装方法 |
| CN107895717A (zh) * | 2016-10-03 | 2018-04-10 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100552942C (zh) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777502B2 (en) | Semiconductor chip, package structure, and pacakge-on-package structure | |
| TWI670778B (zh) | 封裝結構及其形成方法 | |
| US10446520B2 (en) | 3D semiconductor package interposer with die cavity | |
| US9679882B2 (en) | Method of multi-chip wafer level packaging | |
| US7737003B2 (en) | Method and structure for optimizing yield of 3-D chip manufacture | |
| US7242081B1 (en) | Stacked package structure | |
| US6887769B2 (en) | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same | |
| Beyne | 3D system integration technologies | |
| US9130024B2 (en) | Three-dimensional semiconductor device | |
| US8754514B2 (en) | Multi-chip wafer level package | |
| TWI225670B (en) | Packaging method of multi-chip module | |
| CN108074828A (zh) | 封装结构及其形成方法 | |
| US20080153204A1 (en) | Semiconductor dice having back side redistribution layer accessed using through-silicon vias, methods | |
| US20090212420A1 (en) | integrated circuit device and method for fabricating same | |
| CN104051383B (zh) | 封装的半导体器件、封装半导体器件的方法以及PoP器件 | |
| US6969906B2 (en) | Multi-chip package and method for manufacturing the same | |
| WO2005036632A1 (en) | Integrated electronic chip and interconnect device and process for making the same | |
| KR20000005670A (ko) | 칩-온-칩패키지및그제조방법 | |
| US20070246837A1 (en) | IC chip package with minimized packaged-volume | |
| CN107622996B (zh) | 三维高密度扇出型封装结构及其制造方法 | |
| JP2008211187A (ja) | 半導体パッケージ及びその製造方法 | |
| CN115132593A (zh) | 一种三维封装结构及其制备方法 | |
| CN100552942C (zh) | 具有无源元件的连接模块构造及其制造方法 | |
| CN111952268A (zh) | 多模块集成内插器和由此形成的半导体器件 | |
| TW202201583A (zh) | 封裝結構的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091021 Termination date: 20140509 |