CN104078024A

CN104078024A - 一种多相位栅极驱动电路及其布局方法

Info

Publication number: CN104078024A
Application number: CN201410349932.7A
Authority: CN
Inventors: 柯健专; 蔡孟杰
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2014-07-22
Filing date: 2014-07-22
Publication date: 2014-10-01

Abstract

本发明提供一种多相位栅极驱动电路及其布局方法。该电路包括：多个第一阵列基板行驱动电路，电性耦接至一主动区；以及多个第二阵列基板行驱动电路，与主动区电性断开，第二阵列基板行驱动电路与第一阵列基板行驱动电路依次布设在垂直方向上。其中，第二阵列基板行驱动电路所对应的布局区域小于第一阵列基板行驱动电路所对应的布局区域。相比于现有技术，本发明在电路布局时将第二阵列基板行驱动电路的布局区域缩小为与第一阵列基板行驱动电路成一定比例，从而大大节省布板空间，降低对面板上下额缘空间的不利影响。

Description

一种多相位栅极驱动电路及其布局方法

技术领域

本发明涉及一种栅极驱动技术，尤其涉及一种多相位栅极驱动电路及其布局方法。

背景技术

液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)是目前液晶显示器中的主流产品。随着TFT-LCD产品的竞争日益激烈，各制造厂商纷纷通过采用新技术来降低产品的成本，提高产品的市场竞争力。其中，GOA(Gatedriver On Array，阵列基板行驱动)技术是将TFT-LCD的栅极驱动器集成在阵列基板上，形成对面板的扫描驱动。相比传统的覆晶薄膜(Chip OnFilm，COF)和直接绑定在玻璃上(Chip On Glass，COG)的工艺，其不仅可以节省成本，而且面板可以做到两边对称美观设计，省去了栅集成电路(Gate IC)的引线粘合(bonding)区域以及扇出(fanout)布线空间，实现了窄边框的设计。同时，由于GOA技术可以省去栅极方向的粘合工艺，对产能和合格率的提升也比较有利。

在现有技术中，栅极驱动电路常用的一种GOA电路采用7T2C(包括7个开关管和2个电容)模式，栅极驱动电路中的一个GOA单元仅能够驱动一行栅极，且驱动每行栅极需要7个TFT。该GOA电路的优势主要体现在：时钟信号的频率较低，因而GOA单元的功耗较小。此外，由于栅极脉冲的脉宽较大，可实现低环境温度的电路操作。然而，该GOA电路也存在诸多缺陷，其倾向于使用虚拟(dummy)GOA设计，但这会增加更多的布板空间，使得面板上下额缘的厚度增加，不利于窄边框化趋势。例如，对八相GOA电路而言，现有的布板方案需要上下各四级的虚拟GOA。若使用虚拟GOA与正常GOA维持同样的尺寸大小，则需要相当大的布板空间来摆放虚拟GOA电路以及虚拟像素开关负载，这将造成原来的面板上下额缘空间不足。

有鉴于此，如何设计一种新颖的多相位栅极驱动电路布局方案，以解决现有技术中的上述缺陷，是业内相关技术人员亟待解决的一项课题。

发明内容

针对现有技术中的多相位栅极驱动电路在布板设计时所存在的上述缺陷，本发明提供一种多相位栅极驱动电路及其布局方法。

依据本发明的一个方面，提供了一种多相位栅极驱动电路的布局(layout)方法，包括以下步骤：

提供多个第一GOA电路，电性耦接至一主动区(AA，Active Area)；以及

提供多个第二GOA电路，与所述主动区电性断开，所述第二GOA电路与所述第一GOA电路依次布设在垂直方向上，

其中，所述第二GOA电路所对应的布局区域小于所述第一GOA电路所对应的布局区域。

在其中的一实施例，所述第二GOA电路的布局区域的宽度为所述第一GOA电路的布局区域的宽度的57.1％。

在其中的一实施例，所述第一GOA电路和所述第二GOA电路均包括一缓冲开关管，所述第二GOA电路中的缓冲开关管尺寸大小与所述第一GOA电路中的缓冲开关管尺寸大小之间的比值小于10％。

在其中的一实施例，所述第二GOA电路中的缓冲开关管尺寸大小与所述第一GOA电路中的缓冲开关管尺寸大小之间的比值小于5％。

在其中的一实施例，所述缓冲开关管为多晶硅(a-Si)材质或铟镓锌氧化物(IGZO)材质制作而成的薄膜晶体管。

在其中的一实施例，所述第二GOA电路的布局区域还设有多个电容，每一电容用作虚拟(dummy)的栅极负载。

依据本发明的又一个方面，提供了一种多相位栅极驱动电路，包括：

多个第一GOA电路，电性耦接至一主动区(AA，Active Area)；以及

多个第二GOA电路，与所述主动区电性断开，所述第二GOA电路与所述第一GOA电路依次布设在垂直方向上，

采用本发明的多相位栅极驱动电路及其布局方法，其第一GOA电路(normal GOA)电性耦接至一主动区，第二GOA电路(dummy GOA)与该主动区电性断开，第二GOA电路与第一GOA电路依次布设在垂直方向上，并且该第二GOA电路所对应的布局区域小于第一GOA电路所对应的布局区域。相比于现有技术，本发明在电路布局时，将第二GOA电路的布局区域缩小为与第一GOA电路成一定比例，从而大大节省布板空间，降低对面板上下额缘空间的不利影响。此外，本发明还可在第二GOA电路布局空间额外地加入电容，以取代现有技术中原先需单独布局的虚拟像素开关的负载所占空间，进一步提升电路的layout利用率。

附图说明

读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，

图1示出现有技术中的一种多相位栅极驱动电路的结构示意图；

图2(a)和图2(b)分别示出图1的多相位栅极驱动电路在布局设计时，正常GOA电路与虚拟GOA电路各自所占用的布局区域的状态示意图；

图3示出依据本发明的一实施方式，多相位栅极驱动电路的正常GOA电路与虚拟GOA电路各自所占用布局区域的状态示意图；以及

图4示出依据本发明的另一实施方式，用于多相位栅极驱动电路的布局方法的流程框图。

具体实施方式

为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。

下面参照附图，对本发明各个方面的具体实施方式作进一步的详细描述。

图1示出现有技术中的一种多相位栅极驱动电路的结构示意图。图2(a)和图2(b)分别示出图1的多相位栅极驱动电路在布局设计时，正常GOA(Gate driver On Array，阵列基板行驱动)电路与虚拟GOA电路各自所占用的布局区域的状态示意图。

参照图1，该多相位栅极驱动电路包括7个开关管(即，开关管M1～M7)和两个电容(即，电容C1和C2)，因此也可称为“7T2C”架构。例如，开关管M2的栅极和缓冲开关管M7的栅极均电性耦接至开关管M4的漏极和开关管M1的漏极，开关管M3的栅极和开关管M6的栅极均电性耦接至开关管M2的漏极以及电容C1，且电容C2跨接在缓冲开关管M7的栅极与开关管M6的漏极之间。

在驱动电路的实际运作中，往往需设置多个虚拟(dummy)GOA电路来实现其它功能，诸如使正常(normal)GOA电路复位。在此，正常GOA电路电性耦接至面板的主动区(AA，Active Area)，用来输出栅极控制信号来驱动主动区中的薄膜晶体管；相比之下，虚拟GOA电路(也可称作“伪GOA电路”)并不与面板的主动区耦接，其与主动区保持电性断开状态。

参照图2a和图2b，数字标记10表示正常GOA电路，20表示虚拟GOA电路，30表示虚拟像素开关负载(dummy pixel TFT loading)。举例来说，对于八相GOA电路而言，现有的布板方案需要上下各四级的虚拟GOA电路，其中图2a的正常GOA电路10的上方设置4级虚拟GOA电路20，且图2b的正常GOA电路10的下方也设置4级虚拟GOA电路20。另外，在虚拟GOA电路20的右侧还需设置另一布板空间来摆放虚拟像素开关负载30。如前所述，在现有技术中，虚拟GOA电路20与正常GOA电路10维持同样的尺寸大小，亦即，电路的布板空间的区域大小完全相等，这势必需要相当大的布板空间来摆放虚拟GOA电路20以及虚拟像素开关负载30，从而造成原来的面板上下额缘空间不足。若增加面板上下额缘的厚度，则又不利于面板的窄边框化趋势。

为了有效地解决现有技术中的上述缺陷，本发明提供了一种多相位栅极驱动电路及其布局方法。图3示出依据本发明的一实施方式，多相位栅极驱动电路的正常GOA电路与虚拟GOA电路各自所占用布局区域的状态示意图。

如图3所示，本发明的多相位栅极驱动电路包括两个第一GOA电路10a和四个第二GOA电路20a。详细而言，第一GOA电路10a电性耦接至面板的主动区，第二GOA电路20a与主动区电性断开。第二GOA电路20a与第一GOA电路10a依次布设在垂直方向上，并且第二GOA电路20a所对应的布局区域(或是间距pitch)小于第一GOA电路10a所对应的布局区域(或是间距pitch)。

在一具体实施例，若第二GOA电路20a所对应的布局区域在水平方向上的长度等于第一GOA电路10a所对应的布局区域在水平方向上的长度，则本发明的电路布局满足：第二GOA电路20a的布局区域的宽度W2为第一GOA电路10a的布局区域的宽度W1的57.1％。

在一具体实施例，第一GOA电路10a包括缓冲开关管S1(对应于图1的开关管M7)，第二GOA电路20a包括缓冲开关管S2(对应于图1的开关管M7)，并且第二GOA电路20a中的缓冲开关管S2的尺寸大小与第一GOA电路10a中的缓冲开关管S1的尺寸大小之间的比值小于10％。较佳地，第二GOA电路20a中的缓冲开关管S2的尺寸大小与第一GOA电路10a中的缓冲开关管S1的尺寸大小之间的比值小于5％。例如，缓冲开关管S1和S2为多晶硅(a-Si)材质或铟镓锌氧化物(IGZO)材质制作而成的薄膜晶体管。

此外，第二GOA电路20a的布局区域还设有多个电容Cg，每一电容Cg用作虚拟(dummy)的栅极负载。相比于图2a和图2b，该虚拟的栅极负载Cg可替代现有技术中的虚拟像素开关负载30，且无需再额外增加电路的布板空间，因此可提升电路的布板密度。

参照图4，在该布局方法中，首先执行步骤S11，提供多个第一GOA(Gate driver On Array，阵列基板行驱动)电路，其电性耦接至一主动区。接着执行步骤S13，提供多个第二GOA电路，其与主动区电性断开。然后在步骤S15中，第二GOA电路与第一GOA电路在垂直方向上对齐排列。最后在步骤S17中，使第二GOA电路所对应的布局区域小于第一GOA电路所对应的布局区域。

结合图4和图3，在该栅极驱动电路的布局制程中，首先形成多个第一GOA电路10a，并将这些第一GOA电路电性耦接至一主动区。接着形成多个第二GOA电路20a，这些第二GOA电路20a与主动区电性断开。之后，将第二GOA电路20a与第一GOA电路10a在垂直方向上对齐排列，并且压缩第二GOA电路的布板空间从而使第二GOA电路20a所对应的布局区域小于第一GOA电路10a所对应的布局区域。

类似地，在一些实施例中，若第二GOA电路20a所对应的布局区域在水平方向上的长度等于第一GOA电路10a所对应的布局区域在水平方向上的长度，则本发明的电路布局满足：第二GOA电路20a的布局区域的宽度W2为第一GOA电路10a的布局区域的宽度W1的57.1％。

上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。

Claims

1.一种多相位栅极驱动电路的布局方法，其特征在于，所述布局方法包括以下步骤：

提供多个第一阵列基板行驱动电路，电性耦接至一主动区；以及

提供多个第二阵列基板行驱动电路，与所述主动区电性断开，所述第二阵列基板行驱动电路与所述第一阵列基板行驱动电路依次布设在垂直方向上，

其中，所述第二阵列基板行驱动电路所对应的布局区域小于所述第一阵列基板行驱动电路所对应的布局区域。

2.根据权利要求1所述的布局方法，其特征在于，所述第二阵列基板行驱动电路的布局区域的宽度为所述第一阵列基板行驱动电路的布局区域的宽度的57.1％。

3.根据权利要求1所述的布局方法，其特征在于，所述第一阵列基板行驱动电路和所述第二阵列基板行驱动电路均包括一缓冲开关管，所述第二阵列基板行驱动电路中的缓冲开关管尺寸大小与所述第一阵列基板行驱动电路中的缓冲开关管尺寸大小之间的比值小于10％。

4.根据权利要求3所述的布局方法，其特征在于，所述第二阵列基板行驱动电路中的缓冲开关管尺寸大小与所述第一阵列基板行驱动电路中的缓冲开关管尺寸大小之间的比值小于5％。

5.根据权利要求3或4所述的布局方法，其特征在于，所述缓冲开关管为多晶硅材质或铟镓锌氧化物材质制作而成的薄膜晶体管。

6.根据权利要求1所述的布局方法，其特征在于，所述第二阵列基板行驱动电路的布局区域还设有多个电容，每一电容用作虚拟的栅极负载。

7.一种多相位栅极驱动电路，其特征在于，所述多相位栅极驱动电路包括：

多个第一阵列基板行驱动电路，电性耦接至一主动区；以及

多个第二阵列基板行驱动电路，与所述主动区电性断开，所述第二阵列基板行驱动电路与所述第一阵列基板行驱动电路依次布设在垂直方向上，

8.根据权利要求7所述的多相位栅极驱动电路，其特征在于，所述第二阵列基板行驱动电路的布局区域的宽度为所述第一阵列基板行驱动电路的布局区域的宽度的57.1％。

9.根据权利要求7所述的多相位栅极驱动电路，其特征在于，所述第一阵列基板行驱动电路和所述第二阵列基板行驱动电路均包括一缓冲开关管，所述第二阵列基板行驱动电路中的缓冲开关管尺寸大小与所述第一阵列基板行驱动电路中的缓冲开关管尺寸大小之间的比值小于10％。

10.根据权利要求9所述的多相位栅极驱动电路，其特征在于，所述缓冲开关管为多晶硅材质或铟镓锌氧化物材质制作而成的薄膜晶体管。