CN104065361A - 一种用于消除毛刺信号的串行级联单比特滤波器结构 - Google Patents

Abstract

本发明为一种用于消除毛刺信号的串行级联单比特滤波器结构，包括：串行级联单比特滤波器模块、循环计数器电路、亚稳态消除电路；串行级联单比特滤波器模块又包括第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块；本发明通过单比特滤波器实现了根据相邻的两个采样数据恢复出受到毛刺信号干扰的原始数据，并通过串行级联单比特滤波器的方式，实现了消除不同宽度毛刺信号的设计，逐级滤除不同采样时钟宽度的脉冲信号；避免了传统等时间间隔采样方案无法正确还原等时间间隔毛刺信号的不足，实现了通用的毛刺信号消除电路。

Description

一种用于消除毛刺信号的串行级联单比特滤波器结构

技术领域

本发明涉及一种用于消除毛刺信号的串行级联单比特滤波器结构，属于信号处理技术领域。

背景技术

随着电路系统信号速度的增加，以及电磁环境变差，当使用的传输电缆长度比较长时，传输的信号之间会产生串扰，产生毛刺信号；PCB板内部同样存在不同程度的信号间串扰，产生毛刺信号；芯片内部由于存在竞争冒险，产生毛刺信号；不同场合的毛刺信号对系统的影响程度不同，但是都会导致系统的不稳定或存在潜在风险。

目前，对输入信号进行毛刺消除的处理，主要使用等间隔时间采样，但是这样的处理存在明显不足：

1、宽度小于一个采样时钟周期的毛刺信号，当毛刺信号与采样时钟的相位变化，会随机的采样到毛刺信号，或者采样不到毛刺信号，随机性的对系统产生影响，系统问题不一定会复现，对系统稳定性造成严重影响。

2、连续的2个毛刺信号，如果2个毛刺信号被2个连续的采样时钟采样，会产生连续接收2个采样时钟宽度的有效电平的假象，真实信号很难被恢复。

3、现有的毛刺信号消除电路，大多用传输的其他信号参与采样控制，当其他传输信号发生毛刺时，会产生消除毛刺的错误处理，比如SPI三线传输协议，串行使能有效时，用串行时钟信号采样串行数据信号；当串行使能信号有效时，对串行时钟信号和串行数据信号进行消除毛刺处理，这样消除毛刺电路通过判断串行使能信号进行复位等操作，如果串行使能信号产生毛刺信号，消除毛刺电路就会产生错误。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种用于消除毛刺信号的串行级联单比特滤波器结构，可以消除指定宽度内任何宽度的毛刺信号，不受毛刺信号与采样时钟相位的影响，不受毛刺信号连续程度的影响。

本发明的技术解决方案是：

一种用于消除毛刺信号的串行级联单比特滤波器结构包括：串行级联单比特滤波器模块、循环计数器、亚稳态消除电路，串行级联单比特滤波器模块包括第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块，所述的n为正整数；

亚稳态消除电路将外部输入的信号进行本地时钟同步处理，产生本地时钟同步信号，并将该信号送入第一级单比特滤波模块；

循环计数器用于产生循环的计数值，并将该计数值送入第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块；

第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块接收循环计数器发送的计数值，并与自身预设值进行比较，当计数值等于预设值时，单比特滤波器对输入的信号进行有条件判断的移位寄存操作；

第一级单比特滤波模块接收亚稳态消除电路输出的本地时钟同步的输入信号，对其进行滤波处理，滤除脉冲宽度为采样时钟周期的毛刺信号，产生了滤除1倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第二级单比特滤波器模块；

第二级单比特滤波模块接收第一级单比特滤波模块输出的1倍采样时钟周期宽度的毛刺滤波信号，对其进行滤波处理，滤除脉冲宽度为2倍采样时钟周期宽度的毛刺信号，产生了滤除2倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第三级单比特滤波器模块；

第三级单比特滤波模块接收第二级单比特滤波模块输出的2倍采样时钟周期宽度的毛刺滤波信号，对其进行滤波处理，滤除脉冲宽度为4倍采样时钟周期宽度的毛刺信号，产生了滤除4倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第四级单比特滤波器模块；

以此类推，第n级单比特滤波模块将滤除脉冲宽度为2^n-1倍采样时钟周期的毛刺信号，产生了滤除2^n-1倍采样时钟周期宽度的毛刺信号的输入信号；

所述的单比特滤波模块、循环计数器、亚稳态消除电路的使能信号在非阈值时，均为无效。

所述的第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块都包括移位寄存器1、移位寄存器2、移位寄存器3、计数器比较器、寄存器输出比较电路；

计数器比较器接收循环计数器发送的计数值，并且当计数值等于预设值时，计数器比较器产生寄存器使能信号，发送至移位寄存器1、移位寄存器2、移位寄存器3；

当寄存器使能信号有效时，移位寄存器1、移位寄存器2、移位寄存器3进行有条件判断的移位寄存操作，若输入信号为0，且移位寄存器1输出值为1，且移位寄存器2输出值为0时，即输入信号出现010的状态，移位寄存器1、移位寄存器2、移位寄存器3均赋值为0；若输入信号为1，且移位寄存器1输出值为0，且移位寄存器2输出值为1时，即输入信号出现101的状态，移位寄存器1、移位寄存器2、移位寄存器3均赋值为1；若不满足以上2种情况，则移位寄存器1、移位寄存器2、移位寄存器3进行移位寄存操作。

所述的单比特滤波模块滤除1倍、2倍、4倍…2^n-1倍采样时钟周期宽度的毛刺信号的具体方式如下：

当循环计数器的计数值最低位为“1”时，第一级单比特滤波模块工作；

当循环计数器的计数值最低2位为“01”时，第二级单比特滤波模块工作；

当循环计数器的计数值最低3位为“001”时，第三级单比特滤波模块工作；

当循环计数器的计数值最低4位为“0001”时，第四级单比特滤波模块工作；

以此类推。

本发明与现有技术相比的优点在于：

(1)本发明可以消除指定宽度内的所有毛刺信号，对宽度小于采样时钟周期的毛刺信号，可以准确消除，毛刺信号与采样时钟信号的相位无关，本发明通用性强，只需要调节单比特滤波模块串行级联的级数就可以滤除不同宽度的毛刺信号，同时也节省了成本。

(2)本发明对于连续的毛刺信号，无论2个连续的毛刺信号的间隔多少，都可以准确消除，不会产生连续的毛刺信号被采样成有效电平的情况。

(3)本发明控制与实现简单，根据需要消除的毛刺信号宽度，可以快速计算出所需的串行级联级数，并且易于快速实现。

(4)本发明通过信号本身的信息消除毛刺信号，不使用除采样时钟外的其他信号参与处理，可靠性更高，不存在错误处理的机制。

(5)本发明的单比特滤波模块中的计时器比较器，可以使用快速算法实现，结构简单，使用处理资源少，易于实现，处理速度快。

附图说明

图1为本发明结构示意图；

图2为本发明单比特滤波模块的结构图；

图3本发明的仿真图；

图4为传统技术等时间间隔采样滤波仿真图。

具体实施方式

下面就结合附图对本发明做进一步介绍。

如图1所示，本发明一种用于消除毛刺信号的串行级联单比特滤波器结构包括：串行级联单比特滤波器模块、循环计数器、亚稳态消除电路，串行级联单比特滤波器模块包括第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块，所述的n为正整数；

亚稳态消除电路将外部输入的信号进行本地时钟同步处理，产生本地时钟同步信号，并将该信号送入第一级单比特滤波模块；

循环计数器用于产生循环的计数值，并将该计数值送入第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块；

第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块接收循环计数器发送的计数值，并与自身预设值进行比较，当计数值等于预设值时，单比特滤波器对输入的信号进行有条件判断的移位寄存操作；

第一级单比特滤波模块接收亚稳态消除电路输出的本地时钟同步的输入信号，对其进行滤波处理，滤除脉冲宽度为采样时钟周期的毛刺信号，产生了滤除1倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第二级单比特滤波器模块；

第二级单比特滤波模块接收第一级单比特滤波模块输出的1倍采样时钟周期宽度的毛刺滤波信号，对其进行滤波处理，滤除脉冲宽度为2倍采样时钟周期宽度的毛刺信号，产生了滤除2倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第三级单比特滤波器模块；

第三级单比特滤波模块接收第二级单比特滤波模块输出的2倍采样时钟周期宽度的毛刺滤波信号，对其进行滤波处理，滤除脉冲宽度为4倍采样时钟周期宽度的毛刺信号，产生了滤除4倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第四级单比特滤波器模块；

以此类推，第n级单比特滤波模块将滤除脉冲宽度为2^n-1倍采样时钟周期的毛刺信号，产生了滤除2^n-1倍采样时钟周期宽度的毛刺信号的输入信号；

所述的单比特滤波模块、循环计数器、亚稳态消除电路的使能信号在非阈值时，均为无效。

如图2所示，第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块都包括移位寄存器1、移位寄存器2、移位寄存器3、计数器比较器、寄存器输出比较电路；

计数器比较器接收循环计数器发送的计数值，并且当计数值等于预设值时，计数器比较器产生寄存器使能信号，发送至移位寄存器1、移位寄存器2、移位寄存器3；

当寄存器使能信号有效时，移位寄存器1、移位寄存器2、移位寄存器3进行有条件判断的移位寄存操作，若输入信号为0，且移位寄存器1输出值为1，且移位寄存器2输出值为0时，即输入信号出现010的状态，移位寄存器1、移位寄存器2、移位寄存器3均赋值为0；若输入信号为1，且移位寄存器1输出值为0，且移位寄存器2输出值为1时，即输入信号出现101的状态，移位寄存器1、移位寄存器2、移位寄存器3均赋值为1；若不满足以上2种情况，则移位寄存器1、移位寄存器2、移位寄存器3进行移位寄存操作。

所述的单比特滤波模块滤除1倍、2倍、4倍…2^n-1倍采样时钟周期宽度的毛刺信号的具体方式如下：

当循环计数器的计数值最低位为“1”时，第一级单比特滤波模块工作；

当循环计数器的计数值最低2位为“01”时，第二级单比特滤波模块工作；

当循环计数器的计数值最低3位为“001”时，第三级单比特滤波模块工作；

当循环计数器的计数值最低4位为“0001”时，第四级单比特滤波模块工作；

以此类推。

如图3所示，本发明的仿真结果：

其中datain_i为输入信号，含有大量的毛刺信号，毛刺的宽度不一样，既有高电平毛刺，也有低电平毛刺。

datain_s0，datain_s1对输入数据用本地时钟采样2次，进行消除亚稳态操作，完成对输入信号的本地时钟同步化操作，此时输出的毛刺信号最小宽度为1个采样时钟周期；

shiftreg_s0(0)为第一级单比特滤波模块的输出，可以看到脉冲宽度等于1个采样时钟周期的毛刺信号，已经被滤除，此时输出的毛刺信号被整形到2个采样时钟的整数倍；

shiftreg_s1(0)为第二级单比特滤波模块的输出，可以看到脉冲宽度等于2个采样时钟周期的毛刺信号，已经被滤除，此时输出的毛刺信号被整形到4个采样时钟的整数倍；

shiftreg_s2(0)为第三级单比特滤波模块的输出，可以看到脉冲宽度等于4个采样时钟周期的毛刺信号，已经被滤除，此时输出的毛刺信号被整形到8个采样时钟的整数倍；

shiftreg_s3(0)为第二级单比特滤波模块的输出，可以看到脉冲宽度等于8个采样时钟周期的毛刺信号，已经被滤除，此时输出的毛刺信号被整形到16个采样时钟的整数倍；

shiftreg_s4(0)为第二级单比特滤波模块的输出，可以看到脉冲宽度等于16个采样时钟周期的毛刺信号，已经被滤除。此时串行级联单比特滤波器最终把脉冲宽度小于等于16个采样时钟周期的毛刺信号全部滤除。

传统的消除毛刺信号的方式未等时间间隔采样，仿真图如图4所示，可以看到，无论是1倍采样时钟周期间隔的采样滤波，还是2倍、4倍、8倍、16倍采样时钟周期间隔的采用滤波，都不能很好的滤除输入信号中包含的毛刺信号，毛刺信号与采样点的相位关系不同时，会导致不同的滤波效果，毛刺信号滤除效果不理想。所以本发明与现有的技术相比，有着明显的改进。

本发明未详细描述内容为本领域技术人员公知技术。

Claims (3)

1.一种用于消除毛刺信号的串行级联单比特滤波器结构，其特征在于包括：串行级联单比特滤波器模块、循环计数器、亚稳态消除电路，串行级联单比特滤波器模块包括第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块，所述的n为正整数；

亚稳态消除电路将外部输入的信号进行本地时钟同步处理，产生本地时钟同步信号，并将该信号送入第一级单比特滤波模块；

循环计数器用于产生循环的计数值，并将该计数值送入第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块；

第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块接收循环计数器发送的计数值，并与自身预设值进行比较，当计数值等于预设值时，单比特滤波器对输入的信号进行有条件判断的移位寄存操作；

第一级单比特滤波模块接收亚稳态消除电路输出的本地时钟同步的输入信号，对其进行滤波处理，滤除脉冲宽度为采样时钟周期的毛刺信号，产生了滤除1倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第二级单比特滤波器模块；

第二级单比特滤波模块接收第一级单比特滤波模块输出的1倍采样时钟周期宽度的毛刺滤波信号，对其进行滤波处理，滤除脉冲宽度为2倍采样时钟周期宽度的毛刺信号，产生了滤除2倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第三级单比特滤波器模块；

第三级单比特滤波模块接收第二级单比特滤波模块输出的2倍采样时钟周期宽度的毛刺滤波信号，对其进行滤波处理，滤除脉冲宽度为4倍采样时钟周期宽度的毛刺信号，产生了滤除4倍采样时钟周期宽度的毛刺信号的输入信号，并发送到第四级单比特滤波器模块；

以此类推，第n级单比特滤波模块将滤除脉冲宽度为2^n-1倍采样时钟周期的毛刺信号，产生了滤除2^n-1倍采样时钟周期宽度的毛刺信号的输入信号；

所述的单比特滤波模块、循环计数器、亚稳态消除电路的使能信号在非阈值时，均为无效。

2.根据权利要求1所述的一种用于消除信号毛刺的串行级联单比特滤波器结构，其特征在于：所述的第一级单比特滤波模块、第二级单比特滤波模块、第三级单比特滤波模块…第n级单比特滤波模块都包括移位寄存器1、移位寄存器2、移位寄存器3、计数器比较器、寄存器输出比较电路；

计数器比较器接收循环计数器发送的计数值，并且当计数值等于预设值时，计数器比较器产生寄存器使能信号，发送至移位寄存器1、移位寄存器2、移位寄存器3；

当寄存器使能信号有效时，移位寄存器1、移位寄存器2、移位寄存器3进行有条件判断的移位寄存操作，若输入信号为0，且移位寄存器1输出值为1，且移位寄存器2输出值为0时，即输入信号出现010的状态，移位寄存器1、移位寄存器2、移位寄存器3均赋值为0；若输入信号为1，且移位寄存器1输出值为0，且移位寄存器2输出值为1时，即输入信号出现101的状态，移位寄存器1、移位寄存器2、移位寄存器3均赋值为1；若不满足以上2种情况，则移位寄存器1、移位寄存器2、移位寄存器3进行移位寄存操作。

3.根据权利要求1所述的一种用于消除信号毛刺的串行级联单比特滤波器结构，其特征在于：单比特滤波模块滤除1倍、2倍、4倍…2^n-1倍采样时钟周期宽度的毛刺信号的具体方式如下：

当循环计数器的计数值最低位为“1”时，第一级单比特滤波模块工作；

当循环计数器的计数值最低2位为“01”时，第二级单比特滤波模块工作；

当循环计数器的计数值最低3位为“001”时，第三级单比特滤波模块工作；

当循环计数器的计数值最低4位为“0001”时，第四级单比特滤波模块工作；

以此类推。