CN104051351B - 半导体装置与其制造方法 - Google Patents

Abstract

本发明提供了一种半导体装置与其制造方法。该半导体装置包括：一半导体层；一氧化层，形成于该半导体层上，该氧化层包括一凹部，该凹部位于朝向该半导体层的一垂直方向上；以及一多晶硅遮蔽层，形成于该氧化层的凹部中，该多晶硅遮蔽层包括一接口，该接口位于该凹部中。

Description

半导体装置与其制造方法

技术领域

本发明是有关于一种半导体装置，且特别是有关于一种以氮化硅与多晶硅硬掩模(polysilicon hard mask)制造的三维存储器装置中的遮蔽层。

背景技术

存储器装置，例如是三维存储器装置在尺寸上的缩减，造成结构上的外观比(aspect ratio，例如是高宽比)增加。高度外观比会使结构稳定性降低并造成弯曲。弯曲的结构可能使装置形成接触不良甚至短路，造成装置完全地失效。

因此，需要一种更进步的工艺以及结构设计，以形成高度外观比的结构。

发明内容

根据本发明的一方面，提出一种半导体装置，包括一半导体层、一氧化层以及一多晶硅遮蔽层。氧化层形成于半导体层之上，且氧化层包括一凹部，凹部位于朝向半导体层的一垂直方向上。多晶硅遮蔽层形成于氧化层的凹部，且多晶硅遮蔽层在凹部中包括一接缝或一孔隙。

根据本发明的另一方面，提出一种半导体装置的制造方法，包括以下步骤。提供一第一半导体层。形成一第二半导体层于第一半导体层上。形成一第一硬遮蔽层于第二半导体层上。图案化第一硬遮蔽层。利用第一硬遮蔽层刻蚀第二半导体层。移除第一硬遮蔽层。形成一第二硬遮蔽层，至少一部分第二硬遮蔽层位于移除第一硬遮蔽层之处，且第二硬遮蔽层包括一孔隙或一接缝。

为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图，作详细说明如下：

附图说明

图1绘示本发明一实施例的半导体装置的俯视图。

图2绘示本发明一实施例的半导体装置的俯视图。

图3A-图3G绘示本发明一实施例的半导体装置的剖面图。

图4A绘示本发明一实施例的存储器装置的俯视图。

图4B绘示本发明一实施例的存储器装置沿图4A的线段A所切出的剖面图。

图4C绘示本发明一实施例的存储器装置沿图4A的线段B所切出的剖面图。

图4D绘示本发明一实施例的存储器装置沿图4A的线段C所切出的剖面图。

图4E绘示本发明一实施例的存储器装置沿图4A的线段D所切出的剖面图。

图5A绘示本发明图4B的实施例的存储器装置后续工艺的剖面图。

图5B绘示本发明图4C的实施例的存储器装置后续工艺的剖面图。

图5C绘示本发明图4D的实施例的存储器装置后续工艺的剖面图。

图5D绘示本发明图4E的实施例的存储器装置后续工艺的剖面图。

图6A绘示本发明图5A的实施例的存储器装置后续工艺的剖面图。

图6B绘示本发明图5B的实施例的存储器装置后续工艺的剖面图。

图6C绘示本发明图5C的实施例的存储器装置后续工艺的剖面图。

图6D绘示本发明图5D的实施例的存储器装置后续工艺的剖面图。

【符号说明】

100、200、300、320、330、340、350、360、370、：半导体装置；

102、202、324：突出特征；

104、322：凹部；

302：埋入氧化物；

304、410：堆叠层；

306、332、404：氧化层；

308、362、402：硬遮蔽层；

364：孔隙；

400：存储器装置；

406：光刻胶层；

408：外框；

A、B、C、D：剖面线。

具体实施方式

图1绘示本发明一实施例的半导体装置100的俯视图。半导体装置100包括向上的突出特征(protruding features)102以及凹部104。为了形成突出特征102，一遮蔽层形成于一半导体层之上，并执行图案化与刻蚀工艺。在刻蚀后，突出特征102呈波浪型且弯曲。由于半导体装置尺寸的缩减，举例来说在存储器装置的位线中，形成缩短的节距(shrinkingpitch)与堆叠层的增加，促使突出特征102的弯曲。此结构可以遮蔽层与/或具有较低抗张强度(tensile strength)的半导体层所形成。举例来说，半导体层可为氧化层且遮蔽层可为多晶硅遮蔽层。氧化物与多晶硅可被认定是压缩材料(compressive material)，其抗张强度分别为-300Mpa与-200Mpa。

参照图2，半导体装置200以一类似半导体装置100的工艺所形成，其中遮蔽层与半导体层至少其中之一具有一高抗张强度材料。高抗张强度材料可避免突出特征202弯曲。举例来说，氮化硅可作为遮蔽层，其为具有1000Mpa的抗张强度的抗张材料。

虽然在遮蔽层中使用氮化硅对于形成高度外观比的装置有利，但由于其对氧化物的选择性(selectivity)差，并未被使用于例如是三维存储器装置中。氮化硅与氧化物为类似的材料，因此造成两者间的选择性差。其他材料例如是多晶硅，与氮化硅不同，因此具有较好的选择性。然而，假定使用与氧化物选择性较好的多晶硅于遮蔽层中，在高度外观比的装置中，容易受到弯曲、残缘物(stringers)、残留物(residue)的影响。

图3A～图3G绘示本发明一实施例的半导体装置300的剖面图。可以理解的是，半导体装置300可代表三维存储器，例如是浮动栅存储器(floating gate memory)、电荷捕捉存储器(trapping memory)与其他非挥发性存储器装置或半导体装置。半导体装置300包括一埋入氧化物302。堆叠层304形成于埋入氧化物302上。堆叠层304可交替堆叠氧化层与多晶硅遮蔽层，以形成氧化层/多晶硅/氧化层、氧化层/多晶硅/氧化层/多晶硅/氧化层等结构，可应用于例如是三维存储器装置中。

一顶氧化层306的厚度可大于堆叠层304中的氧化层的厚度。一硬遮蔽层308形成于顶氧化层306上。在一实施例中，硬遮蔽层308具有高抗张强度，且可为一氮化硅层。

参照图3B，图案化并刻蚀遮蔽层308，以形成半导体装置320。半导体装置320包括凹部322，凹部322为刻蚀工艺所形成。硬遮蔽层308的高抗张强度避免了突出特征324的弯曲。

参照图3C，形成一氧化层332于半导体装置320上，以形成半导体装置330。图3B中的凹部322实质上或完全地被氧化层332所填满。

参照图3D，执行一化学机械平面化(chemical mechanical planarization，CMP)工艺，以形成半导体装置340。化学机械平面化工艺可对硬遮蔽层308的材料例如是氮化硅具有选择性，并且停止于硬遮蔽层308上。因此，硬遮蔽层308可通过化学机械平面化工艺而曝露。位于先前在硬遮蔽层308内被刻蚀的突出特征之间的氧化层332则被保留。

参照图3E，移除硬遮蔽层308，以形成半导体装置350。举例来说，若硬遮蔽层308为氮化硅，则可使用热磷酸移除硬遮蔽层308。此时凹部322被氧化层332所填满，不再需要高抗张强度的硬遮蔽层308来避免弯曲。因此，硬遮蔽层308可移除并且以一利于后续步骤的材料所取代。

参照图3F，形成一第二硬遮蔽层362于半导体装置350上，以形成半导体装置360。第二硬遮蔽层举例来说可使用沉积法形成，且可为一多晶硅遮蔽层。当第二硬遮蔽层362形成于氧化层332的突出部分上，可在各突出部分之间的凹部的中心附近形成孔隙364。孔隙364也可部分或完全地被填满，虽然一接缝仍可能出现于孔隙364所绘示的位置(例如参照图3G)，接缝例如是第二硬遮蔽层362的晶体结构中的一差异(difference)或不连续(discontinuity)。

参照图3G，执行一化学机械平面化工艺，以形成半导体装置370。化学机械平面化工艺可对氧化层332的材料例如是氧化硅具有选择性，并且停止于氧化层332上。因此，氧化层332可通过化学机械平面化工艺而曝露。位于氧化层332的突出部分之间的第二硬遮蔽层362则被保留。图3G包括在孔隙364之处为一接口的实施例。此接口包括具有不同斜率的两侧。此接口也可包括一孔隙与/或一接缝。

上述利用一具有高抗张强度的第一硬遮蔽层(例如是氮化硅)以及一对氧化层具有高度选择性的第二硬遮蔽层(例如是多晶硅)来取代第一硬遮蔽层的工艺，对于例如是一三维存储器装置的半导体装置相当有利。例如以一对氧化层具有高度选择性的第二硬遮蔽层来取代一具有高抗张强度的第一硬遮蔽层，在高外观比结构中形成位线时，可降低或消除会造成桥接漏电(bridging leakage)的弯曲、残缘物与残留物。以一对氧化层具有高度选择性的第二硬遮蔽层来取代一具有高抗张强度的第一硬遮蔽层的另一好处，为硬遮蔽层的厚度可缩减，使得外观比降低且更易于形成字线。以一对氧化层具有高度选择性的第二硬遮蔽层来取代一具有高抗张强度的第一硬遮蔽层的再一好处，为可利用镶嵌式栅极工艺(damascene gate process)降低或消除会造成桥接漏电的残缘物与残留物。在第一硬遮蔽层为氮化硅的实施例中，由于其对氧化层的低选择性，要执行镶嵌式栅极工艺所需的厚度，会显著地使装置的厚度与外观比增加。以一对氧化层具有高度选择性，例如是多晶硅的第二硬遮蔽层来取代，将利于执行镶嵌式栅极工艺且带来相关的好处(例如降低或消除会造成桥接漏电的残缘物与残留物)。

图4A～图4E绘示依据上述工艺制造的存储器装置400的实施例。图4A为一俯视图；图4B为一沿线段A所切出的剖面图；图4C为一沿线段B所切出的剖面图；图4D为一沿线段C所切出的剖面图；图4E为一沿线段D所切出的剖面图。

在上述工艺后，多晶硅硬遮蔽层402保留于存储器装置400中。形成并图案化一光刻胶层406，用以形成字线，举例来说利用一镶嵌式字线刻蚀(damascene word line etch)而形成。参考附图，字线与线段B重合，位线对应于线段C。在形成字线后，光刻胶层406可保留或移除。多晶硅硬遮蔽层402在字线刻蚀的过程中提供了对氧化层(例如404)很好的选择性。因此，多晶硅硬遮蔽层402保护位线轮廓(举例来说，图4D以虚线外框408标出的中心部分)在区域内免于受到伤害。

参照图5A～图5D，一堆叠层410可形成于图4E的存储器装置上，堆叠层410例如是氧化层/氮化层/氧化层(ONO)层(或ONONO层等)。参照图6A～图6D，一多晶硅遮蔽层412可形成于堆叠层410上。可选择地执行化学机械平面化工艺于堆叠层410(例如ONO层)。

形成存储器装置的过程中，ONO介电层(例如堆叠层410)举例来说可以沉积法，在填入多晶硅栅极前先形成，用以在各字线间形成绝缘。

虽然依据本发明的概念的实施例已揭露如上，应能理解其仅为范例性的说明，并非用以限制本发明。因此，本发明的广度与范围不应被上述任一实施例所限制，而应依据权利要求与其等同物的范围为准。此外，上述优点与特征用以描述实施例，但不应用以限制本申请的权利要求所保护的工艺或结构仅能完成上述任一或所有的优点。

比较、测量与时间的词汇例如是「同时(at the time)」、「相同(equivalent)」、「在…期间(during)」、「完全(complete)」等应被理解为「实质上同时」、「实质上相同」、「实质上在…期间」、「实质上完全」。「实质上」代表这些比较、测量与时间为隐含或明确表示期望的结果是可行的。

此外，此处的分类标题用以提供内容组识上的提示。这些标题并非用以限定可能据此说明书而核发的权利要求所载的发明或是用以对其作特征化。具体地举例来说，虽然标题有关于「技术领域」，权利要求不应受限于此标题下所采用以描述所谓技术领域的语言。此外，在「背景技术」所描述的技术不应被认定为承认该项技术是为本发明的先前技术。至于「发明内容」一节不应被当作是被核发的权利要求所载的发明的一种特征化描述。本发明书中任何以单数方式提及的「发明」不应被用来争辩在说明书中仅有的新颖性的唯一观点。由本发明书所核发的多个权利要求的特征可解释为多个发明，并且这些权利要求可作为借此所保护的此(些)发明及其等同物的定义。在所有的情况下，这些权利要求的范围应就其本身而言来考虑，并可参考本发明书进行，但标题不应被用作限制的条件。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (19)

1.一种半导体装置，其特征在于，包括：

一半导体层，定义垂直于半导体层的方向为垂直方向；定义与垂直方向正交的方向为水平方向；

一堆叠结构，形成于该半导体层上，该堆叠结构包括多个第一凹部，该多个第一凹部在垂直方向上朝向该半导体层；

一氧化层，形成于该堆叠结构上和堆叠结构之间，该氧化层包括一第二凹部，该第二凹部位于朝向该半导体层的一垂直方向上，并且，该第二凹部被设置为：在水平方向上位于所述第一凹部之间，在垂直方向上位于该堆叠结构上；以及

一多晶硅遮蔽层，形成于该氧化层的第二凹部中，该多晶硅遮蔽层包括一内部的接口，该接口位于该第二凹部中。

2.根据权利要求1所述的半导体装置，其中该接口具有平行于该垂直方向的一主轴。

3.根据权利要求1所述的半导体装置，其中该接口包括一孔隙。

4.根据权利要求1所述的半导体装置，其中该接口包括一接缝。

5.根据权利要求4所述的半导体装置，其中该接缝包括该多晶硅遮蔽层的晶体结构中的一不连续。

6.根据权利要求1所述的半导体装置，其中该堆叠结构包括氧化物多晶硅氧化物层。

7.一种半导体装置的制造方法，其特征在于，包括：

提供一第一半导体层；

形成一第二半导体层于该第一半导体层上；

形成一第一硬遮蔽层于该第二半导体层上；

图案化该第一硬遮蔽层；

利用该第一硬遮蔽层刻蚀该第二半导体层；

移除该第一硬遮蔽层；以及

形成一第二硬遮蔽层，至少一部分该第二硬遮蔽层位于移除该第一硬遮蔽层之处，且该第二硬遮蔽层包括一接口。

8.根据权利要求7所述的制造方法，其中

该第一硬遮蔽层具有一第一抗张强度；

该第二硬遮蔽层具有一第二抗张强度；及

该第一抗张强度大于该第二抗张强度。

9.根据权利要求7所述的制造方法，其中该第二硬遮蔽层对于氧化层的选择性大于该第一硬遮蔽层对于氧化层的选择性。

10.根据权利要求7所述的制造方法，其中该第一硬遮蔽层包括氮化硅。

11.根据权利要求7所述的制造方法，其中该第二硬遮蔽层包括多晶硅。

12.根据权利要求7所述的制造方法，其中该些步骤以现有方式所执行。

13.根据权利要求7所述的制造方法，其特征在于，还包括以一半导体材料填满凹部，其中，该凹部是在利用该第一硬遮蔽层刻蚀该第二半导体层的过程中形成的。

14.根据权利要求13所述的制造方法，其特征在于，还包括在填满该凹部后执行一化学机械平面化工艺。

15.根据权利要求14所述的制造方法，其中该化学机械平面化工艺曝露该第一硬遮蔽层。

16.根据权利要求15所述的制造方法，其中该第一硬遮蔽层包括氮化硅，且移除该第一硬遮蔽层的步骤包括曝露该氮化硅于磷酸中。

17.根据权利要求7所述的制造方法，其中该接口包括一孔隙。

18.根据权利要求7所述的制造方法，其中该接口包括一接缝。

19.根据权利要求18所述的制造方法，其中该接缝包括该第二硬遮蔽层的晶体结构中的一不连续区。