CN104035015B - 用于测试器件的方法和测量装置 - Google Patents
用于测试器件的方法和测量装置 Download PDFInfo
- Publication number
- CN104035015B CN104035015B CN201410078355.2A CN201410078355A CN104035015B CN 104035015 B CN104035015 B CN 104035015B CN 201410078355 A CN201410078355 A CN 201410078355A CN 104035015 B CN104035015 B CN 104035015B
- Authority
- CN
- China
- Prior art keywords
- group
- measurement
- interconnection
- parameter
- measurement result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
- G01R31/013—Testing passive components
- G01R31/016—Testing of capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
用于测试器件的方法和测量装置。本发明描述了一种用于测试多个电子器件的方法,其具有:将多个电子器件分成多个第一组;将多个电子器件分成多个第二组;针对每个第一组,测量第一组的器件的互连的电参数;针对每个第二组,测量第二组的器件的互连的电参数;以及基于针对第一组的电参数测量结果并且基于针对第二组的电参数测量结果来确定所述多个电子器件中哪些电子器件具有预先给定的特性。
Description
技术领域
本发明一般地涉及用于测试器件的方法和测量装置。
背景技术
因为制造的电子器件可能是有错的或者至少可能在其特性方面变化,因此电子器件在其制造之后通常要被测试。因为测量的每次执行和分析都引起成本,因此例如要求较少数量的测量和分析过程的高效测试方法是值得期待的。
发明内容
按照一种实施方式提供了一种用于测试多个电子器件的方法,该方法具有:将多个电子器件分成多个第一组;将多个电子器件分成多个第二组;针对每个第一组,测量第一组的器件的互连的电参数;针对每个第二组,测量第二组的器件的互连的电参数;以及基于针对第一组的电参数测量结果并且基于针对第二组的电参数测量结果来确定所述多个电子器件中哪些电子器件具有预先给定的特性。
按照另一实施方式,提供按照上述测试方法的测量装置。
附图说明
图并不再现实际大小比例,而是应当用于说明不同实施例的原理。下面,参照后面的图来描述不同的实施例。
图1示出了按照实施例的测试装置。
图2示出了按照实施例的流程图。
图3示出了按照实施例的测量装置。
图4示出了阻抗图。
图5示出了作为单测量模型的电路和作为并行测量模型的电路。
图6示出了电容图。
图7示出了作为单测量模型的电路和作为并行测量模型的电路。
图8示出了电容图和柱状图。
图9示出了DUT矩阵。
图10示出了电容图。
图11示出了电容图。
图12示出了带有在例子中假定的MEMS传感器的引入电压(Pull-In-Spannungen)的DUT矩阵。
图13图示了有缺陷的DUT的位置的重构。
图14示出了柱状图。
图15示出了DUT矩阵。
具体实施方式
下面详细的描述涉及附图,其示出了细节和实施例。这些实施例被详细描述,使得专业人员能够实施本发明。其他的实施方式也是可能的并且这些实施例可以在结构、逻辑和电气方面被改变,而不偏离本发明。不同的实施例不必是相互排斥的,而是不同的实施方式可以相互组合,使得形成新的实施方式。
图1示出按照实施例的测试装置100。
该测试装置(或测量装置)100具有测量设备101,其用于测试多个待测试的元件(下面也称为DUT,英文“Device under Test(测试中的器件)”)102。DUT102在该例子中布置在矩阵几何结构103(下面也称为矩阵)中(或者以其他的模式布置)。DUT在下面例如是单个(电气或电子)器件或部件。测量设备101与测量适配器104、例如针卡耦合,借助针卡DUT102可以被接触并且测量。
DUT102可以单个地或者以共同并行方式被检测(也就是被接触并且测量),其方式是DUT102在接触时作为独立部件被处理。在测量时,利用测量设备101检测并且测量每个DUT(例如每个待测量的部件)。在同时接触多个DUT102时,存在两种可能性。在一种做法的情况下,将每个DUT102引导到独立的测量设备101上并且利用大量并行的测量设备101可以同时测量相应数量的DUT102。所需的测量设备101的数量在此相应于并行接触的DUT102的数量并且可以由此变得非常高成本。在另一做法的情况下,将并行接触的DUT102经由多路复用器引导到单个测量设备101上,这导致测量同时性的损失。
按照一种实施方式,提供了一种测试方法,其能够实现在提高每时间单元待测试器件(DUT)的数量的同时避免在复制测试设备或测量站和其测量设备时的高投资。
图2示出了按照实施方式的流程图200。
流程图200说明了用于(在预先给定的例如电特性方面)测试多个电子器件的方法。
在201中将多个电子器件分成多个第一组。
在202中将多个电子器件分成多个第二组。
在203中,针对每个第一组,测量第一组的器件的互连的电参数。
在204中,针对每个第二组,测量第二组的器件的互连的电参数(例如同一电参数或不同的电参数)。
在205中,基于针对第一组的电参数测量结果并且基于针对第二组的电参数测量结果来确定所述多个电子器件中哪些电子器件具有预先给定的特性。
换句话说,针对多个器件(也即DUT)执行多个并行测试,其中并行测试针对器件的不同组划分来执行,使得通过结果组合可以作出关于单个器件的陈述。例如执行矩阵测试、也即(至少虚拟地)布置成矩阵的器件的测试,其方式是,执行处于同一行中的器件的并行测量和处于同一列中的器件的并行测量并且通过测量结果的组合来识别带有确定特性的单个器件(例如有缺陷的器件)。
分成第一组和分成第二组可以隐含地在测量时通过相应地互连器件或者相应地控制测量设备或测量装置来进行。
例如,同时测量多个经处理的器件(DUT)以便识别由于潜在制造缺陷导致的不完善的功能。在此,针对电子技术特征参量的定义的叠加布置DUT,目的是同时在测量技术上检测这些DUT的相应测试参数。此外,接着例如进行在规范之外的测量值与因此不完善的DUT的所需关联的测试参数的相关。特别是针对必须100%被测试并且其处理从技术上来看具有高稳定性并且因此具有较少功能性过程错误可能性的产品来说,该做法能够实现高的成本节省。
例如确定所述多个电子器件中哪些电子器件具有预先给定的特性包括:针对每个第一组,基于针对第一组的电参数测量结果确定第一组是否包含具有预先给定的特性的器件,并且,如果第一组包含带有预先给定特性的器件,则基于针对第二组的电参数测量结果来识别带有预先给定特性的第一组的器件。
基于针对第二组的电参数测量结果来识别带有预先给定特性的第一组的器件例如具有:针对每个第二组,基于针对第二组的电参数测量结果确定第二组是否包含具有预先给定的特性的器件,以及将第一组的该器件识别为被包含在第二组中的器件,其中对于所述第二组已经确定了其包含带有预先给定特性的器件。
这些器件例如完全被分成第一组和完全分成第二组,也即每个器件被分配给第一组之一和第二组之一。
按照一种实施方式,每个第一组与每个第二组不同。
例如,每个第一组与每个第二组共同地具有最多一个器件,例如正好一个器件。
这些器件例如相应于矩阵地布置(例如在晶片上)并且第一组相应于矩阵的行,并且第二组相应于矩阵的列。但是这不需要是完整的矩形矩阵。这些器件也可以按照其他方式布置成行和列,例如使得得到圆形(例如在圆形晶片的情况下)。
所述互连例如是并联或串联。
按照一种实施方式,该方法具有:针对每个第一组,根据电参量测量第一组的器件的互连的电参数的变化曲线;针对每个第二组,根据电参量测量第二组的器件的互连的电参数的变化曲线;以及基于针对第一组的电参数变化曲线的测量结果并且基于针对第二组的电参数的变化曲线的测量结果来确定多个电子器件中的哪些电子器件具有预先给定的特性。
按照一种实施方式,确定多个电子器件中的哪些电子器件具有预先给定的特性包括:确定测试参数值和将该测试参数值关联至器件。
当关联至器件的测试参数值处于预先给定的范围中时,该器件例如具有预先给定的特性。
针对第一组测量的电参数和针对第二组测量的电参数例如是相同的电参数。
针对第一组测量的电参数或者针对第二组测量的电参数或者两者例如是所述互连的电阻、所述互连的电容、所述互连的电感、所述互连的电抗、所述互连的相移或所述互连的频移。
测试参数值例如是引入电压、门限电压或谐振频率的值。
预先给定的特性例如是:器件满足预先给定的功能规范(例如其是功能正常的)。
该方法例如还可以具有:将多个电子器件分成多个另外的组,针对每个另外的组测量另外的组的器件的互连的电参数,以及基于针对第一组的电参数的测量结果、基于针对第二组的电参数的测量结果以及基于针对另外的组的电参数的测量结果来确定多个电子器件中的哪些电子器件具有预先给定的特性。
例如,当确认了基于针对第一组的电参数的测量结果、基于针对第二组的电参数的测量结果不能单义地确定多个电子器件中的哪些电子器件具有预先给定的特性时,执行至另外的组的划分并且测量另外的组的互连的电参数(以及相应地基于此的确定)。如果为了单义确定所需,还可以执行进一步的划分和相应的测量。
在图2中所示的方法例如由测试装置执行,如其在图3中所示。
图3示出了按照实施例的测量装置300。
测量装置300具有多个待测量的电子器件301。
测量装置300还具有测量设备302,其被设立用于:针对按照将多个电子器件至多个第一组的划分的每个第一组测量第一组的器件的互连的电参数,以及针对按照将多个电子器件至多个第二组的划分的每个第二组测量第二组的器件的互连的电参数。
此外,测量装置300具有处理设备303,其被设立用于:基于针对第一组的电参数的测量结果以及基于针对第二组的电参数的测量结果来确定多个电子器件中的哪些电子器件具有预先给定的特性。
测量装置300的组件、例如测量设备302和处理设备303可以通过一个或多个电路来实施。
在一种实施方式中,“电路”理解为如下单元:其实现逻辑并且可以是软件、硬件、固件或其组合。因此,“电路”在一种实施方式中可以是硬接线的逻辑电路或可编程逻辑电路,例如可编程的处理器、例如微处理器。“电路”也可以理解为实施软件——例如任何类型的计算机程序、例如以编程代码形式的计算机程序——的处理器。在一种实施方式中,“电路”可以理解为在后面描述的功能的任何类型的实现。
结合图2中所示方法所述的实施方式类似地适于测量装置300并且反过来也适用。
下面,以电容MEMS传感器(MEMS传感器)作为DUT102为例阐述在图2中所示的方法。
对于微电子-机械器件如MEMS传感器作为DUT102的纯电子技术检验,由于DUT102的机械组件而允许采用比将其用于纯电子技术器件更为苛刻的技术。作为主要参数,DUT102对待感测的物理外部参量的敏感度是重要的,因为其直接与器件稍后的功能相关。为了这种检验,DUT102利用物理参量理想地在不同工作点被激励,该DUT102通常读出电输出信号并且由此确定结果得到的敏感度。为了在批量生产中的测试,虽然可以考虑这种方法,但是这种方法非常费事并且花费时间,使得存在对于基于纯电的变型方案的期望。视传感器类型而定地,在电容MEMS中可以满足该期望,因为由于从传感器的机械范畴至电技术范畴的电容耦合而通常存在利用双向效应的可能性。存在借助施加的静电场来理想地值得一提地将机械元件偏转并且由此又改变传感器本身的电容的可能性。结果是传感器典型的特性曲线,也即取决于所施加电压的部件电容,该部件电容提供了关于范畴耦合的元件的灵敏度的直接推断。
为了防止在半导体生产中的过程波动对在希望工作点中的部件的可能的影响,部件设计可以被设计为使得要探测的MEMS传感器参数不被或者仅仅最小地被改变。现在为了实现测试参数对可能的过程波动或甚至部件缺陷的提高的灵敏度,在该情况下该部件可以以大信号被测试并且结果得到的非线性效应可以以对过程品质和因此对部件品质高的敏感度被检测。在待测试电压(引入电压)的情况下,所述效应相应于电容跳变(引入效应)。详细的敏感度分析取决于相应技术所使用的过程步骤和由此结果得到的可能的波动,并且因此例如特定地研究特定部件的相应结果得到的错误图。
在下面的例子中,以电容MEMS传感器作为DUT为例,仅仅假定了牺牲层的高度以及由此结果得到的电容耦合电极的距离作为过程波动以及由此作为变化的引入电压的原因。其他可能的变化的部件参数——例如机械元件的变化的固有张力或其几何尺寸的可能的漂移——假定为固定的。针对具体应用,可以研究其对测量参数的影响。为了确定该过程波动例如关于MEMS元件的机械谐振频率而附加地需要的测试参数于是可以必要时同样类似于在后面描述的方法地被执行。
在后面首先引入用于检测MEMS传感器的电容传感器特征曲线和大信号非稳定性的测量方法。具体地,阐述测量设备参数和例如所应用的补偿方法,其例如由于待测复阻抗较少而被使用。
补偿能够实现利用不同测量适配器104产生的测量数据的统一并且能够实现并行测量而无需高成本的硬件结构。
为了如下面阐述地对多个部件102的阻抗测量进行并行化,可以使用针对单个部件102的每种测量方法,只要能够在并行运行时充分地实现动态范围和针对提高的测量值的测量分辨率。
部件的复阻抗按照下式由复数部分X和实数部分R之和得到:
(1)。借助
(2)
可以计算在所使用的测量频率为fZ时理想的电容器的电容C,可能的电感部分可以被忽略。
在图4中示出部件102的阻抗变换曲线的例子。
图4示出了阻抗图400。
在该部件上的电压(也被称为偏压Ubias)从左向右沿着电压轴线401上升并且阻抗从下向上沿着阻抗轴线402上升。
为了能够比较地分析利用不同适配器执行的单测量与并行部件的测量,可以将测量变换到共同有效的真实的补偿平面上。
图5示出了第一电路501作为用于单测量的模型并且示出第二电路502作为用于并行测量的模型。
第一电路501和第二电路502例如模型化测量装置100的具有一个或多个DUT102和测量适配器104的电路部分直至测量适配器104至测量设备101的端子,所述端子在电路501、502中例如相应于第一端子503和第二端子504,其中在该例子中第二端子简单地与接地端子(或者一般而言参考电势)或接地引线(或者参考电势引线)耦合。
为了阐述寄生电容的补偿,在该例子中假定,已经封装了四个DUT(被称为DUT[13,…,16])。
第一电路501具有:第一电容505,其相应于测量的DUT102的电容;第二电容506,其相应于DUT的壳体的电容CGe;以及第三电容507,其相应于针对单测量的寄生测量适配器104的电容,它们并联地布置在第一端子503和各自的接地端子之间。
第二电路具有:第四电容508,它们相应于参与并行测量的DUT102的电容;第五电容509,其相应于DUT102的壳体的总电容;第六电容510,其相应于用于并行化的附加适配器的电容CAdP;以及第七电容511,其相应于用于并行测量的测量适配器104的寄生电容CAd2,它们并联地布置在第一端子503和各自的接地端子之间。
针对单测量的适配器的寄生电容CAd1,针对并行测量的适配器的电容容CAd2通过无部件的测量被补偿。针对第一分析,部件壳体的电容CGe不被补偿,而是表示恒定的电容偏差,其作用于两种测量并且因此对于后面的比较的分析不产生相关影响。因为用于并行化的附加适配器的电容CAdP被假定为与标称测量参量相比非常小,因此该补偿首先被忽略。
借助该做法可以补偿用于单测量和并行测量的电容变化曲线。
例如可以通过补偿来减少在单测量的累加相对于对还未考虑的附加测量适配器的电容CAdP的直接并行测量之间的偏差。
单测量的累加与并行测量的比较也表现出相应部件的引入电压在单测量和并行测量之间的一致性以及因此电容部件的并行测试的有效性。单测量和并行测量的补偿的目的是在直接在测量技术上将多个器件并联连接时对每个引入电压的无误探测可能性的验证。图6示出了根据所描述的测量和补偿原理的、对于器件DUT13、DUT14、DUT15和DUT16的示例性测量的两种变型方案的引入电压的一致性。
图6示出了电容图600。
在电容图600中,第一曲线601示出了四个MEMS传感器的单测量的电容变化曲线,第二曲线602示出了直接并行测量的电容变化曲线。
除了在经补偿的并行测量和单测量累加之间的良好的一致性之外,从电容图600中还可以看出,在考虑所阐述的补偿模型的情况下在后续处理中可以使这些单测量并行化。针对在后面描述的、用于器件的成批并行测试的实施例因此可以在后续处理中创建任意器件的虚拟并联电路。由此首先不产生用于原型结构的附加成本,借助该原型结构可以利用特定制造的、用于直接晶片接触的多触点针卡和相应的电子电路来表明后面描述的实施例的电势。
在上面描述的用于测量四个示例性封装器件的真实的和虚拟的并联电路的方法的验证之后,在下面阐述用于另外十二个部件的测量序列的结果的例子。在此,首先引入用于相应的十二个单部件测量的另外的补偿步骤并且示例性地假定功能正常的部件和故障损坏部件的区别并且接着描述用于在并行测试中探测故障DUT的实施例。
针对后面的阐述,在下面使用用于测量已经在上面的例子中所使用的、封装的部件DUT[13…16]和另外的十二个部件(DUT [1…12])的例子,这些部件例如共同布置在一个芯片上。
为了能够针对共同的研究使用来自不同测量框架和焊盘接触方法的测量,例如相对于其他部件DUT [1…12]附加地补偿确定的部件(在该例子中是已经封装的部件DUT[13…16])。
相应的模型在图7中示出。
图7示出了第一电路701作为用于单测量的模型和第二电路702作为用于并行测量的模型。
第一电路701在该例子中对测量装置100的具有DUT[13…16]和测量适配器104的电路部分建模,直至测量适配器104至测量设备101的端子,这些端子在电路701、702中例如相应于第一端子703和第二端子704,其中在该例子中第二端子简单地与接地端子或接地引线耦合。
第二电路702在该例子中对测量装置100的具有DUT [1…12]和测量适配器104的电路部分建模,直至测量适配器104至测量设备100的端子,其中在该例子中假定,用于测量片上DUT [1…12]的测量适配器104的电容可以被忽略。
第一电路701具有:第一电容705,其相应于DUT[13…16]的电容;第二电容706,其对不肯定的电容偏差建模并且可以被忽略;第三电容707,其例如包含DUT[13…16]的壳体的电容;以及第四电容708,其相应于用于DUT[13…16]的测量的测量适配器104的电容,它们并联地布置在第一端子703和各自的接地端子之间。
第二电路702具有:第五电容709,其相应于DUT [1…12]的电容;以及第六电容710,其对不肯定的电容偏差建模并且可以被忽略,它们并联地布置在第一端子503和各自的接地端子之间。
按照在图7中所示的电路模型,例如在另外的后续处理步骤中对用于封装部件DUT[13…16]的测量(除了适配器电容之外还)补偿第三电容707CP2。
还保留的寄生部分CP1(电容760、710)是不肯定的电容偏差,但是其被忽略了,因为恒定偏差的标称大小对引入电压的探测没有影响。
测量序列的所有在该例子中测量的部件DUT [1…16]的借助这种补偿形成的特性曲线的例子在图8中示出。
图8示出了电容图801和柱状图802。
在电容图801中,电压从左向右沿着相应的电压轴线803上升并且电容从下向上沿着相应的电容轴线804上升。电容图801给出了关于在引入电压附近的范围[10…60]伏中的特性曲线的概况。
在柱状图802中,从左向右沿着电压轴线805记录了引入电压的上升的值以及沿着频率轴线806记录了上升的频率,在DUT中以该频率出现确定的引入电压。因此该柱状图803示出引入电压分布的分析,其中故障DUT的出现被标记出来。
假定:带有在[26…50]伏容差范围中的引入电压的所有部件满足示例性测试的规范,而所有在该范围之外的引入电压被指配给有故障的部件。
根据该测试规范,两个有故障的DUT、即具有25V引入电压的DUT14和具有55V引入电压的DUT16位于按照图8的测量序列中。
按照一种实施方式,有故障的部件的识别被加速(并且相应地实现了成本节省),其方式是代替多个单测量在一个步骤中并行地测量所有要测量的DUT102并且从该测试中识别出所有部件102的引入电压。从上面的阐述中、例如关于图6得出,这在原则上是可能的。
但是简单的并行化通常不能实现各个引入电压至相应DUT的关联,因为仅仅探测在规范之外的测试参数不能足够地提供用于断定并行测量的具体缺陷DUT的置信力。为了识别故障的DUT,确定从并行测量中分析的故障DUT的(在并行测量的DUT矩阵103内的)精确的空间位置,如在下面描述的那样。
所述识别例如基于矩阵形式(或者其他预定义的模式)的DUT的定义的布置以及基于由此能够实现的关于故障DUT在装置的平面上(在这些DUT全部布置在晶片上的情况下,例如在晶片平面上)的精确位置的附加信息。在此,在任意大的矩阵布置内待测试的DUT被接触,使得每个DUT的测试参数可以在得到的行内部由各自的并行测量探测一次以及在得到的列内部可以被探测第二次。
DUT102可以在具有高角度分辨率的足够大的矩阵布置中逐行地被测试。然而,在角度分辨率每次提高时,并行测试的潜力和优点就降低,因此按照一种实施方式矩阵的旋转被限制到最小值上。
在按照不同DUT分组(例如按照矩阵布置的行或列)的多个并行测试中,针对每个测试所获得的信息包括带有在被测量分组(例如矩阵行)内部所有存在的、以及甚至不存在的部件的离散引入电压的信息矢量。
按照一种实施方式,执行90°的旋转,也即在DUT102布置成矩阵形式的情况下首先例如执行所有行的并行测量,以及接着执行矩阵结构的所有列的并行测量。由针对行和列的处于规范外的测试参数(在引入电压的情况下)的评估,可以在显著节省测试时间的情况下借助相关来确定故障的DUT。
例如可以通过使用针卡来实现旋转,所述针卡仅仅接触DUT矩阵的一个部分矢量并且通过针卡的偏移来实现行的相应的并行测量。在该情况下所述旋转可以通过特定的芯片设计来实现,其视DUT的类型而定地提供旋转了90°的接触可能性,然而这要求附加的花费。
一种代替的变型方案是:矩阵的所有DUT102与相应的针卡(例如用于“单触地(Single-Touchdown)”的针卡)接触,以及借助可开关的继电器或类似开关元件视DUT的类型而定地例如在针卡或测量适配器104的另一部分中选择行/列并行测量的所需DUT。在该情况下针卡也可以与DUT的布置的形状、例如与DUT布置在其上的晶片的形状相匹配。
如果例如矩阵由于其矩形形状而仅仅以削减和由此以时间损失被引导到圆形晶片的边缘区域上,那么在针卡和所有接触的DUT102(换句话说:成组的DUT102的分组,其中对于这些DUT执行共同的测量)的相应接线的特定匹配的情况下可以无损失地接触边缘区域的每个任意形状。接触和实现的类型可以视DUT102的功能方式而定地被评估并且与现有测试设备的特定要求相匹配。
在下面描述了探测和识别在十六个DUT[1…16]中的故障DUT的例子。
为此,将这十六个DUT例如按照矩阵分组成行和列,如其在图9中所示。
图9示出了按照实施例的DUT矩阵900。
DUT例如以所示的DUT矩阵900的形式布置在晶片上。但是它们也可以按照其他方式布置并且仅仅进行其分成四行901(其用Z1至Z4表示)的分组和分成列902(其用S1至S4表示)的分组。
行测量和列测量的结果在图10和11中示出。
图10示出了电容图1001,1002。
在电容图1001,1002中,在器件上的电压相应地从左向右沿着各自的电压轴线1003上升,并且电容沿着各自的电容轴线1004上升。
第一电容图1001示出了针对每个行在 [0…60]伏的整个电压范围上的并行测量的电容变化曲线。
第二电容图1002示出了针对每个行在对于引入探测重要的范围中的并行测量的电容变化曲线。
图11示出了电容图1101,1102。
在电容图1101,1102中,在器件上的电压相应地从左向右沿着各自的电压轴线1103上升,并且电容沿着各自的电容轴线1104上升。
第一电容图1101示出了针对每个列在[0…60]伏的整个电压范围上的并行测量的电容变化曲线。
第二电容图1102示出了针对每个列在对于引入探测重要的范围中的并行测量的电容变化曲线。
图12示出了DUT矩阵1200,其带有根据在图9中示出的DUT布置的、在该例子中假定的引入电压。在该例子中假定,带有25伏引入电压的故障DUT存在于行Z4列S1中,并且带有55伏引入电压的故障DUT存在于行Z4列S4中。
相应地,在测量行Z4时得到两个处于规范之外的引入电压,也即25伏特和55伏特,在测量列S2时得到一个处于规范之的外引入电压,也即25伏特,以及在测量列S4时得到一个处于规范之外的引入电压,也即55伏特。
图13说明了故障DUT的位置的重构。
在相应于图9中的DUT布置的第一矩阵1301中标记出:可以从行测量中获得什么信息。因为仅仅针对行Z4的测量出现了两个在规范之外的引入电压,因此可以推断:有两个故障DUT处于行Z4中,其中借助行测量在行Z4内部进行精确的定位是不可能的(通过针对第四行的DUT位置的问号来标记)。针对其他DUT可以推断:它们没有故障(由通过行Z1,Z2,Z3的DUT位置的对号来标记)。
在相应于图9中的DUT布置的第二矩阵1302中标记出:可以从列测量中获得什么信息。因为仅仅针对列S2和列S4的测量分别出现了一个在规范之外的引入电压,因此可以推断:有一个故障DUT处于列S2中并且有一个故障DUT处于列S4中,其中借助列测量在列S2和S4内部进行精确的定位是不可能的(通过针对第二列和第四列的DUT位置的问号来标记)。针对其他DUT可以推断:它们没有故障(由通过列S1和S3的DUT位置的对号来标记)。
故障DUT的精确位置例如可以借助柱状图来确定(通过该途径针对大数量的DUT102也自动化地进行)。
图14示出了按照一种实施方式的柱状图1400。
在柱状图1400中,记录了引入电压的从左向右沿着电压轴线1401上升的值以及沿着频率轴线1402上升的频率,以该频率在行测量或列测量时出现确定的引入电压,其中每次出现用块(相应于频率1的宽度)来标记,该块用属于其的列或行来标记(在图14中通过相应块的不同的填充来标记)。
因此,针对行或列的引入电压值的出现以定义的类别宽度被编排。针对测试参数的在一个类别中在规范之外的值进行行和列的相关提供了在DUT矩阵内部的故障DUT的精确位置,如其在图12中所示。
如果测试参数(在上述例子中即引入电压)能够例如通过电参数(如上所述的电容)的测量曲线的明显变化来确定的话,则上面描述的用于探测和识别有故障器件(或者一般而言带有预先给定特性的器件)的方法可以一般地应用,其中所述明显变化使得即使针对并行测量在DUT有故障情况下也得到可检测的偏转。故障部件的纯物理探测同样是可能的,使得例如在静态测量的情况下可以识别在各个行/列(带有或没有故障DUT)之间的恒定差别。
视DUT的类型而定地,针对类似并行测量可以选择器件的不同互连。因为在上述例子中涉及电容传感器,因此选择DUT的并联电路,以便从并联电压和电流之和中得到总电容。然而该做法也可以应用于非电容器件。例如,可以在相应部件的情况下使用与同时测量累加电压串行的接线。在这种情况下还可以单独地考虑部件失灵的可能性。准确的结构可以独立地与各自的要求相匹配并且待探测的错误图可以独立地与DUT的类型相匹配。例如DUT可以是二极管,其中测试参数例如是二极管的门限电压,并且被测试的特性例如是“门限电压处于确定范围内部”。在该情况下,测试参数(也即门限电压)例如不借助电容跳变(如在上面用于确定引入电压的例子中)而借助在确定电压处的电流跳变来确定。视器件和待确定的测试参数而定,例如也可以使用频率跳变或相位跳变来确定测试参数。测试参数例如也可以是器件的谐振频率,因为其可以提供关于器件品质的陈述。
视测量分辨率和针对借助柱状图重构的类别宽度的构造而定,可以准确关联高敏感性的参数。
随着故障DUT的部分的上升,多义性的概率上升。
在不同行和不同列中的参数值相同的情况下出现多义性,使得不再给出至在该布置(例如矩阵)内的位置的单义关联。
例如在图12中所示的例子DUT10和DUT13中由于过小的测量分辨率而提供了相同的测试参数35伏特,这导致多义性,如在图15中所示。
图15示出了DUT矩阵1501,1502。
相应于图12中的DUT矩阵的第一DUT矩阵1501说明:针对Z3,Z4,S1和S2的测量分别提供了35伏特的引入电压的出现。从测量结果不能确定:带有该引入电压的器件处于四个在第二DUT矩阵1502中通过问号标记的位置中的哪个位置上。
在图12中所示的例子中类似地针对39伏的引入电压得到四重的多义性,针对该引入电压在列测量和行测量之后带有该值的器件可能在矩阵的六个位置上(分别在除了S2之外的所有列中的Z1和Z3中)。类似地针对38V的引入电压得到三重的多义性,而针对在按照图12的例子中仅仅出现一次的其余值不出现多义性。可能的多义性可以从柱状图803读出。
为了分辨多义性以便能够将测试参数值与匹配的DUT关联,多义性必要时可以在使用测试参数值的情况下无多义性地被分辨,其方式是,可能的位置单义地与测试参数值关联并且因此被排除。在图15的例子中,例如DUT9和DUT13可以与单义的测试参数值关联并且因此作为引入电压的可能位置利用多义性被排除。
代替地,可以为此使用单个器件的附加测量或并行测量例如所选择的对角线,以便将测试参数值单义地与DUT关联。
虽然本发明主要参照确定的实施方式来示出和描述,但是熟悉本技术领域的人员应当理解:可以在构造和细节方面对其进行大量改变,而不偏离本发明的范围和实质,如其通过后面的权利要求所定义的。本发明的范围因此通过所附的权利要求来确定,并且意欲包括落入权利要求的本义或等效范围的全部变化。
Claims (18)
1.一种用于测试多个电子器件的方法,具有:
将多个电子器件分成多个第一组;
将多个电子器件分成多个第二组;
其中这些器件相应于矩阵地布置,并且第一组相应于矩阵的行并且第二组相应于矩阵的列;
针对每个第一组,测量第一组的器件的互连的电参数;
针对每个第二组,测量第二组的器件的互连的电参数;以及
基于针对第一组的电参数测量结果并且基于针对第二组的电参数测量结果来确定所述多个电子器件中哪些电子器件具有预先给定的特性。
2.根据权利要求1所述的方法,其中确定所述多个电子器件中哪些电子器件具有预先给定的特性包括:
针对每个第一组,基于针对第一组的电参数测量结果确定第一组是否包含具有预先给定的特性的器件,并且,如果第一组包含带有预先给定特性的器件,则基于针对第二组的电参数测量结果来识别带有预先给定特性的第一组的器件。
3.根据权利要求2所述的方法,其中基于针对第二组的电参数测量结果来识别带有预先给定特性的第一组的器件具有:
针对每个第二组,基于针对第二组的电参数测量结果确定第二组是否包含具有预先给定的特性的器件,以及
将第一组的该器件识别为被包含在第二组中的器件,对于该第二组已经确定了其包含带有预先给定特性的器件。
4.根据权利要求1至3之一所述的方法,其中这些器件完全被分到第一组中和完全被分到第二组中。
5.根据权利要求1至3之一所述的方法,其中每个第一组与每个第二组不同。
6.根据权利要求1至3之一所述的方法,其中每个第一组与每个第二组共同地具有最多一个器件。
7.根据权利要求1至3之一所述的方法,其中每个第一组与每个第二组具有恰好一个器件。
8.根据权利要求1至3之一所述的方法,其中所述互连是并联或串联。
9.根据权利要求1至3之一所述的方法,具有:
针对每个第一组,根据电参量测量第一组的器件的互连的电参数的变化曲线;
针对每个第二组,根据电参量测量第二组的器件的互连的电参数的变化曲线;以及
基于针对第一组的电参数的变化曲线的测量结果并且基于针对第二组的电参数的变化曲线的测量结果来确定多个电子器件中的哪些电子器件具有预先给定的特性。
10.根据权利要求1至3之一所述的方法,其中确定多个电子器件中的哪些电子器件具有预先给定的特性包括:
确定测试参数值;
和将所述测试参数值关联至器件。
11.根据权利要求10所述的方法,其中当关联至器件的测试参数值处于预先给定的范围内时,该器件具有预先给定的特性。
12.根据权利要求1至3之一所述的方法,其中针对第一组测量的电参数和针对第二组测量的电参数是相同的电参数。
13.根据权利要求1至3之一所述的方法,其中针对第一组测量的电参数或者针对第二组测量的电参数或者两者是互连的电阻、互连的电容、互连的电感、互连的电抗、互连的相移或互连的频移、互连的输出电压、互连的输出电流、互连的功率。
14.根据权利要求10所述的方法,其中测试参数值是引入电压、门限电压或谐振频率的值。
15.根据权利要求1至3之一所述的方法,其中所述预先给定的特性是:器件满足预先给定的功能规范。
16.根据权利要求1至3之一所述的方法,还具有:
将多个电子器件分成多个另外的组;
针对每个另外的组测量另外的组的器件的互连的电参数;
以及
基于针对第一组的电参数测量结果、基于针对第二组的电参数测量结果以及基于针对另外的组的电参数测量结果来确定多个电子器件中的哪些电子器件具有预先给定的特性。
17.测量装置,具有
多个待测量的电子器件,
测量设备,其被设立用于:针对按照将多个电子器件至多个第一组的划分的每个第一组,测量第一组的器件的互连的电参数;以及针对按照将多个电子器件至多个第二组的划分的每个第二组,测量第二组的器件的互连的电参数;
其中这些器件相应于矩阵地布置,并且第一组相应于矩阵的行并且第二组相应于矩阵的列;
处理设备,其被设立用于:基于针对第一组的电参数测量结果以及基于针对第二组的电参数测量结果来确定多个电子器件中的哪些电子器件具有预先给定的特性。
18.根据权利要求17所述的测量装置,其中所述测量设备还被设立用于:针对按照将多个电子器件至多个另外的组的划分的每个另外的组,测量另外的组的器件的互连的电参数;以及
其中所述处理设备被设立用于:基于针对第一组的电参数测量结果、基于针对第二组的电参数测量结果以及基于针对另外的组的电参数测量结果来确定多个电子器件中的哪些电子器件具有预先给定的特性。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013102155.7A DE102013102155B4 (de) | 2013-03-05 | 2013-03-05 | Verfahren zum testen von bauelementen und messanordnung |
DE102013102155.7 | 2013-03-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104035015A CN104035015A (zh) | 2014-09-10 |
CN104035015B true CN104035015B (zh) | 2018-02-09 |
Family
ID=51385353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410078355.2A Active CN104035015B (zh) | 2013-03-05 | 2014-03-05 | 用于测试器件的方法和测量装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9823290B2 (zh) |
CN (1) | CN104035015B (zh) |
DE (1) | DE102013102155B4 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013102155B4 (de) | 2013-03-05 | 2015-04-09 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Verfahren zum testen von bauelementen und messanordnung |
US10156426B2 (en) * | 2016-06-21 | 2018-12-18 | The United States Of America, As Represented By The Secretary Of The Navy | Apparatus and methods for parallel testing of devices |
US10197466B2 (en) | 2016-11-30 | 2019-02-05 | Texas Instruments Incorporated | Methods and apparatus to calibrate micro-electromechanical systems |
US10386256B2 (en) | 2016-11-30 | 2019-08-20 | Texas Instruments Incorporated | Methods and apparatus to calibrate micro-electromechanical systems |
US10444104B2 (en) * | 2016-11-30 | 2019-10-15 | Texas Instruments Incorporated | Methods and apparatus to calibrate micro-electromechanical systems |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0786667B1 (en) | 1995-10-31 | 2004-10-27 | Texas Instruments Incorporated | Method and apparatus for testing integrated circuits |
DE10121291B4 (de) * | 2001-04-27 | 2006-09-28 | Infineon Technologies Ag | Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen |
CN1170165C (zh) | 2001-09-19 | 2004-10-06 | 陈振贤 | 阵列式电子接点可靠性的测试方法及其测试结构 |
JP4173726B2 (ja) | 2002-12-17 | 2008-10-29 | 株式会社ルネサステクノロジ | インターフェイス回路 |
ATE423978T1 (de) | 2003-07-23 | 2009-03-15 | Intellitech Corp | System und verfahren für optimierten test und konfigurationsdurchsatz elektronischer schaltungen |
DE102007062711A1 (de) * | 2007-12-27 | 2009-07-02 | Robert Bosch Gmbh | Halbleiterwafer mit einer Vielzahl von Sensorelementen und Verfahren zum Vermessen von Sensorelementen auf einem Halbleiterwafer |
KR100935985B1 (ko) * | 2008-01-24 | 2010-01-08 | 삼성전기주식회사 | 대량 전자부품의 전기특성 검사 장치 |
CN101303384B (zh) | 2008-06-30 | 2010-11-10 | 清华大学 | 一种快速响应电子器件响应速度的测试装置及其测试方法 |
JP2011222547A (ja) | 2010-04-02 | 2011-11-04 | Sony Corp | テストエレメントグループおよび半導体装置 |
US9207294B1 (en) * | 2011-01-30 | 2015-12-08 | Sven Simon | Method and apparatus for the contactless determination of electrical quantities |
DE102013102155B4 (de) | 2013-03-05 | 2015-04-09 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Verfahren zum testen von bauelementen und messanordnung |
-
2013
- 2013-03-05 DE DE102013102155.7A patent/DE102013102155B4/de active Active
-
2014
- 2014-03-05 CN CN201410078355.2A patent/CN104035015B/zh active Active
- 2014-03-05 US US14/197,247 patent/US9823290B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN104035015A (zh) | 2014-09-10 |
US9823290B2 (en) | 2017-11-21 |
US20140253142A1 (en) | 2014-09-11 |
DE102013102155B4 (de) | 2015-04-09 |
DE102013102155A1 (de) | 2014-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104035015B (zh) | 用于测试器件的方法和测量装置 | |
CN103489807B (zh) | 测试探针对准控制的方法 | |
CN104237577B (zh) | 晶圆测试的方法和装置 | |
KR100196537B1 (ko) | 포터블 혈액분석기 장비의 품질보증을 위해 전기화학적 센서를 모의하기 위한 재사용가능 검사장치 | |
US5570034A (en) | Using hall effect to monitor current during IDDQ testing of CMOS integrated circuits | |
US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
US7057395B1 (en) | Method for diagnosing open defects on non-contacted nodes of an electronic device from measurements of capacitively coupled nodes | |
US10955465B2 (en) | Method and apparatus for bond wire testing in an integrated circuit | |
KR20070037696A (ko) | 반도체 웨이퍼 테스트에 이용되는 dut 어레이용레이아웃 | |
TWI744511B (zh) | 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 | |
US8797056B2 (en) | System and method for electronic testing of partially processed devices | |
CN107038697A (zh) | 用于诊断半导体晶圆的方法和系统 | |
TW201533456A (zh) | 晶圓測試數據分析方法 | |
JP7224313B2 (ja) | 電子デバイスを自動テストするための装置及び方法 | |
US6894524B1 (en) | Daisy chain gang testing | |
US8933722B2 (en) | Measuring device and a method for measuring a chip-to-chip-carrier connection | |
CN108254671A (zh) | 基于内插器的测试程序评估 | |
US11269020B2 (en) | Method for testing solder balls between two substrates by using dummy solder balls | |
CN112731241A (zh) | 晶圆测试机台的校准工具和校准方法 | |
CN105845592B (zh) | 用于失效分析的方法 | |
JP2015070195A (ja) | 半導体装置および試験方法 | |
US7660175B2 (en) | Integrated circuit, method for acquiring data and measurement system | |
JP2005340696A (ja) | プローブ針の位置検出方法、半導体装置および半導体検査装置 | |
CN110132316A (zh) | 用于比较传感器单元的输出的装置、方法和计算机程序 | |
US20240175919A1 (en) | Integrated circuit testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |