CN104025194A - 使用堆叠式存储器装置裸片的存储器系统和方法 - Google Patents

使用堆叠式存储器装置裸片的存储器系统和方法 Download PDF

Info

Publication number
CN104025194A
CN104025194A CN201280057245.7A CN201280057245A CN104025194A CN 104025194 A CN104025194 A CN 104025194A CN 201280057245 A CN201280057245 A CN 201280057245A CN 104025194 A CN104025194 A CN 104025194A
Authority
CN
China
Prior art keywords
nude film
computer system
storage arrangement
thesaurus
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280057245.7A
Other languages
English (en)
Inventor
B·J·崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai Management Co
Mosaid Technologies Inc
Original Assignee
Examine Vincent Zhi Cai Management Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Examine Vincent Zhi Cai Management Co filed Critical Examine Vincent Zhi Cai Management Co
Publication of CN104025194A publication Critical patent/CN104025194A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

用于组织计算机系统的存储器的方法和设备，该计算机系统包括连接到逻辑装置(1)的多个存储器装置(2、39)，特别是具有连接到逻辑裸片的多个堆叠式存储器裸片的存储器系统，逻辑装置(1)具有分析并补偿到堆叠了多个裸片的堆叠式装置(2、3、4、5)的不同延迟的能力，以增加在装置(2、3)和逻辑装置(1)之间的吞吐量，允许具有自修复能力的存储器的大规模集成，其中所述裸片被划分成由连接到逻辑裸片(1)的多个总线(21、22)服务的分区。

Description

使用堆叠式存储器装置裸片的存储器系统和方法
相关申请的交叉引用
本申请要求2011年11月25日提交的名称为“Memory System and methodusing stacked memory device dice”的美国临时专利申请序列号61/563,682的优先权，该临时专利申请通过引用被全部并入本文。
技术领域
本发明涉及存储器装置，且更特别地涉及具有连接到逻辑裸片(die)的多个堆叠式存储器裸片的存储器系统，更特别地，本发明涉及堆叠多个裸片，该裸片被划分成由逻辑裸片上的多个总线服务的分区，以及更特别地，本发明涉及用于通过改变分区的数量和位置以及定时将多个存储器模块堆叠在逻辑裸片上从而具有增加的吞吐量的方法和设备。
背景技术
由于处理器操作速度的增加以及多核处理器的引入，处理器的数据吞吐量增加了。然而，系统存储器装置(例如动态随机存取存储器(“DRAM”))的数据吞吐量并没有如处理器的数据吞吐量那样增加地一样快，这使得计算机系统的性能现在被系统存储器的数据吞吐量所限制。
为了增加系统存储器装置的数据吞吐量，已经做出了各种尝试。例如，已经使用了多通道系统存储器总线来使带宽增至两倍或三倍。多通道系统存储器总线需要越来越复杂的印刷电路板(PCB)设计，并可能增加总线之间的干扰。
已经提出了将几个存储器装置裸片和逻辑裸片堆叠在如图1的同一封装中。处理器经由相对窄的高速双向总线直接连接到逻辑裸片。该逻辑裸片进而通过宽的低速总线连接到存储器装置，其在这里是动态随机存取存储器(DRAM)。
图2是在图1中使用的存储器装置的一般架构的图示。每个存储器装置被分成16个分区，且每个分区包括几个存储体(bank)。每个存储体的分区通过宽总线堆叠在彼此的顶部上。一个提议是使用硅穿孔(TSV)来实现宽总线。每组堆叠的分区可被称为存储库(vault)。存储库可被独立地访问以用于读和写操作。
图2的架构可能产生的一个问题是在从每个存储器装置发送的信号之间的定时信号偏斜的产生。因为在每个存储器装置和逻辑裸片之间的距离对于每个存储器装置裸片而言是不同的，从每个存储器装置裸片发送信号所需的时间将是不同的。此外，由于工艺、供应电压和温度变化，存储器装置的定时性能可能改变。
图3示出4个堆叠的DRAM模块(DRAM0-3)产生的信号偏斜。逻辑裸片将只捕获来自阴影区的有效数据，其中在该阴影区来自所有四个DRAM的所有数据重叠。每个存储器装置的数据有效期足够大以使得逻辑裸片能够捕获来自每个单独裸片的读数据。然而，所有存储器装置裸片的复合数据明显减少。结果是极大地减少的数据吞吐量。因此，在工业中存在对具有增加的吞吐量的堆叠式存储器装置的需要。
发明内容
本发明包括冗余数据选通(RDQS)定时调节方法，其被提出来解决堆叠式存储器裸片的问题。逻辑裸片将RDQS信号发送到每个存储器装置裸片，且存储器装置裸片输出与其RDQS同步的数据。逻辑裸片包括用于每个RDQS的定时调节电路。逻辑裸片测量每个存储器装置裸片的数据有效期的定时并调节RDQS定时，使得存储器装置裸片的数据有效期具有相同的定时。然而，当存储器装置裸片工作时供应电压和温度可改变，这使得数据有效期的定时可连续改变，且数据有效期仍被减小。
本发明使用下面的发现：如果存储库的分区位于裸片中且存储库的数量根据存储器装置裸片的数量而改变，则逻辑裸片需要从一个存储器装置裸片捕获读数据，使得没有有效数据期减小问题。
本发明包括，存储库由存储器装置裸片中的分区组成，且存储库的分区的数量可通过堆叠式存储器装置裸片的数量而改变。如果在TSV中有故障，则用于在堆叠式存储器装置和逻辑裸片之间的数据传输的每组宽总线可改变。
本发明包括，存储库由存储器装置裸片中的分区组成，且存储库的分区的数量可通过堆叠式存储器装置裸片的数量而改变。这允许前所未有的数量的存储器装置的使用，而不引起减小吞吐量的滞后因素。
装置的存储器裸片包括位于每个存储器装置裸片中的在存储库中的分区，读数据通过每组宽总线从一个存储器装置裸片被发送。
如果在TSV中有故障，没有用于在堆叠式存储器装置和逻辑裸片之间的数据传输的每组宽总线可改变。
提高数据有效期。
通过移除每裸片的RDQS来减少TSV。
提高封装产量。
附图说明
根据下面的详细描述，并为了清楚起见而结合附图，本发明的特征和优点将变得明显。在附图中，只示出了四个DRAM存储器模块，但应认识到，系统同样可应用于任何类型和数量的存储器模块。
图1是一般处理器与现有技术存储器系统的框图；
图2是在图1中使用的存储器模块的框图；
图3是图2的装置的读数据周期的定时图；
图4是具有逻辑裸片的存储器系统的实施方式的框图，该逻辑裸片具有RDQS定时调节电路；
图5是根据图4的实施方式的存储器系统的框图，其示出被划分成由几个存储体组成的分区的一个存储器装置裸片；
图6是根据本发明的另一实施方式的存储器系统的框图，其示出被划分成由几个存储体组成的分区的两个堆叠式存储器装置裸片；
图7是根据本发明的第三实施方式的存储器系统的框图，其示出被划分成由几个存储体组成的分区的四个堆叠式存储器装置裸片；
图8是根据本发明的第四实施方式的存储器系统的框图，其示出被划分成由几个存储体组成的分区的四个堆叠式存储器装置裸片。
具体实施方式
图4是本发明的实施方式的框图。该方法包括冗余数据选通(RDQS)定时调节，以解决堆叠式存储器裸片的问题。图4示出具有逻辑裸片1和四个存储器模块DRAM02、DRAM13、DRAM24和DRAM35的系统。逻辑裸片1不同于常规逻辑裸片，因为它包括定时控制部分7。逻辑裸片1还包括连接到每个存储器模块2-4的定时调节电路8-11。定时控制部分7产生RDQS信号7a-d并经由定时调节电路8-11将该RDQS信号7a-d发送到每个存储器模块2-4。每个模块2-4继而经由总线12将DQ信号返回到逻辑裸片1。逻辑裸片1分析定时并产生到每个定时控制电路8-11的定时控制信号7e-h。逻辑裸片1因此测量每个存储器模块2-4的数据有效期的定时并调节RDQS定时，使得存储器装置裸片的数据有效期具有相同的定时。定时控制电路8-11和存储器装置裸片输出与它们的RDQS同步的数据。系统能够测量当存储器模块2-4工作时的供应电压和温度变化，使得数据有效期的定时可连续改变，且数据有效期可被最大化。
图5、6和7分别示出具有一个、两个和四个堆叠式存储器装置裸片的存储器系统的框图，且存储器装置的数量可以是1、2、4、8和16。存储器装置被分成16个分区，且每个分区由几个存储体组成。然而，在存储器装置裸片中的分区的数量和堆叠式存储器装置的数量可根据应用来改变。虽然为了简单起见在每个分区中示出两个存储体，但其实际数量可以且通常高得多。
图5示出具有一个存储器装置裸片2和逻辑裸片1的存储器系统，其中一个分区可以是一存储库。在存储器装置裸片2和逻辑裸片1之间有16组宽总线21-36，可以使用TSV来实现该宽总线。这组宽总线21-36能够访问存储器系统中的任何指定的存储库。宽总线21-36分别直接连接到装置2的开关部分37中的开关41-56。每个开关41-56经由读和写总线连接到包括多个存储体的分区61-76。例如，通过宽总线21从逻辑裸片1到存储器装置裸片的用于存储库0分区61的写数据可通过开关电路41被发送到分区61，且来自分区61的读数据可通过开关电路41和宽总线21被发送到逻辑裸片1，一个分区可以是存储库，所以分区61、62…76可以分别是存储库0、1…15。每个存储库可独立地被访问以用于读和写操作。开关41-56不限于只将信息发送到给定总线和从给定总线发送到给定分区。
在图6所示的具有两个堆叠式存储器装置裸片的存储器系统中，两个分区可以是一存储库，例如在DRAM02中的分区61和62可以是存储库0，而在DRAM13中的分区161和162可以是存储库1。每个存储库可独立地被访问以用于读和写操作。在存储器装置裸片2和3与逻辑裸片1之间有16组宽总线21-36，可以使用TSV来实现该宽总线。这组宽总线21-36能够访问存储器系统中的指定存储库。例如，从逻辑裸片1通过宽总线21的用于存储库0的写数据可通过DRAM02中的开关电路41被发送到存储库0的分区61、62，且从逻辑裸片1通过宽总线22的用于存储库1的写数据可通过DRAM13中的开关电路42被发送到存储库1的分区161、162，以及来自存储库0的读数据可通过开关电路41和宽总线21被发送到逻辑裸片1。如果在DRAM02和DRAM13之间的TSV处有故障，则逻辑裸片1可将多组宽总线分配给不同的存储库。例如，如果在DRAM02和DRAM13之间的使用宽总线23的TSV处有故障，则逻辑裸片1可将宽总线23分配给存储库3并将宽总线24分配给存储库2。
图7是具有四个堆叠式存储器装置裸片2、3、4和5的存储器系统。在这个实施方式中，四个分区可以是一存储库，例如DRAM02中的分区61、62、63和64可以是存储库0，DRAM13中的分区161、162、163和164可以是存储库1，DRAM24中的分区261、262、263和264可以是存储库2，以及DRAM35中的分区361、362、363和364可以是存储库3。每个存储库可独立地被访问以用于读和写操作。在存储器装置裸片2、3、4和5与逻辑裸片1之间有16组宽总线21-36，可以使用TSV来实现该宽总线。这组宽总线21-36能够访问存储器系统中的指定存储库。例如，从逻辑裸片1通过宽总线21的用于存储库0的写数据通过DRAM02中的开关电路41被发送到存储库0的分区61、62、63和64，且从逻辑裸片1通过宽总线22的用于存储库1的写数据可通过DRAM13中的开关电路141被发送到存储库1的分区161、162、163和164，以及来自存储库0的读数据可通过开关电路41和宽总线21被发送到逻辑裸片1。如果在DRAM2、3、4或5之间的TSV处有故障，则逻辑裸片1可将多组宽总线分配给不同的存储库。例如，如果在DRAM02和DRAM13之间的使用宽总线25的TSV处有故障，则逻辑裸片1可将宽总线25分配给存储库7并将宽总线28分配给存储库4。
在具有八个堆叠式存储器装置裸片的存储器系统中，八个分区可以是一存储库。在具有十六个堆叠式存储器装置裸片的存储器系统中，十六个分区可以是一存储库。
图8示出根据另一实施方式的存储器系统的框图。在该框图中，存储器系统具有四个堆叠式存储器装置裸片2、3、4和5，但存储器装置的数量可以是1、2、4、8和16。在具有四个堆叠式存储器装置裸片2、3、4和5的存储器系统中，四个分区可以是一存储库，所以在DRAM02中的分区61、62、63和64可以是存储库0，在DRAM13中的分区161、162、163和164可以是存储库1，在DRAM24中的分区261、262、263和264可以是存储库2，以及在DRAM35中的分区361、362、363和364可以是存储库3。每个存储库可独立地被访问以用于读和写操作，并且存储库中的每个分区可独立地被访问以用于读和写操作。存在16组多分支宽总线21-36，其在每个存储器装置裸片2、3、4和5以及逻辑裸片1处具有分支，可以使用TSV来实现该宽总线。这组宽总线21-36能够访问存储器系统中的指定存储库中的分区，例如，在存储库0中的分区61、62、63和64与逻辑裸片1之间的写数据和读数据可通过宽总线21、22、23和24被发送。虽然通过宽总线21、22、23和24在存储库0中的分区61、62、63和64与逻辑裸片1之间发送写数据或读数据，但另一写数据或读数据通过宽总线21、22、23和24中的另一个在存储库0中的分区1之间被发送。
所示实施方式仅仅是示例性的，本发明只被所附权利要求限定。

Claims (20)

1.一种用于在计算机系统中使用的存储器装置，包括：
堆叠和连接在一起的多个半导体裸片；以及
所述裸片中的每一个还包括多个分区；以及
在所述裸片中的存储库包括在所述裸片中的一组所述分区。
2.如权利要求1所述的用于在计算机系统中使用的存储器装置，还包括：
开关电路，其配置用于形成所述存储库。
3.如权利要求1所述的用于在计算机系统中使用的存储器装置，其中在每个存储库中的分区的数量与堆叠的存储器裸片的数量相同。
4.如权利要求2所述的用于在计算机系统中使用的存储器装置，其中所述开关电路位于所述裸片上。
5.如权利要求1所述的用于在计算机系统中使用的存储器装置，还包括：
通过至少一个宽总线连接到所述裸片中的每一个的逻辑裸片。
6.如权利要求5所述的用于在计算机系统中使用的存储器装置，其中所述逻辑裸片被配置为分析并补偿对所述堆叠的存储器裸片的不同延迟。
7.如权利要求5所述的用于在计算机系统中使用的存储器装置，还包括：
开关电路，其配置用于形成所述存储库。
8.如权利要求5所述的用于在计算机系统中使用的存储器装置，其中所述裸片中的每一个还包括连接到所述逻辑裸片的开关电路。
9.一种用于组织在计算机系统中使用的存储器的方法，包括下列步骤：
提供多个半导体存储器裸片，所述半导体存储器裸片具有在每个裸片上的多个存储单元；
堆叠所述存储器裸片；以及
提供逻辑裸片；以及
将每个裸片划分成多个存储库，每个存储库具有多个单元；以及
使用宽总线将存储库连接到所述逻辑裸片；以及
使用切换信号来切换到存储库的连接。
10.如权利要求9所述的用于组织在计算机系统中使用的存储器的方法，其中所述切换信号来自于所述逻辑裸片，且每个裸片提供有响应于所述切换信号的多个开关。
11.如权利要求9所述的用于组织在计算机系统中使用的存储器的方法，其中在每个存储库中的分区的数量与堆叠的存储器裸片的数量相同。
12.如权利要求9所述的用于组织在计算机系统中使用的存储器的方法，其中所述宽总线是硅穿孔(TSV)。
13.如权利要求9所述的用于组织在计算机系统中使用的存储器的方法，还包括在一个宽总线中出现故障的情况下将存储库从所述一个宽总线重新分配给另一宽总线的步骤。
14.如权利要求9所述的用于组织在计算机系统中使用的存储器的方法，其中所述切换信号被配置为提供各个存储器装置裸片的数据有效期，每个数据有效期具有相同的定时。
15.如权利要求10所述的用于组织在计算机系统中使用的存储器的方法，其中所述切换信号被配置为提供最大的有效数据期。
16.如权利要求15所述的用于组织在计算机系统中使用的存储器的方法，其中所述切换信号针对一些裸片被选择性地延迟以提供最大的有效数据期。
17.如权利要求9所述的用于组织在计算机系统中使用的存储器的方法，其中所述切换信号是被发送到每个存储器装置裸片的RDQS信号，所述每个存储器装置裸片具有用于每个RDQS的定时调节电路。
18.如权利要求17所述的用于组织在计算机系统中使用的存储器的方法，其中每个存储器装置裸片输出与它们的RDQS同步的数据。
19.如权利要求18所述的用于组织在计算机系统中使用的存储器的方法，且所述RDQS信号调节RDQS定时，使得存储器装置裸片的数据有效期具有相同的定时。
20.如权利要求19所述的用于组织在计算机系统中使用的存储器的方法，其中当供应电压和温度在存储器装置裸片工作时改变时，所述RDQS信号改变，以连续更新数据有效期的定时。
CN201280057245.7A 2011-11-25 2012-11-23 使用堆叠式存储器装置裸片的存储器系统和方法 Pending CN104025194A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161563682P 2011-11-25 2011-11-25
US61/563,682 2011-11-25
PCT/CA2012/001082 WO2013075225A1 (en) 2011-11-25 2012-11-23 Memory system and method using stacked memory device dice

Publications (1)

Publication Number Publication Date
CN104025194A true CN104025194A (zh) 2014-09-03

Family

ID=48466763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280057245.7A Pending CN104025194A (zh) 2011-11-25 2012-11-23 使用堆叠式存储器装置裸片的存储器系统和方法

Country Status (8)

Country Link
US (3) US8879296B2 (zh)
EP (1) EP2783367A4 (zh)
JP (1) JP2015501985A (zh)
KR (1) KR20140098817A (zh)
CN (1) CN104025194A (zh)
HK (1) HK1201632A1 (zh)
TW (1) TW201342375A (zh)
WO (1) WO2013075225A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369473A (zh) * 2016-05-13 2017-11-21 爱思开海力士有限公司 存储系统及其操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102424702B1 (ko) 2015-11-19 2022-07-25 삼성전자주식회사 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US11487445B2 (en) 2016-11-22 2022-11-01 Intel Corporation Programmable integrated circuit with stacked memory die for storing configuration data
US10344646B2 (en) * 2018-08-21 2019-07-09 Tenneco Automotive Operating Company Inc. Exhaust gas burner assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080016401A1 (en) * 2003-08-19 2008-01-17 Micro Technology, Inc. System and method for on-board diagnostics of memory modules
US20100180150A1 (en) * 2009-01-12 2010-07-15 Micron Technology, Inc. Systems and methods for monitoring a memory system
CN102099861A (zh) * 2008-07-21 2011-06-15 美光科技公司 使用堆叠式存储器装置裸片的存储器系统及方法以及使用所述存储器系统的系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140220A (ja) * 2006-12-04 2008-06-19 Nec Corp 半導体装置
US8120958B2 (en) * 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
US8031505B2 (en) * 2008-07-25 2011-10-04 Samsung Electronics Co., Ltd. Stacked memory module and system
US7796446B2 (en) * 2008-09-19 2010-09-14 Qimonda Ag Memory dies for flexible use and method for configuring memory dies
JP5632584B2 (ja) * 2009-02-05 2014-11-26 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8046628B2 (en) * 2009-06-05 2011-10-25 Micron Technology, Inc. Failure recovery memory devices and methods
US8381059B2 (en) * 2010-02-17 2013-02-19 Micron Technology, Inc. Error correction and recovery in chained memory architectures
US9123552B2 (en) * 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080016401A1 (en) * 2003-08-19 2008-01-17 Micro Technology, Inc. System and method for on-board diagnostics of memory modules
CN102099861A (zh) * 2008-07-21 2011-06-15 美光科技公司 使用堆叠式存储器装置裸片的存储器系统及方法以及使用所述存储器系统的系统
US20100180150A1 (en) * 2009-01-12 2010-07-15 Micron Technology, Inc. Systems and methods for monitoring a memory system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369473A (zh) * 2016-05-13 2017-11-21 爱思开海力士有限公司 存储系统及其操作方法

Also Published As

Publication number Publication date
KR20140098817A (ko) 2014-08-08
TW201342375A (zh) 2013-10-16
WO2013075225A1 (en) 2013-05-30
EP2783367A4 (en) 2015-07-22
US20160071825A1 (en) 2016-03-10
HK1201632A1 (zh) 2015-09-04
US9123394B2 (en) 2015-09-01
US8879296B2 (en) 2014-11-04
JP2015501985A (ja) 2015-01-19
US20150036408A1 (en) 2015-02-05
EP2783367A1 (en) 2014-10-01
US20130135917A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
US20220027236A1 (en) Memory devices and methods for managing error regions
KR101609311B1 (ko) 메모리 장치 파워 관리기 및 방법
KR101528659B1 (ko) 가변 메모리 리프레시 장치들 및 방법들
CN102232215B (zh) 多串行接口堆叠裸片存储器架构
US8018752B2 (en) Configurable bandwidth memory devices and methods
US8760901B2 (en) Semiconductor device having a control chip stacked with a controlled chip
EP2313890B1 (en) Independently controllable and reconfigurable virtual memory devices in memory modules that are pin-compatible with standard memory modules
US20090091962A1 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
CN1577627A (zh) 半导体记忆模块
CN104025194A (zh) 使用堆叠式存储器装置裸片的存储器系统和方法
KR20150107432A (ko) 반도체 장치
CN215341078U (zh) 存储访问电路、集成芯片及电子设备
CN115563052A (zh) 存储访问电路、集成芯片、电子设备及存储访问方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1201632

Country of ref document: HK

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140903

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1201632

Country of ref document: HK