CN104022075A - 一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法 - Google Patents

一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法 Download PDF

Info

Publication number
CN104022075A
CN104022075A CN201410254176.XA CN201410254176A CN104022075A CN 104022075 A CN104022075 A CN 104022075A CN 201410254176 A CN201410254176 A CN 201410254176A CN 104022075 A CN104022075 A CN 104022075A
Authority
CN
China
Prior art keywords
target
magnetic control
sputtering
alloy
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410254176.XA
Other languages
English (en)
Other versions
CN104022075B (zh
Inventor
刘波
张彦坡
林黎蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan University
Original Assignee
Sichuan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan University filed Critical Sichuan University
Priority to CN201410254176.XA priority Critical patent/CN104022075B/zh
Publication of CN104022075A publication Critical patent/CN104022075A/zh
Application granted granted Critical
Publication of CN104022075B publication Critical patent/CN104022075B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors
    • H01L2221/1073Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种在超深亚微米集成电路铜互连技术中应用的可控自形成Cu3Ge/TiN双层阻挡层制备方法。本发明先采用气相物理共溅射技术制备Cu(Ge,Ti)合金层,随后通过控温氮气(N2)氛退火等步骤,利用Cu(Ge,Ti)合金层中各元素在高温退火过程中能自发选择性反应特性,在Si/Cu(Ge,Ti)/Cu界面可控自形成Cu3Ge/TiN双层阻挡层,其在高温(750℃)条件下仍能有效阻挡Cu与Si基体的相互扩散。采用Cu(Ge,Ti)合金可控自形成Cu3Ge/TiN双层阻挡层能有效降低互连膜系电阻率,降低互连电路的阻容耦合(RC)延迟效应,提高半导体器件的运行速度和稳定性。

Description

一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法
技术领域
本发明属于半导体集成电路制造工艺技术领域,涉及一种适用于超深亚微米Cu互连用的可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法。
背景技术
铜(Cu)具有低阻、高抗电迁移性能,已取代铝(Al)成为当今高性能超大规模硅(Si)集成电路主流互连材料,见文献[Delsol R, Jacquemin J P, Gregoire M, Girault V, Federspiel X, Bouyssou R X, Vannier P, Normandon P. Microelectron Eng, 2006; 83: 2377]。但Cu与Si低温下(<300℃)直接反应形成高阻Cu3Si化合物相,且Cu易扩散至Si基体内形成深能级杂质,弱化器件性能,见文献 [B. Liu, Z.X. Song, Y.H. Li, K.W. Xu, Appl. Phys. Lett. 93/17 (3008)]。因此,如何选择适当的具有低电阻率和良好阻隔性能的材料来抑止Cu与Si基体或Si基介质间的相互扩散仍然是工业界和学术界的研究热点问题。
国际半导体发展规划预言,2016年14 nm节点技术要求其互连结构中阻挡层厚度缩减至2 nm,见文献[The international Technology Roadmap for Semiconductors (ITRS), 2003]。传统阻挡层材料如Ta/TaN在此尺度下的稳定性面临巨大挑战。诸多文献研究表明采用Cu基合金(CuM (M=Ti、Mg、Ti、Al、 Ti、 Ru、WN、等))直接沉积在Si或SiO2基体上,通过后续退火处理驱使合金元素扩散至Cu(M)/Si界面并反应形成数纳米厚钝化层,如TiSiyOx,TiOx,TiOx,MgO和AlyOx等的自形成阻挡层技术可能是解决此技术瓶颈的一种有效途径,见文献[Kohama K, Ito K, Tsukimoto S, Mori K, Maekawa K, Murakami M. J. Electron. Mater., 2008, 37: 1148]和[Iijima J, Haneda M , Koike J. Proc IEEE IITC 2006, 155]。然而,在升温初期,尚未达到合金元素扩散所需的热动力学条件(通常大于400℃)时,合金中的Cu原子与Si或SiO2基介质间已发生互扩散反应(<300℃),最终引发器件性能恶化,见文献[Liu A Y, Cohen M L. Phys. Rev. B, 1990, 41(15): 10727]和[Aboelfotoh M O, Svensson B G. Phys. Rev. B, 1991, 44(23): 12742]。
近年来,铜锗化合物作为一种潜在的低温Cu金属化材料而备受人们关注。研究表明,Cu 在低温度下(<150℃)和Ge原子反应形成低阻ε-Cu3Ge (~5.5 μΩ cm)且成分可调范围宽(Ge含量在25-40 %);再者,Cu3Ge具有高的抗氧化和阻挡Cu的扩散性能并可作浅结器件欧姆接触首选材料,见文献[Liu C Y, Wang S J. J. Electron. Mater., 2003; 32: L1]和[Tsukimoto S, Morita T, Moriyama M, Ito K , Murakami M. J. Electron. Mater., 2005; 34: 592]。然而,仍存在两个关键性的问题制约其在Cu金属化制程中的应用:其一,Borek等人 [Borek M A, Oktyabrsky S, Aboelfotoh M O, Narayan J. Appl. Phys. Lett., 1996; 69(23): 3560] 的研究表明, Cu3Ge/Si在温度高于400℃时两者发生互扩散,Si原子扩散至Cu3Ge体内并导致电阻率显著升高;其二,Gaudet等人 [Gaudet S, Detavernier C, Kellock A J, Desjardins P, Lavoie C. J. Vac. Sci. Technol., 2006, A 24: 474] 研究表明Cu3Ge膜体表面形貌在高于350 ℃退火条件下已经开始明显粗化,这显然远不能满足Cu互连工艺的要求。
发明内容
本发明的目的在于针对上述Cu互连技术中自形成阻挡层材料性能研究面临的不足,提供一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法,该方法不仅简便易行,而且通过该方法获取的Cu3Ge/TiN双层自形成扩散阻挡层电阻率低、抗氧化性强,且能够进一步有效阻挡Cu的扩散,是当今先进纳器件互连提供了一种新的技术途径。
为达到上述目的,本发明基本思想是:采用气相物理共溅射技术在Cu膜中同时掺入Ge和Ti合金元素,所制备Cu(Ge,Ti)/Si样品在N2气氛下经不同温度退火,利用Cu(Ge,Ti)合金层中各元素在N2气氛退火过程中能自发选择性在Si/Cu(Ge,Ti)/Cu界面反应自形成Cu3Ge/TiN双层阻挡层,有效阻挡Cu与Si基体的相互扩散。选择Ti为掺杂元素主要基于以下几点理由:首先,400℃下Cu和Ge与 Ti都不互溶,Ti元素掺杂不会阻碍Cu与Ge的反应;其次,较高温度下Ti易从Cu基合金沉淀析出,并能与N进一步反应能形成数纳米厚的TiN稳定的化合物层,Cu3Ge/TiN双层阻挡层相结合进一步提高多层膜系热稳定性。
本发明提供的技术方案是:提供一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法,先通过在常温下利用气相物理沉积技术获取Cu(Ge,Ti)合金,随后在N2气氛下对其控温退火处理自反应合成阻挡层,其特征在于包含以下步骤:
a、清洗衬底材料:
将衬底材料Si(111)基体依次放入丙酮、无水乙醇中分别进行30分钟超声波清洗,干燥后放入真空室内,抽真空度至4.5×10-4 Pa;
b、沉积前对衬底的处理:
保持真空室真空为4.5×10-4 Pa条件下,采用偏压反溅射清洗10分钟、预溅射清洗5分钟,去除Si衬底和靶材表面杂质;反溅射功率为100-200 W;预溅射功率为100-200 W;反溅射偏压和预溅射偏压分别为-500 V、-150 V;反溅射和预溅射气体均为Ar;工作真空度为1.0-3.0 Pa;
c、沉积Cu(Ge,Ti)合金层:
采用气相物理共溅射技术,在步骤b得到的Si(111)基体上使用磁控Cu靶、磁控Ge靶和直流Ti靶共溅射沉积Cu(Ge,Ti)合金层,沉积时间30-40秒;磁控Cu靶溅射功率为120-150 W;磁控Ge靶的溅射功率为100-120 W;直流Ti靶溅射功率为80-100 W;偏压为-100到-300 V之间;工作气氛Ar,Ar流量为180 标准立方厘米/分钟(sccm);工作真空度为0.40-0.50 Pa;沉积完成后关闭磁控Cu靶、磁控Ge靶和直流Ti靶,关闭气体Ar,恢复反应室真空为4.5×10-4 Pa,冷却后出炉样品即为Cu(Ge,Ti)合金层;
所述磁控Cu靶、磁控Ge靶和直流Ti靶纯度均为99.99%。
所述可控自形成阻挡层用Cu(Ge,Ti)合金采用磁控Cu靶、磁控Ge靶和直流Ti靶共溅射的方法,磁控Cu靶、磁控Ge靶与真空腔中心轴线方向呈45?夹角,直流Ti靶与真空腔中心轴线方向一致。
所述可控自形成阻挡层用Cu(Ge,Ti)合金沉积过程中通过调节各磁控靶材的功率来控制合金中各组元的成分,磁控Cu靶溅射功率为150 W,磁控Ge靶溅射功率为120 W,直流Ti靶溅射功率为80 W。
上述步骤c中的冷却是在反应室基底真空度为4.5×10-4下自然冷却。
d、控温N2气氛退火反应自形成Cu3Ge/TiN双层阻挡层:
    采用真空退火炉退火处理,本底真空为4.5×10-3 Pa,随后退火炉腔内通入N2气,Ar流量为260 标准立方厘米/分钟(sccm),设置在300 ℃和400 ℃段各保温10分钟,升温速率为5 ℃/秒。退火处理后随炉冷却,即能获得自形成Cu3Ge/TiN双层扩散阻挡层。
本发明与现有技术相比具有以下有益效果:
1、 本发明在单晶Si基体上沉积Cu(Ge,Ti)合薄膜,利用Cu(Ge,Ti)合金层中各元素在高温退火过程中能自发选择性在Si/Cu(Ge,Ti)/Cu界面反应自形成Cu3Ge/TiN双层阻挡层,其在750 ℃条件下仍能有效阻挡Cu与Si基体的相互扩散;
2、 本发明使用的Si/Cu(Ge,Ti)/Cu结构,无需传统工艺中沉积扩散阻挡层和电镀Cu籽晶层等步骤,Cu(Ge,Ti)合金层表面可直接电镀Cu且仅需通过控温N2气氛退火处理,可反应自形成Cu3Ge/TiN双层阻挡层,简化了Cu金属化制程的工艺步骤;
3、本发明采用Cu(Ge,Ti)合金可控自形成Cu3Ge/TiN双层阻挡层能有效降低互连膜系电阻率,降低互连电路的阻容耦合(RC)延迟效应,提高半导体器件的运行速度和稳定性。
4、本发明采用的是气相物理共溅射技术,具有技术成熟,成本低,工艺稳定性强,污染物少的特点,并可与现有的微电子制备工艺相兼容。
附图说明
图1为Cu(Ge,Ti) (20 nm)/Si样品在400 ℃退火态的截面高分辨透射明场像(HRTEM)。
图2为Cu (100nm)/Cu(Ge,Ti)(20 nm)/Si样品方块电阻率随退火温度变化曲线。
具体实施方式
下面结合附图及实施例对本发明进行详细的说明,但不意味着对本发明保护内容的任何限定。
本发明提供一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法,先通过在常温下利用气相物理沉积技术获取Cu(Ge,Ti)合金,随后对其控温退火处理自反应合成阻挡层。所用磁控Cu靶、磁控Ge靶和直流Ti靶的纯度均为99.99%;所用磁控Cu靶、磁控Ge靶与真空腔中心轴线方向呈45?夹角偏头,直流Ti靶与真空腔中线轴线方向一致,三靶共溅射沉积获得样品;制备的Cu(Ge,Ti)合金层厚度为20 nm。采用真空退火炉退火处理,本底真空为4.5×10-3 Pa,随后退火炉通入N2气,N2流量为260 sccm,设置在300 ℃和400 ℃段各保温10分钟,升温速率为5 ℃/秒。退火处理后随炉冷却,即能获得自形成Cu3Ge/TiN双层扩散阻挡层。
实施例1
本实施例制备可控自形成Cu3Ge/TiN双层扩散阻挡层包含以下步骤:
a、清洗衬底材料:
将衬底材料Si(111)基体依次放入丙酮、无水乙醇中分别进行30分钟超声波清洗,干燥后放入真空室内,然后抽真空度至4.5×10-4 Pa;
b、沉积前对衬底的处理:
在步骤a的真空条件下,用偏压反溅射清洗10分钟、预溅射清洗5分钟,去除Si衬底和靶材表面杂质;反溅射功率为150 W;预溅射功率为150 W;反溅射偏压和预溅射偏压分别为-500 V、-150 V;反溅射和预溅射气体均为Ar;工作真空度为2.0 Pa;
c、沉积Cu(Ge,Ti)合金层:
采用气相物理共溅射技术,在步骤b得到的Si(111)基体上使用磁控Cu靶、磁控Ge靶和直流Ti靶共溅射沉积Cu(Ge,Ti)合金层,沉积时间30秒;磁控Cu靶溅射功率为150 W;磁控Ge靶溅射功率为120 W;直流Ti靶的溅射功率为80 W;偏压为-150 V;工作气氛Ar,Ar流量为180 sccm;工作真空度为0.49 Pa;沉积完成后关闭磁控Cu靶、磁控Ge靶和直流Ti靶,关闭气体Ar,恢复反应室真空度为4.5×10-4 Pa,冷却后出炉样品即为Cu(Ge,Ti)合金层。
d、控温退火反应自形成Cu3Ge/TiN双层阻挡层:
    采用真空退火炉退火处理,本底真空为4.5×10-3 Pa,随后退火炉通入Ar,Ar流量为200 sccm,设置在300 ℃和400 ℃段各保温10分钟,升温速率为5 ℃/秒。退火处理后随炉冷却,即能获得自形成Cu3Ge/TiN双层扩散阻挡层。
对上述实施例1所述的Cu/Cu(Ge,Ti)/Si样品采用四探针测试仪对其表面进行测试,先后在样品表面测试了5个点,取其平均值计算电阻率为7.9 μΩ.cm,相比常规阻挡层电阻率而言大幅降低。图1示出Cu(Ge,Ti)/Si 样品在400 ℃保温退火1小时后的截面高分辨透射电镜明场像(HRTEM),可见在Cu/Si界面处自发形成了Cu3Ge/TiN双层扩散阻挡层, 其中 TiN层约4 nm,图中各层界面清晰,未发现有Cu-Si化合物出现,表明Cu3Ge/TiN双层扩散阻挡层有效阻挡了Cu/Si间互扩散。图2所示为Cu/Cu(Ge,Ti)/Si分别在沉积态和不同退火温度退火后电阻率的变化。从图2结果可知750℃高温退火后多层膜系的电阻率并未出现显著变化,亦表明自形成Cu3Ge/TiN双层扩散阻挡层在750℃情况下未发生失效,具有高的热稳定性能。
实施例2
因Cu(Ge,Ti)合金成分的变化直接关联自形成Cu3Ge/TiN双层扩散阻挡层的成分、厚度和微观结构等。通过调控Cu(Ge,Ti)合金成分可实现多种自形成Cu3Ge/TiN双层扩散阻挡层。本实施例Cu(Ge,Ti)合金层所用镀膜设备和其他工作条件均与实施例1基本相同,并保持所述合金层沉积厚度20 nm不变,通过改变磁控磁控Cu靶、磁控Ge靶和直流Ti靶的溅射功率可调控Cu(Ge,Ti)合金层中Cu、Ge、Ti的原子百分比,如选定直流靶Ti功率分别为50 W、80 W、120 W、150 W、进而调控Ti原子的百分含量在3.5、7.8、11.5、15.8 (at.%),进而实现自形成Cu3Ge/TiN双层扩散阻挡层中TiN层的厚度、电阻率和耐高温性等性能进行调控,以满足产品用途的使用需求。
实施例3
由于在沉积Cu(Ge,Ti)合金层过程中,溅射偏压对涂层成分、均匀度及结构影响较大。本实例沉积Cu(Ge,Ti)合金层操作步骤及条件、参数与实例1基本相同。只是在沉积Cu(Ge,Ti)合金层层时通过分别改变沉积偏压,如选定沉积偏压为-50 V、-100 V、-150 V、-200 V,可对Cu(Ge,Ti)合金层的成分,均匀度和厚度进行调控,进而实现自形成Cu3Ge/TiN双层扩散阻挡层中Cu3Ge/TiN各层的厚度、电阻率和耐高温性等性能进行调控,以满足不同互连工艺用途的使用需求。

Claims (5)

1.一种可控自形成Cu3Ge/TiN双层扩散阻挡层,先通过在常温下利用气相物理沉积技术获取Cu(Ge,Ti)合金,随后对其在N2气氛下控温退火处理自反应合成Cu3Ge/TiN双层扩散阻挡层,其特征在于包含以下步骤:
a、清洗衬底材料:
将衬底材料Si(111)基体依次放入丙酮、无水乙醇中分别进行30分钟超声波清洗,干燥后放入真空室内,抽真空度至4.5×10-4 Pa;
b、沉积前对衬底的处理:
保持真空室真空为4.5×10-4 Pa条件下,采用偏压反溅射清洗10分钟、预溅射清洗5分钟,去除Si衬底和靶材表面杂质;反溅射功率为100-200 W;预溅射功率为100-200 W;反溅射偏压和预溅射偏压分别为-500 V、-150 V;反溅射和预溅射气体均为Ar;工作真空度为1.0-3.0 Pa;
c、沉积Cu(Ge,Ti)合金层:
采用气相物理共溅射技术,在步骤b得到的Si(111)基体上使用磁控Cu靶、磁控Ge靶和直流Ti靶共溅射沉积Cu(Ge,Ti)合金层,沉积时间30-40秒;磁控Cu靶溅射功率为120-150 W;磁控Ge靶的溅射功率为100-120 W;直流Ti靶溅射功率为80-100 W;偏压为-100到-300 V之间;工作气氛Ar,Ar流量为180 标准立方厘米/分钟(sccm);工作真空度为0.40-0.50 Pa;沉积完成后关闭磁控Cu靶、磁控Ge靶和直流Ti靶,关闭气体Ar,恢复反应室真空为4.5×10-4 Pa,冷却后出炉样品即为Cu(Ge,Ti)合金层;
d、控温N2气氛退火反应自形成Cu3Ge/TiN双层阻挡层:
    采用真空退火炉退火处理,本底真空为4.5×10-3 Pa,随后退火炉腔内通入N2气,N2气流量为260 标准立方厘米/分钟(sccm),设置在300 ℃和400 ℃段各保温10分钟,升温速率为5 ℃/秒;退火处理后随炉冷却,即能获得自形成Cu3Ge/TiN双层扩散阻挡层。
2.根据权利要求1所述自形成阻挡层用Cu(Ge,Ti)合金制备工艺,其特征在于:所述磁控Cu靶、磁控Ge靶和直流Ti靶纯度均为99.99%。
3.根据权利要求1所述自形成阻挡层用Cu(Ge,Ti)合金制备工艺,其特征在于:采用磁控Cu靶、磁控Ge靶和直流Ti靶共溅射沉积的方法,磁控Cu靶、磁控Ge靶与真空腔中心轴线方向呈45?夹角,直流Ti靶与真空腔中心轴线方向一致。
4.根据权利要求1所述自形成阻挡层Cu(Ge,Ti)合金制备工艺,其特征在于:沉积过程中通过调节各磁控靶及直流靶的功率来控制Cu(Ge,Ti)合金中各组元的成分,磁控Cu靶溅射功率为150 W,磁控Ge靶溅射功率为120 W,直流Ti靶溅射功率为80 W。
5.根据权利要求1所述对Cu (Ge,Ti)合金控温退火反应,自形成Cu3Ge/TiN双层阻挡层工艺,其特征在于:步骤d中真空退火炉本底真空为4.5×10-3 Pa,随后退火炉通入N2气, N2流量为260 标准立方厘米/分钟(sccm), 设置在300 ℃和400 ℃段各保温10分钟,升温速率为5 ℃/秒;退火处理后随炉自然冷却,即能获得自形成Cu3Ge/TiN双层扩散阻挡层。
CN201410254176.XA 2014-06-10 2014-06-10 一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法 Expired - Fee Related CN104022075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410254176.XA CN104022075B (zh) 2014-06-10 2014-06-10 一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410254176.XA CN104022075B (zh) 2014-06-10 2014-06-10 一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法

Publications (2)

Publication Number Publication Date
CN104022075A true CN104022075A (zh) 2014-09-03
CN104022075B CN104022075B (zh) 2016-09-07

Family

ID=51438766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410254176.XA Expired - Fee Related CN104022075B (zh) 2014-06-10 2014-06-10 一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法

Country Status (1)

Country Link
CN (1) CN104022075B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216261A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015749A (en) * 1998-05-04 2000-01-18 Taiwan Semiconductor Manufacturing Company Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US20050181598A1 (en) * 2003-01-15 2005-08-18 Kailasam Sridhar K. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
CN102569042A (zh) * 2012-03-12 2012-07-11 四川大学 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺
CN103000576A (zh) * 2012-11-07 2013-03-27 四川大学 一种可控自形成阻挡层用Cu(Ge,Zr)合金的制备工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015749A (en) * 1998-05-04 2000-01-18 Taiwan Semiconductor Manufacturing Company Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US20050181598A1 (en) * 2003-01-15 2005-08-18 Kailasam Sridhar K. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
CN102569042A (zh) * 2012-03-12 2012-07-11 四川大学 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺
CN103000576A (zh) * 2012-11-07 2013-03-27 四川大学 一种可控自形成阻挡层用Cu(Ge,Zr)合金的制备工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216261A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN104022075B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
Suh et al. Properties of reactively sputtered WNx as Cu diffusion barrier
Jang et al. Tantalum and niobium as a diffusion barrier between copper and silicon
Cheng et al. Formation of amorphous interlayers by a solid‐state diffusion in Zr and Hf thin films on silicon
Wang et al. Identification of the first nucleated phase in the interfacial reactions of ultrahigh vacuum deposited titanium thin films on silicon
Ou Integrity of copper–hafnium, hafnium nitride and multilayered amorphous-like hafnium nitride metallization under various thickness
Hübner et al. Influence of nitrogen content on the crystallization behavior of thin Ta–Si–N diffusion barriers
CN102569042B (zh) 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺
CN103000576B (zh) 一种可控自形成阻挡层用Cu(Ge,Zr)合金的制备工艺
CN104022075A (zh) 一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法
CN103972216B (zh) 一种可控自形成MnSixOy/Cu3Ge双层扩散阻挡层
CN114783980B (zh) Cu互连集成电路用多层合金扩散阻挡层及其制备方法
CN103441118B (zh) 一种用于铜互连的导电阻挡层材料及其制备方法
Chien et al. Epitaxial growth of VSi2 on (111) Si
CN103972162B (zh) 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺
Focsa et al. Poly-Si films prepared by rapid thermal CVD on boron and phosphorus silicate glass coated ceramic substrates
Li et al. Addition of strong interaction element Fe (or Sn) to improve the stability of solid solution Cu (Ge) film
Wang et al. Diffusion barrier capability of Zr–Si films for copper metallization with different substrate bias voltage
Park et al. Effects of Ti and TiN underlayers on electromigration reliability of Al–Cu interconnects
Hsieh et al. Failure behavior of ITO diffusion barrier between electroplating Cu and Si substrate annealed in a low vacuum
WO2010039284A1 (en) Silicon carbide barrier diode
CN105304510B (zh) 铝薄膜制备方法
Tatsuoka et al. Microstructure of semiconducting MnSi1. 7 and β-FeSi2 layers grown by surfactant-mediated reactive deposition epitaxy
CN105862122A (zh) 基于多步掠射角沉积法的锑化铟纳米线制备与锰掺杂方法
TWI300255B (en) Composite material as barrier layer in cu diffusion
US10354882B2 (en) Low thermal budget crystallization of amorphous metal silicides

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160907

Termination date: 20170610