CN103972162B - 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺 - Google Patents

一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺 Download PDF

Info

Publication number
CN103972162B
CN103972162B CN201410201533.6A CN201410201533A CN103972162B CN 103972162 B CN103972162 B CN 103972162B CN 201410201533 A CN201410201533 A CN 201410201533A CN 103972162 B CN103972162 B CN 103972162B
Authority
CN
China
Prior art keywords
target
rumoc
magnetic control
barrier layer
preparation technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410201533.6A
Other languages
English (en)
Other versions
CN103972162A (zh
Inventor
刘波
张彦坡
林黎蔚
廖小东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan University
Original Assignee
Sichuan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan University filed Critical Sichuan University
Priority to CN201410201533.6A priority Critical patent/CN103972162B/zh
Publication of CN103972162A publication Critical patent/CN103972162A/zh
Application granted granted Critical
Publication of CN103972162B publication Critical patent/CN103972162B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种碳化钼掺杂钌基合金（RuMoC）扩散阻挡层制备工艺，它涉及超深亚微米集成电路后端互连结构中铜（Cu）与氧化硅基绝缘介质（SiOC：H）之间一种新型扩散阻挡层的制备工艺。本发明沉积的RuMoC (5 nm)阻挡层热稳定温度可达600℃以上，能有效地抑制铜原子朝氧化硅基介质体内扩散。采用该工艺制备的RuMoC (5 nm)扩散阻挡层能有效降低互连膜系电阻率，降低互连电路的阻容耦合（RC）延迟效应，提高半导体器件的运行速度和稳定性。

Description

一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺
技术领域
本发明属于半导体集成电路制造工艺技术领域，涉及超深亚微米集成电路后端互连中铜（Cu）与低介电常数（low-k）氧化硅基绝缘介质（SiOC：H）之间一种新型扩散阻挡层的制备工艺。
背景技术
当今，超大规模集成电路后端互连主流工艺已经采用铜（Cu）互连材料和低介电常数（low-k）替代传统的Al/SiO2结构来应对急剧增长的阻容（RC）延迟和功率消耗效应。由于Cu 极易被氧化以及在低温下（<200 ℃）易与氧化硅基氧化物介质（low-k）反应形成深能级杂质，对载流子具有很强的陷阱效应，使器件性能退化甚至失效，见文献 [B. Liu, Z.X. Song, Y.H. Li, K.W. Xu, Appl. Phys. Lett. 93/17 (2008)]。因此，如何选择扩散阻挡层材料抑止Cu与氧化硅基介质（low-k）间的互扩散，以及改善其界面特性一直是工业界和学术界的研究热点问题。
国际半导体发展规划预言，32 nm、22 nm节点技术要求其阻挡层的厚度分别持续缩减至5 nm和3 nm。开发超薄、高稳定性的低阻值金属阻挡层作为近期（2015年前）的重点挑战之一，见文献[王洪波, 中国集成电路 106 (2008) 14]。目前，过渡族难熔金属及氮化物，如Ta、TaN、WN、ZrN已经被业界广泛研究和采用。但已有研究结果也表明：数纳米厚的过渡金属及氮化物在较低温度（400℃～500℃）下再结晶，见文献[S. Rawal, D. P. Norton, KeeChan Kim, T. J. Anderson, and L. McElwee-White. Ge/HfNx diffusion barrier for Cu metallization on Si. Applied Physics Letters 89, 231914 (2006)]，晶界成为Cu扩散至Si及Si基介质引发早期失效的快速通道；再者，过渡族难熔金属氮化物电阻率高，当其厚度按比例持续微缩至数纳米将对互连RC延迟效应贡献巨大，远不能满足32 nm及以下互连技术的要求，见文献[H. Wojcik, C. Krien, U. Merkel, J.W. Bartha, M. Knaut, M. Geidel, B. Adolphi, V. Neumann, C. Wenzel, M. Bendlin, K. Richter, D. Makarov. Microelectronic Engineering 112, 103-109 (2013)]。
因过渡族金属钌（Ru，7.1 μΩ.cm）相对钽（Ta，13.6 μΩ.cm）而言具有更低的电阻率且在其表面无需沉积铜籽晶层可直接实施电镀Cu膜，能进一步简化Cu互连工艺程序而备受业界关注，见文献[Kuo-Chung Hsu, Dung-Ching Perng, Yi-Chun Wang . Journal of Alloys and Compounds 516, 102-106 (2012)]。但纯Ru薄膜阻挡层多晶柱状结构晶界不可避免也为Cu原子提供快速扩散通道，导致Ru阻挡层失效温度通常低于400 °C。进一步研究结果表明通过添加N、P、Ta、Mo等第三种元素至Ru薄膜晶格中，通过晶界固溶强化或调控薄膜非晶化等手段来提升Ru阻挡层性能，见文献[M. Damayanti, T. Scritharan, S.G. Mhaisalkar, H.J. Engelmann, E. Zschech, A.V. Vairagar, L. Chan. Electrochemical Solid State Letter 10,15-17 (2007)]及文献[D.C Perng, J.B. Yeh, K.C. Hsu. Applied Surface Science 254,6059-6062 (2008)]。但部分研究结果也表明，N、P等元素掺杂导致Ru膜电阻率的急剧增加，如文献[S. Bouhtiyya, R. Lucio Porto, B. Laïk, P. Boulet, F. Capon, J.P. Pereira-Ramos, T. Brousseb and J.F. Piersona. Scripta Materialia, 68,659-662 (2013) ]报道RuN的电阻率为865 μΩ.cm，比纯Ru电阻率高出两个数量级；此外在升温退火过程中还N易从Ru薄膜体内析出导致Cu膜孔隙率增加 [孙玉芳，Ru-TiN扩散阻挡层的制备与表征，哈尔滨工业大学硕士论文 （2010）]。其余Mo、Ta掺杂Ru合金在较高温度下亦存在再结晶现象，因此，超薄（<5 nm）高热稳定性Ru基合金阻挡层性能面临巨大挑战。
发明内容
本发明目的在于针对上述Ru基合金阻挡层材料设计和性能研究方面面临的不足，利用Mo、Ru原子与C原子键合难易程度特性，提出一种稳态固溶的碳化钼掺杂钌基（RuMoC）阻挡层制备工艺，该工艺不仅简便易行，而且通过该工艺制备的RuMoC阻挡层为非晶结构、电阻低、抗氧化性强，能够有效阻挡Cu扩散，有望成为纳器件无铜籽晶互连技术实施可靠候选材料之一。
为达到上述目的，本发明的基本思想是：一是Ru、Mo和C元素都与Cu不互溶，有利阻挡Cu原子的扩散，且Ru、Mo和C元素与现有集成电路工艺技术兼容性强；二是Mo与C原子属强结合键，但Ru与C原子键合能力弱，因此可通过调节薄膜中MoC掺杂量能有效调控Ru阻挡层薄膜微观组织结构，并获取高热稳定性能的非晶RuMoC阻挡层薄膜，且可避免形成脆性σ-MoRu相；三是MoC的电阻率也较低（29 μΩ.cm），因此MoC掺杂对Ru薄膜电阻率的影响较小，能够获取低电阻率的RuMoC阻挡层。
本发明提供的技术方案是：提供一种无铜籽晶互连用碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺，在常温下实施，其特征在于包含以下步骤：
a、清洗衬底材料：
将单晶硅（Si）/掺碳氧化硅（SiOC:H， 200 nm）多层结构衬底材料依次放入丙酮、无水乙醇中分别进行20分钟超声波清洗，干燥后放入真空腔室内，然后抽真空度至2.0×10-4 Pa；
b、沉积前衬底预处理：
在步骤a的真空条件下，用偏压反溅射清洗Si/SiOC:H衬底5分钟，去除Si /SiOC:H衬底表面杂质，反溅功率为100-200 W，反溅偏压为-500 V；反溅气体为氩气（Ar）；工作真空度为1.0-3.0 Pa；
c、沉积RuMoC阻挡层薄膜：
采用反应磁控溅射技术，在经步骤b处理后的Si/SiOC:H基体上沉积厚度为5 nm的RuMoC薄膜；所用靶材为高纯碳化钼（MoC）靶和钌（Ru）靶；工作气氛为Ar气，Ar气流量控制为35-40 标准立方厘米/分钟（sccm）之间；工作真空度为0.45-0.60 Pa；磁控MoC靶和磁控Ru靶溅射功率分别控制为120-150 W和100-120 W范围内；沉积偏压为-100 V至-150 V之间；沉积时间为10-20秒；沉积完成后关闭各磁控靶，关闭气体Ar，反应室基底真空度恢复为2.0×10-4 Pa；冷却后出炉即获得RuMoC阻挡层。
所述磁控Ru靶和磁控MoC靶的纯度均为99.95%。
所述RuMoC合金层中Ru原子百分比控制在44-50 %范围之间；Mo原子百分比控制在23-25 %范围之间；C原子百分比控制在23-25 %范围之间。
所述采用磁控Ru靶和磁控MoC靶共溅射的工艺，上述两个工作靶与真空腔中心轴线方向呈45˚夹角偏头。
上述步骤c中，反应室基底真空为2.0×10-4 Pa；工作气氛为Ar气，Ar气流量控制为35-40 标准立方厘米/分钟（sccm）之间；工作真空度为0.45-0.60 Pa；磁控MoC靶和磁控Ru靶溅射功率分别控制为120-150 W和100-120 W范围内；沉积偏压为-100 V至-150 V之间；沉积时间为10-20秒。
上述步骤c中的冷却是在反应室基底真空度为2.0×10-4下自然冷却。
本发明与现有技术相比具有以下有益效果：
1、本发明依据Mo与C原子属强结合键，但Ru与C原子键合能力弱角度，通过调节薄膜中MoC掺杂量能有效调控Ru阻挡层薄膜微观组织结构，并获取高热稳定性能的非晶RuMoC阻挡层薄膜，且可避免形成脆性σ-MoRu相；
2、本发明工艺制备的非晶RuMoC阻挡层保留了Ru金属表面直接电镀Cu的特性前提下还具有很强的抗氧化性，并能有效阻挡Cu原子的扩散；
3、经本发明提供的工艺制备的RuMoC阻挡层的厚度能有效控制在5 nm以下，MoC的电阻率较低（29 μΩ.cm），因此MoC掺杂对Ru薄膜电阻率的影响较小，能够获取低电阻率的RuMoC阻挡层，失效温度高于600 ℃，在有效降低阻挡层厚度的同时，还降低了阻挡层的电阻率，提高了阻挡层的高热稳定性；
4、本发明采用的是常规反应磁控溅射技术，具有技术成熟，成本低，污染物少的特点，并可与现有的微电子制备工艺相兼容。
附图说明
图1为500 ℃退火态Si/SiOC:H/RuMoC/Cu多层膜的高分辨透射电镜（HRTEM）明场像。
图2为Si/SiOC:H/RuMoC/Cu多层膜方块电阻率随退火温度变化曲线。
具体实施方式
下面结合附图及实施例对本发明进行详细的说明，但不意味着对本发明保护内容的任何限定。
本发明提供的碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺，在常温下实施，采用反应磁控溅射镀膜设备；所用的磁控Ru靶和MoC靶的纯度均为99.95%；所用的磁控Ru靶和MoC靶均与真空腔中心轴线方向呈45˚夹角偏头分别共沉积获得；制备的RuMoC阻挡层薄膜厚度为5 nm。
实施例1
本实施例采用的碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺包含以下步骤：
a、清洗衬底材料：
将单晶硅（Si）/掺碳氧化硅（SiOC:H， 200 nm）多层结构衬底材料依次放入丙酮、无水乙醇中分别进行20分钟超声波清洗，干燥后放入真空腔室内，然后抽真空度至2.0×10-4 Pa；
b、沉积前对衬底的处理：偏压反溅；
在步骤a的真空条件下，用偏压反溅清洗Si/SiOC:H衬底5分钟，去除Si /SiOC:H衬底表面杂质，反溅功率为100 W，反溅偏压为-500 V；反溅气体为氩气（Ar）；工作真空度为1.0 Pa；
c、沉积RuMoC阻挡层薄膜：
采用反应磁控溅射技术，在经步骤b处理后的Si/SiOC:H基体上沉积厚度为5 nm的RuMoC薄膜；所用靶材为高纯碳化钼（MoC）靶和钌（Ru）靶；工作气氛为Ar气，Ar气流量为35 标准立方厘米/分钟（sccm）；工作真空度为0.45 Pa；磁控MoC靶和磁控Ru靶溅射功率分别为120 W和100 W；沉积偏压为-100 V；沉积时间为10秒，冷却后出炉即获得Si/SiOC:H（200 nm）/RuMoC （5 nm）多层膜结构。
为校验阻挡层效能，部分薄膜结构为沉积完RuMoC薄膜层后在不间断真空条件下，在其表面沉积100 nm的纯Cu膜；所用靶材为高纯Cu靶；工作气氛为Ar气，Ar气流量为35 标准立方厘米/分钟（sccm）；工作真空度为0.45 Pa；磁控Cu靶溅射功率分别为100 W；沉积时间为150秒。沉积完成后关闭各磁控靶，关闭气体Ar，反应室基底真空度恢复为2.0×10-4 Pa；冷却后出炉即获得Si/SiOC:H（200 nm）/RuMoC （5 nm）/Cu（100 nm）多层膜测试结构。
对上述实施例1所制备的RuMoC阻挡层，采用四点探针测试仪进行了涂层的电阻率测试，先后在涂层表面测试了5个点，取其平均值计算电阻率为9.5 μΩ.cm，相比常规阻挡层电阻率而言大幅降低。如图1所示多层膜截面HRTEM像可见5 nm 厚的非晶RuMoC阻挡层界面清晰完整，表明Si/SiOC:H/RuMoC/Cu多层膜具有高的热稳定性。图2所示Si/SiOC:H/RuMoC/Cu多层膜的方块电阻率随退火温度变化曲线结果显示600 ℃退火条件下多层膜方块电阻率并无显著上升，表明RuMoC (5 nm)阻挡层在此高温条件下能有效阻挡Cu朝Si基体的扩散。
实施例２、3
由于在沉积RuMoC阻挡层过程中，沉积偏压和溅射功率对涂层的成分、均匀度和厚度均有影响。本实例RuMoC阻挡层操作步骤及条件、参数与实例1基本相同。只是在沉积RuMoC阻挡层时通过分别改变磁控Ru靶和磁控MoC靶的沉积偏压或者溅射功率，如选定沉积偏压为-50 V、-100 V、-150 V、-200 V，或者溅射功率为50 W、100 W、150 W、200 W可对RuMoC阻挡层的成分，均匀度和厚度进行调控，进而实现RuMoC阻挡层的厚度、电阻率和耐高温性等性能进行调控，以满足产品用途的使用需求。
实施例4
由于在沉积RuMoC阻挡层过程中，C的含量对阻挡层的成分、结构和电性能影响较大。本实例RuMoC阻挡层操作步骤及条件、参数与实例1基本相同。只是在沉积RuMoC阻挡层阻挡层时通过改变磁控MoC靶功率来改变C和Mo的含量进而改变涂层结构和成分，如选定磁控MoC靶功率分别为50 W、100 W、150 W、200 W、进而调控Ge原子的百分含量在6.5、12.5、17.5、25 (%)范围可对RuMoC阻挡层的成分和结构进行调控，进而实现RuMoC阻挡层的厚度、电阻率和耐高温性等性能进行调控，以满足产品用途的使用需求。
本发明所用的衬底材料为Si/SiOC:H，对于其他如Si/SiO2或者是单晶Si，该制备RuMoC阻挡层的工艺同样适用。

Claims (5)

1. 一种无铜籽晶互连用碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺，在常温下实施，其特征在于包含以下步骤：
a、清洗衬底材料：
将单晶硅（Si）/掺碳氧化硅（SiOC:H， 200 nm）多层结构衬底材料依次放入丙酮、无水乙醇中分别进行20分钟超声波清洗，干燥后放入真空腔室内，然后抽真空度至2.0×10-4 Pa；
b、沉积前衬底预处理：
在步骤a的真空条件下，用偏压反溅射清洗Si/SiOC:H衬底5分钟，去除Si /SiOC:H衬底表面杂质，反溅功率为100-200 W，反溅偏压为-500 V；反溅气体为氩气（Ar）；工作真空度为1.0-3.0 Pa；
c、沉积RuMoC阻挡层薄膜：
采用磁控MoC靶和磁控Ru靶反应共溅射技术，在经步骤b处理后的Si/SiOC:H基体上沉积厚度为5 nm的RuMoC薄膜；所用靶材为高纯碳化钼（MoC）靶和钌（Ru）靶；工作气氛为Ar气，Ar气流量控制为35-40 标准立方厘米/分钟（sccm）之间；工作真空度为0.45-0.60 Pa；磁控MoC靶和磁控Ru靶溅射功率分别控制为120-150 W和100-120 W范围内；沉积偏压为-100 V至-150 V之间；沉积时间为10-20秒；沉积完成后关闭各磁控靶，关闭气体Ar，反应室基底真空度恢复为2.0×10-4 Pa；冷却后出炉即获得RuMoC阻挡层。
2. 根据权利要求1所述的碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺，其特征在于：所述磁控MoC靶和磁控Ru靶的纯度均为99.95%。
3. 根据权利要求1所述的碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺，其特征在于：所述RuMoC合金层中Ru原子百分比控制在44-50 %范围之间；Mo原子百分比控制在23-25 %范围之间；C原子百分比控制在23-25 %范围之间。
4. 根据权利要求1所述的碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺，其特征在于：采用磁控MoC靶和磁控Ru靶共溅射的工艺，上述两个工作靶与真空腔中心轴线方向呈45˚夹角。
5.根据权利要求1所述的碳化钼掺杂钌基合金（RuMoC）阻挡层制备工艺，其特征在于：步骤c中，反应室本底真空为2.0×10-4 Pa；工作真空度为0.45-0.60 Pa；磁控MoC靶和磁控Ru靶溅射功率分别控制为120-150 W和100-120 W范围内；沉积偏压为-100至-150 V之间。
CN201410201533.6A 2014-05-13 2014-05-13 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺 Expired - Fee Related CN103972162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410201533.6A CN103972162B (zh) 2014-05-13 2014-05-13 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410201533.6A CN103972162B (zh) 2014-05-13 2014-05-13 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺

Publications (2)

Publication Number Publication Date
CN103972162A CN103972162A (zh) 2014-08-06
CN103972162B true CN103972162B (zh) 2016-09-07

Family

ID=51241511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410201533.6A Expired - Fee Related CN103972162B (zh) 2014-05-13 2014-05-13 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺

Country Status (1)

Country Link
CN (1) CN103972162B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427880B (zh) * 2017-08-22 2021-12-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425506B1 (en) * 2003-01-15 2008-09-16 Novellus Systems Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
CN101702406A (zh) * 2009-11-24 2010-05-05 四川大学 深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺
CN102569042A (zh) * 2012-03-12 2012-07-11 四川大学 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425506B1 (en) * 2003-01-15 2008-09-16 Novellus Systems Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
CN101702406A (zh) * 2009-11-24 2010-05-05 四川大学 深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺
CN102569042A (zh) * 2012-03-12 2012-07-11 四川大学 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺

Also Published As

Publication number Publication date
CN103972162A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
Sheng et al. Amorphous phase stability of NbTiAlSiN X high-entropy films
Leu et al. Ir∕ TaN as a bilayer diffusion barrier for advanced Cu interconnects
CN102569042B (zh) 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺
CN101702406B (zh) 深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺
He et al. Diffusion barrier performances of direct current sputter-deposited Mo and MoxN films between Cu and Si
CN101323946A (zh) 一种不同相结构的纳米晶金属Ta薄膜的制备方法
CN101150115B (zh) 一种用于铜互连的导电阻挡层材料及制备方法
CN103972162B (zh) 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺
CN101286496B (zh) 一种用于铜互连的导电阻挡层材料及制备方法
Qingxiang et al. Diffusion barrier performance of amorphous W–Ti–N films in Cu metallization
Moriyama et al. The effect of strain on abnormal grain growth in Cu thin films
Tsai et al. Characteristics of a 10 nm-thick (TiVCr) N multi-component diffusion barrier layer with high diffusion resistance for Cu interconnects
CN1643683A (zh) 薄膜、具有薄膜的结构以及形成薄膜的方法
CN103266304B (zh) 一种高热稳定性无扩散阻挡层Cu(Ru)合金材料的制备方法
Yan et al. Copper diffusion barrier performance of amorphous Ta–Ni thin films
CN100592508C (zh) 用于铜互连的Ta-Al-N扩散阻挡层薄膜及其制备工艺
Nazon et al. Copper diffusion in TaN-based thin layers
Wang et al. Acid and surfactant effect on chemical mechanical polishing of Ge2Sb2Te5
Takeyama et al. Low temperature deposited Zr–B film applicable to extremely thin barrier for copper interconnect
Xie et al. The effect of sputtered W-based carbide diffusion barriers on the thermal stability and void formation in copper thin films
US11840756B2 (en) Binary Ag—Cu amorphous thin-films for electronic applications
CN104022075B (zh) 一种可控自形成Cu3Ge/TiN双层扩散阻挡层制备方法
Cheng et al. Effect of substrate temperature on conductivity and microstructures of boron-doped silicon nanocrystals in SiCx thin films
Wang et al. Diffusion barrier capability of Zr–Si films for copper metallization with different substrate bias voltage
Ke et al. Bubble evolution mechanism and stress-induced crystallization in low-temperature silicon wafer bonding based on a thin intermediate amorphous Ge layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160907

Termination date: 20170513

CF01 Termination of patent right due to non-payment of annual fee