CN103996783A - 发光器件封装件 - Google Patents

发光器件封装件 Download PDF

Info

Publication number
CN103996783A
CN103996783A CN201410054009.0A CN201410054009A CN103996783A CN 103996783 A CN103996783 A CN 103996783A CN 201410054009 A CN201410054009 A CN 201410054009A CN 103996783 A CN103996783 A CN 103996783A
Authority
CN
China
Prior art keywords
light emitting
emitting device
hole
substrate
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410054009.0A
Other languages
English (en)
Inventor
甘东爀
龙戡翰
李相炫
黄圣德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103996783A publication Critical patent/CN103996783A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种发光器件封装件。所述发光器件封装件包括具有至少一个通孔的封装件基板。发光器件被安装在封装件基板上以与所述通孔重叠。在发光器件与封装件基板之间形成接合层，其包括共晶接合材料。

Description

发光器件封装件
相关申请的交叉引用
本申请要求2013年2月18日在韩国知识产权局提交的韩国专利申请号10-2013-0016971的优先权，其公开内容通过引用被全文合并在此。
技术领域
本发明构思涉及一种发光器件封装件，更具体来说涉及一种采用晶圆级封装的发光器件封装件。
背景技术
晶圆级封装方法正处在开发当中。在所述方法中，多个发光器件被安装在一个封装件基板上，并且该封装件基板被分隔以形成多个发光器件封装件。此外还需要一种具有良好可靠性的发光器件封装件及其制造方法。
发明内容
本发明构思提供一种发光器件封装件，其包括具有良好可靠性的发光器件。
根据本发明构思的一个方面，提供一种发光器件封装件。所述封装件包括具有至少一个第一通孔的封装件基板。发光器件被安装在封装件基板上以与所述至少一个第一通孔重叠。在发光器件与封装件基板之间形成一个接合层，其包括共晶接合材料。
接合层可以被形成为与所述至少一个第一通孔重叠，并且覆盖该至少一个第一通孔的上方部分。
接合层可以包括突出部分，其在接合层与所述至少一个第一通孔重叠的区域内向下突出。
突出部分可以延伸到所述至少一个第一通孔的侧壁。
可以在封装件基板上形成从封装件基板的上表面算起具有预定深度的空腔，并且可以把发光器件安装在空腔内部。
空腔的面积可以大于发光器件的面积。
空腔可以与所述至少一个第一通孔连通。
发光器件封装件还可以包括贯穿封装件基板的至少一个第二通孔；以及形成在所述至少一个第二通孔内部的基板贯通，基板贯通包括导电材料。
所述至少一个第一通孔的内部的一部分可以是空的。
所述至少一个第一通孔的内部的一部分可以填充有作为绝缘材料的填充物。
所述至少一个第一通孔的整个内部可以是空的。
根据本发明构思的另一方面，提供一种发光器件封装件，其包括封装件基板，所述封装件基板包括多个发光器件安装区域。多个发光器件分别被安装在多个发光器件安装区域内。多个通孔穿过封装件基板，并且所述多个通孔当中的每一个被形成在封装件基板的多个发光器件安装区域当中的每一个中。
所要求保护的发光器件封装件还可以包括形成在各发光器件下方并且包括共晶接合材料的各接合层。在封装件基板的多个发光器件安装区域的一部分中形成各布线线路。各接合层与各布线线路彼此接触并且彼此电连接。
接合层可以包括突出部分，其在与所述多个通孔重叠的区域内朝向所述多个通孔向下突出。
突出部分可以接触所述多个通孔的内壁的一部分。
附加的优点和新颖的特征将部分地在后面的描述中得到阐述，并且部分地将由本领域技术人员在研究后面的描述和附图时认识到，或者可以通过各个实例的产品和操作而被认识到。通过实践或者使用在后面讨论的详细实例中所阐述的各种方法、手段和组合，将会认识到并且实现本教导的优点。
附图说明
通过在后面结合附图做出的详细描述，将会更加清楚地理解本发明构思的示例性实施例，其中：
图1是示出了根据本发明构思的一个示例性实施例的用于发光器件的封装件基板的透视图；
图2是示出了根据本发明构思的另一个示例性实施例的用于发光器件的封装件基板的透视图；
图3是示出了根据本发明构思的一个示例性实施例的发光器件封装件的剖面图；
图4是示出了根据本发明构思的另一个示例性实施例的发光器件封装件的剖面图；
图5是示出了根据本发明构思的另一个示例性实施例的发光器件封装件的剖面图；
图6是示出了根据本发明构思的另一个示例性实施例的发光器件封装件的剖面图；
图7A至图7F是示出了根据本发明构思的一个示例性实施例的发光器件封装件的制造方法的剖面图；
图8是示出了根据本发明构思的另一个示例性实施例的发光器件封装件的制造方法的剖面图；
图9是示出了根据本发明构思的一个示例性实施例的发光器件封装件的制造方法的剖面图；以及
图10是采用根据本发明构思的示例性实施例的发光器件封装件的发光器件系统的配置图。
具体实施方式
在后面的详细描述中通过举例的方式阐述了许多具体细节，以便提供对于相关教导的透彻理解。但是本领域技术人员应当认识到，可以在没有此类细节的情况下实践本发明的教导。此外，为了避免不必要地模糊本发明的教导的各个方面，在没有细节的相对较高层次下描述了众所周知的方法、步骤、组件和/或电路。
在后文中将参照附图详细描述本发明构思的示例性实施例，在附图中示出了本申请的示例性实施例。
但是本申请可以通过许多不同形式来具体实现，并且不应当被理解成受限于这里所阐述的示例性实施例。相反，提供这些实施例是为了使得本公开内容透彻且完整，并且将向本领域技术人员完全传达本发明构思的范围。在附图中，为了清楚起见可能夸大了各个层和区域的长度和尺寸。
图1是示出了根据本发明构思的示例性实施例的用于发光器件的封装件基板50的透视图。图1示出了多个发光器件70被安装在封装件基板50上。
参照图1，封装件基板50可以包括其中形成有多个第一通孔54的基板52。此外，虽然没有示出，但是封装件基板52还可以包括形成在基板52上的布线线路（未示出），或者用于实施布线连接的基板贯通（未示出）。
多个第一通孔54可以被形成为与其中安装了各自的发光器件70的各个区域重叠。第一通孔54可以充当真空抽吸路径，也就是用于暂时把发光器件70固定在基板52上的抽吸孔洞。
封装件基板50可以是用于晶圆级封装的基板，其中多个发光器件70被同时接合到封装件基板50，执行例如布线、荧光层形成、透镜形成之类的封装工序，并且随后把多个发光器件70分隔到对应的发光器件封装件中。
关于根据本发明构思的封装件基板50，可以通过从第一通孔54下方抽吸空气从而暂时固定发光器件70并且随后执行高温接合工序，来把发光器件70定位在封装件基板50上。相应地，可以改进发光器件70的对准精度。此外，通过同时加热被暂时固定的各发光器件70，可以使得发光器件70暴露于高温以进行共晶接合的时间段最小化，从而可以防止发光器件70受到损坏或者性能退化。
图2是示出了根据本发明构思的一个示例性实施例的用于发光器件的封装件基板50a的透视图。用于发光器件的封装件基板50a与用于发光器件的封装件基板50类似，其不同之处在于，在用于发光器件的封装件基板50a上还形成空腔56。
参照图2，封装件基板50a可以包括其中形成了多个第一通孔54和多个空腔56的基板52。此外，虽然没有示出，但是封装件基板50a还可以包括形成在基板52上的布线线路（未示出），或者用于布线连接的基板贯通（未示出）。
多个空腔56被形成为具有从基板52的上表面算起的预定深度。各个空腔56的尺寸被形成为大于发光器件70的尺寸。因此，在每一个空腔56中可以安装至少一个发光器件70。举例来说，可以把多个空腔56以矩阵的形式形成在基板52上。此外，空腔56的布局可以随着多个发光器件70的布局而变化。图2示出了空腔56的深度小于发光器件70的高度。但是空腔56的深度不限于此。
可以贯穿基板52形成多个第一通孔54，并且每一个第一通孔54可以被形成为与每一个空腔56连通。相应地，各发光器件70和各第一通孔54可以被形成为彼此重叠。图2示出了一个第一通孔54与一个空腔56重叠。但是多个第一通孔54可以被形成为与一个空腔56重叠。
关于根据本发明构思的封装件基板50a，可以通过从第一通孔54下方抽吸空气从而暂时固定发光器件70，并且随后执行高温接合工序，来把发光器件70定位在封装件基板50a上。相应地，可以使得发光器件暴露于高温以进行共晶接合的时间段最小化，从而可以防止发光器件70受到损坏或者性能退化。此外，发光器件70可以被安装在封装件基板50a的其中形成有空腔56的部分上。从而可以改进发光器件70的对准精度。
图3是示出了根据本发明构思的一个示例性实施例的发光器件封装件100的剖面图。图3示出了通过使用前面参照图1描述的封装件基板50而形成的单独的发光器件封装件100。
参照图3，发光器件封装件100包括封装件基板50、安装在封装件基板50的上方部分上的发光器件70以及覆盖发光器件70的透镜90。
封装件基板50可以包括其中形成有第一通孔54的基板52、基板贯通62a和62b、上方布线线路64a和64b、以及下方布线线路66a和66b。
根据本发明构思的示例性实施例，基板52可以是半导体基板，比如硅基板。此外，基板52可以是例如通过使用氧化铝、氮化硅或氧化硅而形成的绝缘基板。
第一通孔54可以被形成为穿过基板52。第一通孔54可以被形成在其上安装发光器件70的位置。每一个第一通孔54可以被形成为具有例如圆形或矩形之类的各种形状的水平剖面。每一个第一通孔54的侧壁可以被形成为与基板52的上表面具有预定倾斜度。此外，每一个第一通孔54的侧壁可以被形成为与基板52的上表面垂直。图3示出了其中形成有一个第一通孔54的发光器件封装件100的剖面。但是第一通孔54的数目不限于此。
基板贯通62a和62b可以被形成为穿过基板52，并且与第一通孔54间隔开。举例来说，可以形成穿过基板52的两个第二通孔58，并且基板贯通62a和62b可以被形成为分别填充所述第二通孔58的内部。图3示出了两个第二通孔58被形成为使得可以形成第一和第二基板贯通62a和62b。但是第二通孔58的数目不限于此。基板贯通62a和62b可以包括导电材料，比如铜（Cu）、铝（Al）、镍（Ni）或钛（Ti）。但是基板贯通62a和62b的材料不限于此。此外，基板贯通62a和62b可以由单一材料形成，或者由其中层叠多种导电材料的结构形成。
可以在基板52的上表面和下表面上并且在通过第一和第二通孔54和58暴露出的基板52的侧壁上形成绝缘层60以具有预定厚度。举例来说，绝缘层60可以包括绝缘材料，比如氧化硅、氮化硅、氧化铝或碳化硅。如果基板52由例如硅之类的导电材料形成，则绝缘层60可以被形成在基板52与基板贯通62a和62b之间，并且可以用来把基板贯通62a和62b与基板52电绝缘。如果基板52由绝缘材料形成，则可以不形成绝缘层60。
可以在基板52的上表面上形成第一上方布线线路64a和第二上方布线线路64b，以分别连接到第一基板贯通62a和第二基板贯通62b。第一上方布线线路64a可以被形成为与发光器件70重叠。第一上方布线线路64a可以被形成为不与第一通孔54重叠。
可以在基板52的下表面上形成第一下方布线线路66a和第二下方布线线路66b，以分别连接到第一基板贯通62a和第二基板贯通62b。相应地，第一上方布线线路64a通过第一基板贯通62a电连接到第一下方布线线路66a。第二上方布线线路64b通过第二基板贯通62b电连接到第二下方布线线路66b。
如果基板52由例如硅之类的导电材料形成，则可以在上方和下方布线线路64a、64b、66a和66b与基板52之间形成绝缘层60，从而把上方和下方布线线路64a、64b、66a和66b与基板52电绝缘。
可以在封装件基板50上安装发光器件70以与第一通孔54重叠。举例来说，发光器件70可以是蓝色发光二级管（LED）芯片、绿色LED芯片、红色LED芯片、黄色LED芯片或者紫外（UV）LED芯片。但是发光器件70的类型不限于此。
可以在发光器件70与第一上方布线线路64a之间形成接合层74。接合层74可以包括突出部分74p，其从第一通孔54的上方部分向下突出。图3示出了突出部分74p向下突出到该突出部分74p不与第一通孔54的侧壁接触的程度。但是突出部分74p可以向下延伸到使得突出部分74p的远端与第一通孔54的侧壁接触。
在示例性实施例中，接合层74可以包括共晶接合材料。共晶接合材料指的是可以通过200到700℃的温度下的热压缩而接合的材料。举例来说，共晶接合材料可以包括例如金-锡（Au-Sn）、金-镍（Au-Ni）、金-锗（Au-Ge）、铝-锗（Al-Ge）、金-铟（Au-In）、银-锡（Ag-Su）、铟-锡（In-Sn）或银-锡-铜（Ag-Sn-Cu）之类的材料。可以通过使用共晶接合方法来将形成在发光器件70的下表面上的接合层74接合到第一上方布线线路64a。因此，可以实现可靠且牢固的接合。
接合线80可以被形成为把发光器件70的上表面连接到第二上方布线线路64b。举例来说，发光器件70可以是垂直类型发光芯片。在这种情况下，可以在发光器件70的底部中形成一个n电极（未示出），并且可以在发光器件70的上部中形成一个p电极（未示出）。相应地，第一上方布线线路64a和第二上方布线线路64b可以分别电连接到所述n电极和p电极。
可以在封装件基板50上形成一个荧光层（未示出）以便覆盖发光器件70，并且可以在荧光层上形成透镜90。
根据本发明构思，发光器件封装件100在封装件基板50与发光器件70重叠的区域内包括可以充当抽吸孔洞的第一通孔54。相应地，在安装发光器件70的工序中，可以通过经由第一通孔54执行抽吸而把发光器件70暂时固定在封装件基板50上，并且随后可以通过执行高温接合工序来形成接合层74。相应地，通过同时加热各个暂时固定的发光器件70，可以防止发光器件70暴露于高温的时间段过长。从而可以防止发光器件70受到损坏或者性能退化，并且可以获得高可靠性。
图4是示出了根据本发明构思的一个示例性实施例的发光器件封装件100a的剖面图。图4示出了通过使用已参照图2描述的封装件基板50a而形成的单独的发光器件封装件100a。除了还在封装件基板50a中形成空腔56之外，图4中所示的发光器件封装件100a与已参照图3描述的发光器件封装件100类似。相应地，将通过专注于发光器件封装件100a与发光器件封装件100之间的差异来提供后面的描述。
参照图4，封装件基板50a可以包括其中形成有第一通孔54和空腔56的基板52、基板贯通62a和62b、上方布线线路64a和64b、以及下方布线线路66a和66b。
空腔56可以被形成为与其上安装发光器件70的区域重叠。为了把发光器件70安装在空腔56中，空腔56的尺寸可以被形成为大于发光器件70的尺寸。此外，空腔56可以被形成为与第一通孔54连通。
空腔56的深度可以被形成为小于发光器件70的高度。相应地，发光器件70的上表面可以被形成在比封装件基板50a的上表面高的水平。在这种情况下，在安装发光器件70的工序中，可以通过使用夹头（collet）来容易地附着或接合发光器件70。此外，空腔56的深度可以被形成为大于发光器件70的高度。在这种情况下，还可以在空腔56的倾斜侧壁上形成一个反射层（未示出）。从而可以提高从发光器件70到空腔56外部的发光效率。
第一上方布线线路64a可以被形成在空腔56的内壁上。第一上方布线线路64a可以不被形成在第一通孔54之上，从而第一上方布线线路64a可以不与第一通孔54重叠。
基板贯通62a和62b可以被形成在未形成空腔56的区域上。作为替代，基板贯通62a和62b可以被形成在空腔56内部。
接合层74可以被形成在发光器件70与第一上方布线线路64a之间。此外，接合层74可以包括突出部分74p，其从第一通孔54的上方部分向下突出。突出部分74p在第一通孔54的接触接合层74的一端朝向第一通孔54的内部突出，并且具有凸起形状。
图5是示出了根据本发明构思的一个示例性实施例的发光器件封装件100b的剖面图。发光器件封装件100b与已参照图3描述的发光器件封装件100类似，其不同之处仅在于通过使用布线接合来将发光器件70b的n电极和p电极分别连接到第一和第二上方布线线路64a和64b。
参照图5，可以通过使用第一和第二接合线80a和80b来将安装在封装件基板50上的发光器件70b电连接到封装件基板50。
发光器件70b例如可以包括水平类型的LED芯片。在这种情况下，可以在发光器件70b的上部中形成n电极（未示出）和p电极（未示出），并且需要在发光器件70b的上表面上形成与所述n电极和p电极的电连接。相应地，第一接合线80a和第二接合线80b可以从发光器件70b的上表面分别连接到第一上方布线线路64a和第二上方布线线路64b。
可以在封装件基板50的上表面上形成第三上方布线线路64c，并且可以通过接合层74将发光器件70b安装在第三上方布线线路64c上。举例来说，可以在与第一和第二上方布线线路64a和64b相同的图案化工序中形成第三上方布线线路64c。可以按照期望在将要安装发光器件70的区域内形成第三上方布线线路64c，并且第三上方布线线路64c不被形成在第一通孔54之上。第一、第二和第三上方布线线路64a、64b和64c可以被形成为彼此不电连接。
此外，可以形成填充物82以填充第一通孔54的至少一部分。
根据本发明构思，发光器件70b是顶部发射类型，其中两个电极端子都指向上方。因此发光器件70b的底表面不需要电连接。但是发光器件70b通过接合层74连接到封装件基板50，与包括绝缘材料的接合材料相比，接合层74是具有优良导热性的共晶接合材料。因此，会在发光器件70b的操作期间生成的热量可以被有效地耗散到封装件基板50的外部。
图6是示出了根据本发明构思的一个示例性实施例的发光器件封装件100c的剖面图。发光器件封装件100c与已参照图3描述的发光器件封装件100类似，不同之处仅在于发光器件70c是通过使用倒装芯片方法连接的。
参照图6，通过使用倒装芯片方法将发光器件70c安装在封装件基板50上。
发光器件70c例如可以包括倒装芯片类型的LED芯片。在这种情况下，n电极（未示出）和p电极（未示出）可以被形成在发光器件70c的底部中并且彼此间隔开。虽然没有示出，但是可以在发光器件70c的下表面上的n电极与p电极之间形成一个绝缘层（未示出）。因此可以防止n电极与p电极之间的电短路。
第一接合层74a和第二接合层74b可以被形成在发光器件70c的下表面上并且彼此分开。第一接合层74a和第二接合层74b可以被形成为分别电连接到所述n电极和p电极。第一接合层74a可以接触第一上方布线线路64a，并且第二接合层74b可以接触第二上方布线线路64b。
第一通孔54可以被形成在封装件基板50上以与第一接合层74a重叠。第一接合层74a可以包括突出部分74p，其从第一通孔54的上方部分朝向第一通孔54的内部向下突出。
图7A到图7F是示出了根据本发明构思的发光器件封装件的制造方法的剖面图。所述制造方法可以是已参照图4描述的发光器件封装件100a的制造方法。
参照图7A，形成多个空腔56。
空腔56可以被形成为从基板52的上表面算起具有预定深度的凹陷形状。空腔56可以被定义为侧壁56s和底部56b。也就是说，形成空腔56的底部56b的基板52的上表面可以被形成为低于未形成空腔56的基板52的上表面的水平。空腔56的侧壁56s可以被形成为与未形成空腔56的基板52的上表面成预定角度倾斜。
在示例性实施例中，可以在基板52上形成例如光阻图案的掩模层（未示出），并且可以利用掩模层作为蚀刻掩模对基板52的上表面进行蚀刻从而形成空腔56。可以通过湿法蚀刻工艺或者干法蚀刻工艺形成空腔56。
空腔56的深度可以随着将被安装在空腔56内部的发光器件70的高度而变化，比如图7C中示出的发光器件70。在示例性实施例中，空腔56的深度可以小于发光器件70的高度，从而使得发光器件70的上表面被形成在比基板52的上表面高的水平。在其他示例性实施例中，空腔56的深度可以大于发光器件70的高度，从而使得发光器件70的上表面被形成在比基板52的上表面低的水平。
随后可以形成贯穿基板52的第一通孔54和第二通孔58。第一通孔54可以被形成在基板52中形成有空腔56的区域内。图7A示出了第二通孔58被形成在基板中未形成空腔56的区域内。作为替代，根据发光器件封装件的设计，第二通孔58可以被形成在基板52中形成有空腔的区域内。
在示例性实施例中，可以通过执行激光钻孔工艺、湿法蚀刻工艺或干法蚀刻工艺来形成第一和第二通孔54和58。在示例性实施例中，第一和第二通孔54和58的侧壁可以被形成为以预定角度倾斜。
图7A示出了一个第一通孔54和两个第二通孔58。但是第一通孔54和第二通孔58的数目不限于此。举例来说，根据发光器件封装件的设计，或者为了改进发光器件封装件的散热特性，可以增加第二通孔58的数目。此外，第一通孔54和第二通孔58可以具有例如圆形、矩形或椭圆形之类的各种形状的水平剖面。但是通孔54和58的剖面形状不限于此。
参照图7B，可以在基板52的上表面和下表面以及通过第一和第二通孔54和58暴露出的基板52的侧壁上形成绝缘层60。
在示例性实施例中，可以通过使用例如氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅或者类金刚石碳（DLC）之类的绝缘材料形成绝缘层60。在示例性实施例中，可以通过执行热氧化工艺、化学气相沉积（CVD）工艺或者物理气相沉积（PVD）工艺形成绝缘层60。举例来说，绝缘层60可以包括通过在硅基板上执行热氧化工艺而形成的氧化硅。
随后，可以通过在第二通孔58中填充导电材料而在第二通孔58内部形成第一和第二基板贯通62a和62b。在后续的工序中，第一基板贯通62a可以电连接到图7C中示出的发光器件70的n电极（未示出），第二基板贯通62b可以电连接到发光器件70的p电极（未示出）。
在形成基板贯通62a和62b的示例性工序中，可以通过以下操作形成基板贯通62a和62b：形成掩模层（未示出）以暴露出第二通孔58，在第二通孔58的内壁上形成具有预定厚度的种子层（未示出），并且随后在形成有种子层的第二通孔58内部填充导电材料。
形成基板贯通62a和62b的工序例如可以是电镀工序或无电镀工序。可以通过使用Cu、Al、Ni或Ti形成基板贯通62a和62b。可以通过使用单一材料形成基板贯通62a和62b，或者基板贯通62a和62b可以被形成为具有其中层叠多种导电材料的结构。
在示例性实施例中，在形成种子层之前，还可以通过使用Ti、钽（Ta）或钨（W）形成扩散屏障层（未示出）。
随后可以在基板52的上表面上的绝缘层60上形成第一和第二上方布线线路64a和64b，并且可以在基板52的下表面上的绝缘层60上形成第一和第二下方布线线路66a和66b。
在示例性实施例中，第一上方布线线路64a可以被形成在空腔56内部的绝缘层60上。第一上方布线线路64a可以沿着空腔56的侧壁共形地形成，并且电连接到第一基板贯通62a。举例来说，第一上方布线线路64a可以被形成在空腔56的底部区域的至少一部分上，并且第一上方布线线路64a可以被形成为不覆盖第一通孔54的上方部分。举例来说，第一上方布线线路64a被形成为完全覆盖空腔56的底部区域中除了形成有第一通孔54的区域以外的底部区域。相应地，第一上方布线线路64a可以不与第一通孔54重叠。第二上方布线线路64b可以与第一通孔54间隔开，并且可以电连接到第二基板贯通62b。
第一下方布线线路66a可以被形成在基板52的下表面上以电连接到第一贯通62a。第二下方布线线路66b可以被形成在基板52的下表面上以电连接到第二贯通62b。
在示例性实施例中，可以通过使用例如氧化铟锡（ITO）或氧化铟锌（IZO）之类的透明导电材料形成上方布线线路64a和64b。可以通过使用例如ITO或IZO之类的透明导电材料或者例如Al、Ni或W之类的导电材料形成下方布线线路66a和66b。
通过执行关于图7A和图7B描述的工序，形成封装件基板50a，其中形成了第一通孔54、基板贯通62a和62b、上方布线线路64a和64b以及下方布线线路66a和66b。
参照图7C，封装件基板50a可以被放置在真空吸盘210上。举例来说，真空吸盘210可以被形成为平坦表面类型，从而使得封装件基板50a可以被放置在真空吸盘210上。可以在真空吸盘210上形成多个抽吸孔洞215，从而真空吸盘210可以连接到真空抽吸设备（未示出）以便允许通过抽吸孔洞215进行空气抽吸。在图7C中，在与两个第一通孔54重叠的区域内形成两个抽吸孔洞215。抽吸孔洞215可以被形成为各种形状，比如分布在真空吸盘210内部的孔隙的形状。
随后把其上形成有待接合层74a的发光器件70放置在封装件基板50a上。发光器件70可以被附着到夹头220，并且随后被移动到封装件基板50a。因此，发光器件70可以被放置在封装件基板50a的空腔56内部。举例来说，如图7C中所示，如果空腔56的面积大于发光器件70的面积，则可以把发光器件70在空腔56中精确地对准。从而可以防止发光器件70的失准。
通过从封装件基板50a下方的真空吸盘210执行空气抽吸，可以把发光器件70暂时固定在封装件基板50a上。第一通孔54可以充当用于空气抽吸的抽吸孔洞。可以通过使用真空把放置在第一通孔54上的发光器件70吸附到封装件基板50a。
参照图7D，通过加热封装件基板50a来熔化待接合层，比如图7C中所示的待接合层74a。从而可以形成接合层74。
在示例性实施例中，真空吸盘210可以由导热材料形成，并且可以把加热设备（未示出）附着到真空吸盘210。随着真空吸盘210的温度升高，封装件基板50a的温度也可以升高。在其他示例性实施例中，还可以通过使用未附着到真空吸盘210的加热设备（未示出）来升高封装件基板50a的温度。如果封装件基板50a的温度上升，则与封装件基板50a的上表面接触的待接合层74a的温度也会升高。从而可以熔化形成待接合层74a的材料。随后可以冷却封装件基板50a，并且从而可以形成与第一上方布线线路64a接触的接合层74。
举例来说，封装件基板50a可以被加热到共晶接合温度，也就是待接合层74a可以被熔化并且热压缩的温度。在示例性实施例中，可以利用例如Au-Sn、Au-Ni、Au-Ge、Al-Ge、Au-In、Ag-Sn、In-Sn或Ag-Sn-Cu之类的材料形成待接合层74a。共晶接合温度可以是200到700℃。加热封装件基板50a的时间可以随着待接合层74a的材料成分而不同。
关于传统的晶圆级封装方法，多个发光器件被逐一顺序地布置在封装件基板上并且被逐一接合（被加热到共晶接合温度）。相应地，当需要花费一定时间利用夹头把对应的发光器件移动到封装件基板的上方并且将对应的发光器件对准在封装件基板上的确定位置处时，如果被安装在封装件基板上的发光器件的数目（即晶片的数目）增加，则需要把封装件基板保持在高共晶接合温度的时间也会增加。
但是根据本发明构思，发光器件70可以被移动到封装件基板50a，并且随后通过经由第一通孔54抽吸空气而被暂时固定在封装件基板50a上。相应地，在所有的多个发光器件70都在封装件基板50a上被对准之后，可以把封装件基板50a加热到共晶接合温度。也就是说，多个发光器件70可以在共晶接合温度下被同时接合。因此，即使被安装在封装件基板50a上的发光器件70的数目增加，将多个发光器件暴露于高温的时间段在多个发光器件之间也可以是完全相同的。相应地，可以防止当发光器件70被长时间暴露在高温下时可能导致的发光器件70内部的比如p型半导体层、n型半导体层或发光层之类部件的氧化或退化。因此，可以防止发光器件70的性能退化。
当待接合层74a被熔化并压缩从而形成接合层74时，可以在接合层74的位于第一通孔54的上方部分上的区域上形成突出部分74p。根据对接合层74的材料以及被用于接合的封装件基板50a进行加热的温度，突出部分74p可以延伸到第一通孔54的内壁的一部分。
参照图7E，通过冷却封装件基板50a，可以形成其中通过使用接合层74把发光器件70安装在封装件基板50a的第一上方布线线路64a上的结构。第一通孔54的上方部分可以被接合层覆盖，并且形成在接合层74下方的第一通孔54的内部可以仍然是空的。作为替代，可以在后续工序中利用填充物（未示出）来填充第一通孔54。
随后可以通过使用引线接合方法把发光器件70的上表面和第二上方布线线路64b彼此连接。如前所述，可以通过接合线80把形成在发光器件70的上方部分中的p电极（未示出）连接到第二上方布线线路64b。
可以形成覆盖封装件基板50a上的发光器件70的透镜90。可以把透镜90形成为凸透镜，或者利用环氧树脂或硅通过执行传递模塑方法来形成透镜90。举例来说，可以把透镜模具（未示出）布置在封装件基板50a上，并且可以把硅材料（未示出）注入到透镜模具中，随后可以将硅模具硬化从而形成透镜90。透镜90可以用来形成发光图案。
虽然没有示出，但是在形成透镜90之前，还可以在发光器件70上选择性地形成荧光层（未示出）。举例来说，可以通过使用丝网印刷方法或者喷雾工艺将荧光层形成为具有均匀的厚度。荧光层可以转换或者调节从发光器件70发出的光的波长。
参照图7F，封装件基板50a可以被分成各个发光器件封装件。举例来说，可以通过利用刀片230锯削封装件基板50a而形成图4中所示的分别包括一个发光器件70的发光器件封装件100a。
根据本发明构思，将多个发光器件70暂时固定在其中形成有第一通孔54的封装件基板50a上，随后可以通过加热封装件基板50a把所述多个发光器件70同时附着到封装件基板50a上。相应地，可以避免在逐一接合发光器件70的情况下由于长时间暴露于高温而可能发生的发光器件70的性能退化。此外，由于空腔56被形成在封装件基板50a上，因此发光器件70可以很容易被对准。
在图7A到图7F中，发光器件70被安装在其中形成有空腔56的封装件基板50a上。作为替代，可以把发光器件70安装在其中未形成空腔56的封装件基板上，比如图3中所示的封装件基板50。
图8是示出了根据本发明构思的另一个示例性实施例的发光器件封装件的制造方法的剖面图。所述发光器件封装件的制造方法与关于图7A到图7F描述的方法类似，其不同之处在于，对于接合工序还使用压力覆盖物240。因此下面将仅描述其间的差异。
首先，通过执行关于图7A到图7C描述的工序，在封装件基板50a上布置多个发光器件70。随后可以通过从真空吸盘210执行抽吸而把发光器件70暂时固定在封装件基板50a上。
随后参照图8，可以通过使用压力覆盖物240将预定压力施加到多个发光器件70上。随后可以加热真空吸盘210以便提高封装件基板50a的温度。随后待接合层（比如图7C中所示的待接合层74a）被热压缩，从而可以形成接合层74。
压力覆盖物240可以被形成为具有类似于或者大于封装件基板50的面积，从而使得压力覆盖物240可以同时接触安装在封装件基板50a上的多个发光器件70。根据本发明构思的示例性实施例，可以通过附着到环状支座的耐热树脂或耐热带来形成压力覆盖物240。
如图8中所示，如果在封装件基板50a上形成空腔56，则空腔56的深度被形成为小于发光器件70的高度。从而压力覆盖物240可以同时接触多个发光器件70。作为替代，如果在封装件基板50a上不形成空腔56，则压力覆盖物240可以同时接触多个发光器件70的上表面。
根据本发明构思，当封装件基板50a的温度上升到共晶接合温度从而形成接合层74时，压力覆盖物240可以对所有的多个发光器件70施加均匀的压力。相应地，可以防止在一部分发光器件70上的应力集中，并且多个发光器件70可以被附着到封装件基板50a从而具有均匀的粘附强度。
此外，在接合层74的共晶接合工序中，被部分地熔化的接合层74的材料可以突出到第一通孔54的区域，并且随后可以被固化从而形成突出部分74p。相应地，即使待接合层74a中的厚度差异较大，由于所施加的压力从而可以把发光器件70的上表面形成在均匀的水平上，因此接合层74的一部分材料可能会更多地突出到第一通孔54的内部。也就是说，通过使用压力覆盖物240和第一通孔54，接合层74的高度被均匀地形成。相应地，安装在封装件基板50a上的发光器件70可以被形成为完全具有均匀的高度。在图8中，突出部分74p延伸到第一通孔54内部的一部分。作为替代，根据加热封装件基板50a和接合层74的材料的温度，可以几乎不形成突出部分74p，并且接合层74可以基本上被形成为具有均匀的表面。
图9是示出了根据本发明构思的另一个示例性实施例的发光器件封装件的制造方法的剖面图。所述发光器件封装件的制造方法与关于图7A到图7F描述的方法类似，其不同之处在于，对于接合工序使用导热压力覆盖物240a。因此下面将仅描述其间的差异。
首先，通过执行关于图7A到图7F描述的工序，多个发光器件70被布置在封装件基板50a上。随后可以通过从真空吸盘210执行抽吸而把发光器件70暂时固定在封装件基板50a上。
参照图9，可以通过使用压力覆盖物240a将预定压力施加到多个发光器件70上。同时加热真空吸盘210和压力覆盖物240a，以便从两侧均传递热量，即从封装件基板50a的下方部分和发光器件70的上方部分均传递热量。从而可以更快地提高封装件基板50a的温度。举例来说，压力覆盖物240a可以由例如Cu、Al、铁（Fe）或Ni之类的导热材料形成。
根据本发明构思，可以缩短使得封装件基板50a达到共晶接合温度的时间以及形成接合层74的时间。相应地，可以防止在所述元件或发光器件70被长时间暴露于高温时可能会发生的发光器件70内部元件的退化或发光器件70的性能退化。
图10是采用根据本发明构思的一个示例性实施例的发光器件封装件10的发光器件系统1的配置图。
参照图10，发光器件系统1可以包括发光器件封装件10和用于向发光器件封装件10供电的供电单元20。
发光器件封装件10可以包括根据本发明构思的示例性实施例的发光器件封装件100、100a、100b和100c。
供电单元20可以包括用于接收供电的接口21，以及用于控制向发光器件封装件10供电的电力控制单元23。接口21可以包括用于切断过电流的熔丝以及用于抑制电磁干扰（EMI）信号的EMI过滤器。可以从外部或者从内建电池供给电力。如果输入交流（AC）电力以作为电源，则电力控制单元23还可以包括用于把AC转换成直流（DC）的整流单元，以及用于把电压转换成适合于发光器件封装件10的电压的恒定电压控制单元。如果是从具有适合于发光器件封装件10的电压的DC电源（例如电池）供给电力，则可以不包括所述整流单元或恒定电压控制单元。此外，可以采用例如AC-LED之类的器件以作为发光器件封装件10的发光器件，并且可以向发光器件封装件10直接供给AC电力。在这种情况下，可以不包括所述整流单元或恒定电压控制单元。
发光器件系统1是可以被用于LED管、平板照明或电灯的照明设备。发光器件系统1还可以被用于蜂窝电话的液晶显示器（LCD）设备、电视的背光单元（BLU）或者汽车。
虽然前面描述了所认为的最佳模式和/或其他实例，但是应当理解的是，可以在其中做出多种修改并且可以通过多种形式和实例来实施这里所公开的主题，并且本发明的教导可以被应用在许多种应用中，在这里仅仅描述了其中的一部分。所附权利要求书意图要求保护落在本发明的教导的真实范围内的任何及所有应用、修改和变型。

Claims (20)

1.一种发光器件封装件，其包括：
包括至少一个第一通孔的封装件基板；
安装在所述封装件基板上的发光器件，所述发光器件与所述至少一个第一通孔重叠；
形成在所述发光器件与所述封装件基板之间的接合层，所述接合层包括共晶接合材料。
2.权利要求1的发光器件封装件，其中，所述接合层与所述至少一个第一通孔重叠，并且覆盖所述至少一个第一通孔的上方部分。
3.权利要求1的发光器件封装件，其中，所述接合层包括：
在所述接合层与所述至少一个第一通孔重叠的区域内向下突出的突出部分。
4.权利要求3的发光器件封装件，其中，所述突出部分延伸到所述至少一个第一通孔的侧壁。
5.权利要求1的发光器件封装件，其中：
在所述封装件基板上形成有从所述封装件基板的上表面算起具有预定深度的空腔，并且
所述发光器件被安装在所述空腔内部。
6.权利要求5的发光器件封装件，其中，所述空腔的面积大于所述发光器件的面积。
7.权利要求5的发光器件封装件，其中，所述空腔与所述至少一个第一通孔连通。
8.权利要求1的发光器件封装件，其还包括：
形成在贯穿所述封装件基板的至少一个第二通孔内部的基板贯通，所述基板贯通包括导电材料。
9.权利要求1的发光器件封装件，其中，所述至少一个第一通孔的内部的一部分是空的。
10.权利要求1的发光器件封装件，其中，所述至少一个第一通孔的内部的一部分填充有作为绝缘材料的填充物。
11.权利要求1的发光器件封装件，其中，所述至少一个第一通孔的整个内部都是空的。
12.一种发光器件封装件，其包括：
具有多个发光器件安装区域的封装件基板；以及
分别被安装在所述多个发光器件安装区域内的多个发光器件，
其中，多个通孔穿过所述封装件基板，并且
所述多个通孔当中的每一个被形成在所述封装件基板的多个发光器件安装区域当中的每一个中。
13.权利要求12的发光器件封装件，其还包括：
形成在各发光器件下方并且包括共晶接合材料的各接合层；以及
形成在所述封装件基板上的所述多个发光器件安装区域的一部分中的各布线线路，
其中，所述接合层与所述布线线路彼此接触并且彼此电连接。
14.权利要求13的发光器件封装件，其中，所述接合层包括在与所述多个通孔重叠的区域内朝向所述多个通孔向下突出的各突出部分。
15.权利要求14的发光器件封装件，其中，所述突出部分接触所述多个通孔的内壁的一部分。
16.一种发光器件系统，其包括：
供电单元，用于供给电力；
一个或多个发光器件封装件，其从所述供电单元接收电力，每一个发光器件封装件包括：
包括至少一个通孔的封装件基板；
安装在所述封装件基板上的发光器件，所述发光器件与所述至少一个通孔重叠；
形成在所述发光器件与所述封装件基板之间的接合层，所述接合层包括共晶接合材料；
透镜，用于覆盖每一个发光器件；以及
至少一条接合线，用于把每一个发光器件的上表面电连接到与所述封装件基板相关联的布线。
17.权利要求16的发光器件系统，其中，所述接合层与所述至少一个通孔重叠，并且覆盖所述至少一个通孔的上方部分。
18.权利要求16的发光器件系统，其中，所述接合层包括：
在所述接合层与所述至少一个通孔重叠的区域内向下突出的突出部分。
19.权利要求18的发光器件系统，其中，所述突出部分延伸到所述至少一个通孔的侧壁。
20.权利要求16的发光器件系统，其中，所述供电单元包括：
接口，用于接收供电；
电力控制单元，用于控制供给到每一个发光器件封装件的电力。
CN201410054009.0A 2013-02-18 2014-02-18 发光器件封装件 Pending CN103996783A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0016971 2013-02-18
KR1020130016971A KR20140103513A (ko) 2013-02-18 2013-02-18 발광소자 패키지

Publications (1)

Publication Number Publication Date
CN103996783A true CN103996783A (zh) 2014-08-20

Family

ID=51310879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410054009.0A Pending CN103996783A (zh) 2013-02-18 2014-02-18 发光器件封装件

Country Status (3)

Country Link
US (1) US20140232293A1 (zh)
KR (1) KR20140103513A (zh)
CN (1) CN103996783A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807642A (zh) * 2018-06-15 2018-11-13 佛山宝芯智能科技有限公司 一种半导体模块化封装系统和封装方法
CN111200049A (zh) * 2018-05-02 2020-05-26 首尔伟傲世有限公司 发光元件封装件
CN113394321A (zh) * 2020-03-13 2021-09-14 陈冠宇 发光装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014211558A1 (de) * 2014-06-17 2015-12-17 Robert Bosch Gmbh Mikroelektromechanisches System und Verfahren zum Herstellen eines mikroelektromechanischen Systems
JP6572757B2 (ja) * 2015-11-30 2019-09-11 日亜化学工業株式会社 発光装置
KR102453886B1 (ko) * 2018-01-12 2022-10-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR102501895B1 (ko) * 2018-05-30 2023-02-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 모듈
US11408589B2 (en) * 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201265820Y (zh) * 2008-09-18 2009-07-01 苏州久腾光电科技有限公司 Led光源模块封装结构
CN101807657A (zh) * 2009-02-18 2010-08-18 Lg伊诺特有限公司 发光器件封装和包括其的照明系统
WO2012061182A1 (en) * 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device with wire bond free die
CN102769092A (zh) * 2012-07-16 2012-11-07 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201265820Y (zh) * 2008-09-18 2009-07-01 苏州久腾光电科技有限公司 Led光源模块封装结构
CN101807657A (zh) * 2009-02-18 2010-08-18 Lg伊诺特有限公司 发光器件封装和包括其的照明系统
WO2012061182A1 (en) * 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device with wire bond free die
CN102769092A (zh) * 2012-07-16 2012-11-07 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200049A (zh) * 2018-05-02 2020-05-26 首尔伟傲世有限公司 发光元件封装件
CN108807642A (zh) * 2018-06-15 2018-11-13 佛山宝芯智能科技有限公司 一种半导体模块化封装系统和封装方法
CN108807642B (zh) * 2018-06-15 2024-03-29 佛山宝芯智能科技有限公司 一种半导体模块化封装系统和封装方法
CN113394321A (zh) * 2020-03-13 2021-09-14 陈冠宇 发光装置
CN113394321B (zh) * 2020-03-13 2024-05-24 陈冠宇 发光装置

Also Published As

Publication number Publication date
KR20140103513A (ko) 2014-08-27
US20140232293A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
CN103996783A (zh) 发光器件封装件
CN101689590B (zh) 半导体发光器件封装和方法
US9564568B2 (en) Flexible LED device with wire bond free die
CN203932096U (zh) 柔性发光半导体装置以及用于支承并电连接发光半导体装置的柔性制品
CN101379624B (zh) 发光装置
US20140226345A1 (en) Light-emitting device packages
CN101621101A (zh) 发光二极管及其制造方法
CN103579477B (zh) 基于通孔技术的倒装发光二极管芯片封装方法
CN101958389A (zh) 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
JP2015502021A (ja) 三次元構造体を有するフレキシブル発光半導体装置
CN103378282A (zh) 发光二极管封装结构的制造方法
CN100508186C (zh) 贴片式发光二极管及制造方法
CN101532612A (zh) 一种集成led芯片光源的制造方法
JP6741681B2 (ja) 発光デバイス冷却
CN102804419A (zh) 用于发光器件的载体
CN102610735A (zh) 一种具有电热分离结构的发光器件及其制造方法
CN108091753A (zh) 一种光源元件
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
TWI646706B (zh) 發光二極體晶片封裝體
EP3491678B1 (en) Light emitting device package with reflective side coating
KR101475978B1 (ko) 광전 소자를 포함하는 장치
US8692274B2 (en) Light emitting diode package structure
US9105825B2 (en) Light source package and method of manufacturing the same
CN203445154U (zh) Led倒装芯片封装器件及使用其的封装结构
CN103107264A (zh) 集成led光源封装支架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140820

WD01 Invention patent application deemed withdrawn after publication