CN103974560A - 用于制造半导体模块装置的方法 - Google Patents
用于制造半导体模块装置的方法 Download PDFInfo
- Publication number
- CN103974560A CN103974560A CN201410034993.4A CN201410034993A CN103974560A CN 103974560 A CN103974560 A CN 103974560A CN 201410034993 A CN201410034993 A CN 201410034993A CN 103974560 A CN103974560 A CN 103974560A
- Authority
- CN
- China
- Prior art keywords
- calibrating installation
- relative position
- circuit board
- semiconductor module
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
- H05K2201/10303—Pin-in-hole mounted pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10424—Frame holders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明涉及一种用于制造半导体模块装置的方法。为此,提供半导体模块(100)和印制电路板(200)。该半导体模块(100)包括:电路载体(2),其装配有半导体芯片(1);校准装置(10),所述校准装置关于电路载体(2)处于第一相对位置中;以及多个电端子(3),其分别具有自由的端部(31),其中这些端子(3)的每个穿过校准装置(10)的不同的一个贯通开口(11)。将印制电路板(200)推进到电端子(3)上,其方式是,将自由端部(31)的每个引入到印制电路板(200)的不同的一个接触开口(211)中。将校准装置(10)关于电路载体(2)引入到不同于第一相对位置的第二相对位置。
Description
技术领域
本发明涉及用于制造半导体模块装置的方法。
背景技术
半导体模块必须经常与印制电路板电接触。为此,半导体模块具有多个电端子,这些电端子必须被非常精确地相对于印制电路板定位。当例如这些电端子的每一个应当被压入到印制电路板的不同的一个接触开口中时,存在如下风险:所述电端子的一个或多个没有足够精确地到达所属接触开口并且压入是不可能的。因此通常手动地进行印制电路板的安装,使得各个电端子在需要时可以被再校准。但是这种处理是非常费事的并且因此是高成本的。
发明内容
本发明的任务在于,提供一种用于制造半导体模块装置的方法,该方法能够实现电端子相对于预先给定的接触区域——例如印制电路板的接触开口——的精确定位。该任务通过按照权利要求1所述的用于制造半导体模块装置的方法解决。本发明的扩展方案和改进方案是从属权利要求的主题。
附图说明
下面参考附图借助实施例阐述本发明。在附图中的示图不是合乎比例的。其中:
图1A示出了在将校准装置安装在预先装配的、部分制成的基础模块上期间半导体模块的组件的横截面;
图1B示出了在将校准装置推进到基础模块的电端子上的情况下按照图1A的装置;
图1C示出了在将校准装置进一步推进到基础模块的电端子上的情况下按照图1A和1B的装置,
图1D示出了在将校准装置又进一步推进到基础模块的电端子上的情况下按照图1A、1B和1C的装置;
图1E示出了按照图1A、1B、1C和1D的装置,在其中校准装置关于基础模块的电路载体处于第一相对位置中,以及示出了所提供的印制电路板;
图1F示出了在将印制电路板推进到基础模块的电端子上的情况下按照图1E的装置,而校准装置处于第一相对位置中;
图1G示出了在将印制电路板推进到基础模块的电端子上之后按照图1F的装置,其中校准装置通过印制电路板关于电路载体的推进被从第一相对位置带入第二相对位置中;
图1H示出了印刷电路板安置到半导体模块上的结果;
图2示出了按照图1G的半导体模块装置的透视分解视图,带有连接螺栓的附加示图;
图3示出了按照图1G的半导体模块装置的俯视图;以及
图4示出了在印制电路板的安装之前并且在校准装置的安置之后,半导体模块的功能测试的执行。
在附图中,相同的参考标记表示具有相同功能的相同元件。如果不另外说明,在不同附图中所示的元件、特征、方法和方法布置可以以任意方式相互组合,只要它们不相互排斥。
具体实施方式
图1A示出了基础半导体模块100’,带有示例性的三个相互有间隔的电路载体2。代替三个电路载体2,也可以仅仅设置正好一个、正好两个或多于三个的电路载体2。基础半导体模块100’的来自电路载体之一的区域的区段被放大示出。但是在其他电路载体2的区域中的结构是相同的。在电路载体2的每个上布置有至少一个半导体芯片5。
该半导体芯片5具有半导体本体50,所述半导体本体设置有上接触金属化部51和下接触金属化部52。这种半导体芯片5例如可以是可控的半导体开关例如MOSFET、IGBT、JFET、晶闸管或任意其他可控的半导体开关,或者是不可控的半导体开关例如二极管。上接触金属化部51和下接触金属化部52例如可以构成源极和漏极、漏极和源极、发射极和集电极、集电极和发射极、阳极和阴极或阴极和阳极。如果半导体芯片5是可控的半导体开关,则其具有控制端子、也即栅极端子或基极端子,该控制端子通过另外的、未示出的金属化部来构成,所述金属化部可以在半导体本体50的上侧上处于上接触金属化部51旁并且与上接触金属化部51电绝缘或者在半导体本体50的下侧上处于下接触金属化部52旁并且与下接触金属化部52电绝缘。
基础半导体模块100’可以具有例如正好一个或者多个单个的半导体开关。同样例如可能的是,两个单开关串联连接以构造出半桥。半导体模块100在此可以包含例如正好一个、正好两个、正好三个或多于三个这种半桥。但是原则上,电路载体2的装配可以被任意选择。
电路载体2的每一个具有介电的绝缘载体20,该绝缘载体在其上侧上设置有上金属化层21。上金属化层21可以是结构化或者非结构化的。可选地,绝缘载体20在其背向上金属化层21的下侧上设置有下金属化层22。上金属化层21和下金属化层22在此可以相互电绝缘。
上金属化层21和/或(只要设置了)下金属化层22例如可以由铜、铜合金、铝、铝合金、然而也可以由其他任何金属制成。绝缘载体20例如可以被构造为陶瓷并且例如由氧化铝、氮化铝或氮化硅制成。电路载体2例如可以是DCB衬底(direct copper bonding,直接铜接合)、DAB衬底(direct aluminum bonding,直接铝接合)或AMB衬底(active metal brazing,活性金属钎焊)。然而,同样可能的是,使用传统印制电路板(PCB)作为电路载体2。
基础半导体模块100’的另外的可选组成部分是实心的、例如金属的底板4。该底板作为用于装配的电路载体2的载体。在制成的半导体模块工作时,尤其是在半导体芯片5中积累的损耗热被导出到(这里未示出的)冷却体上,所述冷却体被安装在底板4的背向一个或多个电路载体2的侧上。如果在半导体模块中不使用实心的底板4,则冷却体被安装在一个或多个电路载体2的下金属化层22上。
如借助放大示出的区段可以看出的,半导体芯片5借助连接层15与电路载体2连接,这些半导体芯片5分别布置在电路载体2上。连接层15在此直接接触半导体芯片5的下接触金属化部52、以及所涉及的电路载体2的上金属化层21。
如果设置有底板4,则电路载体2的每一个借助连接层16刚性接合(stoffschlüssig)地与底板4连接。连接层16在此直接接触所涉及的电路载体2的下金属化层22以及底板4。
连接层15、16可以彼此独立地并且任意相互组合地被构造为焊接层或被构造为烧结的连接层。在烧结的连接层情况下,其例如包含烧结的银粉。
半导体模块此外具有壳体7,该壳体可以是电绝缘的。壳体7例如可以由热固性或由热塑性合成材料制成。这种壳体7例如可以借助压铸技术来制造。可选地,壳体7可以具有环状的侧壁70,该侧壁尤其是包围一个或多个电路载体2以及布置于电路载体上的一个或多个半导体芯片5。
为了能够向外电连接制成的半导体模块,设置有电端子接触部3、913、923、933。在制成的半导体模块工作时,半导体芯片5分别被负载电流流过。在该意义下,流过半导体芯片5的电流被理解为“负载电流”,其流过在源极和漏极、在发射极和集电极或在阳极和阴极、也即在上接触金属化部51和下接触金属化部52之间的半导体本体50。因为这种负载电流在半导体模块中可以取非常高的值,因此要求所属的电端子接触部具有高的电流承受力。这通过端子接触部的高导体横截面来实现。在所示的实施例中,被构造为被冲压并且被弯曲的板片的端子接触部913、923、933是负载端子接触部的一部分。端子接触部913、923、933导电地例如借助焊接连接层或如前面描述的烧结连接层导电地被连接到电路载体2的上金属化层21或半导体芯片5的上接触金属化部51。
除了由流过一个或多个半导体芯片5的负载电流流过的端子接触部913,923,933之外,还有一个或多个端子接触部3,其用于传输小信号,如例如为了操控半导体芯片5的控制端子所需要的,或者为了传输传输关于半导体模块的状态——例如半导体芯片5的温度5——的信息的其他信号所需要的。
端子接触部3被构造为基本上直的引脚,它们具有自由的第一端部31,以及与第一端部31相对的第二端部32。第二端部32分别被插入到导电的、例如金属的套筒6中并且由此导电地与套筒6连接。套筒6又导电地例如通过焊接与电路载体2之一的上金属化层21连接。由此可以在端子引脚3和构造在上金属化层21中的印制导线之间实现导电连接。在其进一步的走向中可以将这种印制导线连接到实现在电路载体2上的电路的任意电势上。可选地,为此可以如制造其他任意电连接那样使用接合线8。
代替将这种引脚3插入到被焊接到金属化层21上的套筒6中,也可以将引脚以任意其他方式和方法安装在金属化层21上并且与金属化层21导电连接。为此所使用的连接技术原则上可以被任意选择。为此,仅仅示例性地提及激光焊接、摩擦焊接、超声接合或光弧焊接。
端子接触部3如所提及地尤其是适于传输电的小信号。但是也可能的是,将两个或更多个这种端子接触部3电并联连接并且由此提高电流承受力,使得两个或更多端子接触部3的并联电路也可以用作用于传输流过一个或多个半导体芯片5的负载电流的负载端子。
可选地,端子接触部3分别具有压入区域33,压入区域33被压入到印制电路板的接触孔中并且在此塑性变形,使得在端子接触部3和印制电路板之间建立电压入连接。这种压入连接尤其是可以按照DIN EN 60352-5,标准(2004年4月)来构造或者制造。
压入区域33被压入印制电路板的对应接触孔中的前提是,当端子接触部3的自由的第一端部31被安置到基础半导体模块100’上时,该第一端部与印制电路板的相应接触开口啮合。由于端子接触部3的长形结构以及由于在制造基础半导体模块100’时不同的部件容差和制造容差,存在如下情况的高概率:在至少一个端子接触部3的情况下其自由的第一端部31不处于额定位置中,该额定位置是第一端部31在印制电路板安置到基础半导体模块100’上的情况下与印制电路板的所属接触孔的位置一致到使得该第一端部在安置到接触孔中时滑入该接触孔中所需要的。
为了避免这个,提供了校准装置10,校准装置10针对所述端子接触部3中的每一个具有贯通开口11并且校准装置10在安装印制电路板之前相对于至少一个电路载体2被定位在第一相对位置中,使得端子接触部3与贯通开口11啮合并且由此足够地被对准,使得端子接触部3在随后安置印制电路板时总是处于如下位置中,第一端部31在安置印制电路板时在该位置中滑入所属接触开口中。
为此需要:校准装置10关于至少一个电路载体2处于定义的第一相对位置中。为此,首先校准装置10被推进到端子接触部3上,使得端子接触部3的自由的第一端部31分别与所属的贯通开口11啮合并且由此处于定义的位置中。为了这里不出现如前面针对印制电路板的安置所阐述的一样的问题,贯通开口11可以具有大于印制电路板的所属接触开口的最小直径。
代替地或者补充地,校准装置10在贯通开口11的朝向端子接触部3的侧上具有引入漏斗111,该引入漏斗的输入开口(也即引入漏斗111在端部上的开口的宽度,端子接触部3从该端部被插入到引入漏斗111中,这里由此在底侧上)大于贯通开口11的输入开口(也即贯通开口11在端部上的开口的宽度,端子接触部3从该端部被插入到贯通开口11中,这里由此在底侧上)。通过这种引入漏斗111保证了,自由的第一端部31在校准装置10安置到基础半导体模块100’上时被容纳并且被引导至贯通开口11。
通过贯通开口11具有大于印制电路板的所属接触开口的最小直径和/或通过使用引入漏斗111,校准装置10在基础半导体模块100’上的安装也可以机械地、例如借助这里仅仅示意性示出的摘取和放置装置600来实现。
图1B至1E示出了在将校准装置10安装在基础半导体模块100’上期间按照时间顺序的不同时刻。图1C再现了自由的第一端部31与可选的引入漏斗111 啮合的时刻。最后在图1E中,校准装置10处于其关于电路载体2的第一相对位置中。为了保证校准装置10首先保留在该第一相对位置中,有各种实现可能性。对此的一种可能性在于可以在图1A至1D中看出的卡锁装置75,其可以被构造在壳体7上。卡锁装置75例如可以借助不同构型的卡锁凸缘来实现。但是代替地或附加地,也可能的是,校准装置10通过摩擦密封相对于壳体7被保持在第一相对位置中。
如此外在图1E中所示的,提供了印制电路板200,其被设置有电接触开口211。电接触开口211例如可以被构造为金属化的贯通开口,这些金属化的贯通开口电连接在印制电路板200的这里未示出的印制导线上。这种印制导线例如可以处于上侧和/或下侧上,附加地或代替地也可以处于印制电路板200的内部。
因为端子接触部3的第一端部31的位置通过校准装置10被足够精确地设定,因此现在印制电路板200可以被安置在半导体模块100上。由于借助处于第一相对位置的校准装置10的预先定位,印制电路板200的安置也可以机械地、例如借助这里仅仅示意性示出的摘取和放置装置601来进行。可选地,作为摘取和放置装置601可以使用与用于安置校准装置10的相同的摘取和放置装置600。
图1F示出了在安置印制电路板200期间在端子接触部3的自由的第一端部31分别处于印制电路板200的接触开口211之一中的时刻的装置。印制电路板现在继续被推进到端子接触部3上,直到端子接触部3的压入区域33处于接触开口211中并且与接触开口211构成压入连接,所述压入连接例如可以按照DIN EN 60352-5标准(2004年4月)来构造。因为接触开口211相对于压入区域33具有欠尺寸(Untermass),因此压入区域33通过压入塑性变形。
通过将印制电路板200推进到端子接触部3上,校准装置10从其第一相对位置出来向一个或多个衬底2方向推移,使得校准装置10现在相对于电路载体2的至少之一处于不同于第一相对位置的第二相对位置。为此要求:通过印制电路板200对校准装置10的作用消除用于将校准装置10保持在第一相对位置中的保持力。
为了能够实现将印制电路板200目标精确地安置到半导体模块100上,例如在壳体7上的半导体模块100可以具有一个或多个校准引脚71,这些校准引脚在安置印制电路板200时与印制电路板200的对应校准开口201啮合,这尤其是在比较图1E和1F时明显可见。
如同样来源于图1E至1G的,壳体7可以具有一个或多个校准引脚72,这些校准引脚与底板4的对应校准开口啮合,这在将壳体7安置在底板4上时是有利的。同一或其他校准引脚72可以用于实现半导体模块100在冷却体300上的定位,其方式是,这些校准引脚72与冷却体300的定位开口301啮合,这结果在图1H中示出。
由前面的阐述明显可见,校准装置10在第二相对位置中距离电路载体2之一具有距离d2,其小于当校准装置10处于第一相对位置时在该电路载体2和校准装置10之间的距离d1。距离d2例如可以比距离d1小至少1.5mm、例如小大约2mm。代替地或附加地,在距离d1和距离d2之间的差d1-d2例如在1.5mm至3mm的范围中。
如在图1E中可见,当校准装置10处于第一相对位置中时,电端子3的每个的第一端部31可以从校准装置10伸出最高3mm的距离a1。距离a1例如可以处于1.5mm至3mm的范围中。
如此外在图1G中可见,当校准装置10处于第二相对位置中时,电端子3的每个的第一端部31可以从校准装置10伸出至少4mm的距离a2。
图2还示出了按照图1H的装置的分解图,其中附加地还示出了不同的用于相互固定元件的螺栓。这样,与印制电路板200的贯通开口202啮合的螺栓502用于在半导体模块100上锁定印制电路板200。其他的螺栓503(与可选的垫片513结合地)用于将在底板4上的功率半导体模块100与冷却体300的螺纹孔303旋紧,其方式是,螺栓503通过安装开口43进入到底板4并且旋入螺纹孔303中。
图3示出了在图1H中示出的半导体模块装置的俯视图,但是没有在图2中所示的螺栓502、503,以及没有冷却体300。同样示出属于图1A至1H的剖面E-E’。
如根据图3的视图此外可以看出的,半导体模块100具有例如用于连接正供给电压的另外的负载端子接触部911、921、931,以及具有例如用于连接负供给电压的另外的负载端子接触部912、922、932。这些端子接触部911、912、921、922、931、932同样可以如端子接触部913、923、933一样被构造为被冲压并且被弯曲的板片并且与电路载体2的一个或多个连接。
如此外借助图4所阐明地,半导体模块100可以在安装印制电路板200之前、但是在安置校准装置之后并且由此也在一个或多个电路载体2被安装在壳体7上之后经历功能测试。为此,尤其是电端子3的每个的第一端部31被测试装置700电接触,这同样可自动化地进行。可选地,测试装置700在功能测试时也电接触一个、多个或全部负载端子接触部911、912、921、922、931、932。如果在功能测试时证实半导体模块100为有故障的,则其可以被修复或者分离出去,并且在印制电路板200被安装在半导体模块上之前被修复或者分离出去。按照图4的半导体模块100的结构相应于当校准装置10处于第一相对位置时在移除摘取和放置装置600之后半导体模块100的状态,如其在图1E中所示的。
Claims (12)
1.用于制造半导体模块装置的方法,具有步骤:
提供半导体模块(100),该半导体模块包括下面的组成部分:
-电路载体(2),其装配有半导体芯片(1);
-校准装置(10),所述校准装置关于电路载体(2)处于第一相对位置中并且安装在该电路载体上;
-多个电端子(3),这些电端子分别具有自由的端部(31),其中这些端子(3)的每个穿过校准装置(10)的不同的一个贯通开口(11);
提供印制电路板(200);
将印制电路板(200)推进到电端子(3)上,其方式是,将自由端部(31)的每个引入到印制电路板(200)的不同的一个接触开口(211)中;并且
将校准装置(10)关于电路载体(2)引入到不同于第一相对位置的第二相对位置。
2.根据权利要求1所述的方法,其中在第二相对位置中电路载体(2)和校准装置(10)之间的距离(d1,d2)小于在第一相对位置中的该距离。
3.根据权利要求1或2所述的方法,其中在第二相对位置中电路载体(2)和校准装置(10)之间的距离(d2)比在第一相对位置中电路载体(2)和校准装置(10)之间的距离(d1)小至少1.5mm。
4.根据前述权利要求之一所述的方法,其中校准装置(10)通过印制电路板(200)被推进到电端子(3)上而从第一相对位置中移出。
5.根据前述权利要求之一所述的方法,其中,在印制电路板(200)推进到电端子(3)上时,将电端子(3)的每个压入到所属的接触开口(211)中。
6.根据前述权利要求之一所述的方法,其中校准装置(10)通过与半导体模块(100)的壳体(7)的卡锁和/或通过相对于半导体模块(100)的壳体(7)的摩擦密封被保持在第一相对位置中。
7.根据前述权利要求之一所述的方法,其中,当校准装置(10)处于第一相对位置中时,电端子(3)的每个的第一端部(31)从校准装置(10)伸出最多3mm。
8.根据前述权利要求之一所述的方法,其中当校准装置(10)处于第二相对位置中时,电端子(3)的每个的第一端部(31)从校准装置(10)伸出至少4mm。
9.根据前述权利要求之一所述的方法,其中,当校准装置(10)处于第一相对位置中时并且当印制电路板(200)还没有被推进到电端子(3)上时,对半导体模块(100)进行功能测试,其方式是,电端子(3)的每个的第一端部(31)被测试装置(700)电接触。
10.根据前述权利要求之一所述的方法,其中,校准装置(10)在电路载体(2)安装在半导体模块(100)的壳体(7)上之后并且在印制电路板(200)推进到电端子(3)上之前借助第一摘取和放置装置(600)来实现。
11.根据前述权利要求之一所述的方法,其中将印制电路板(200)推进到电端子(3)上借助第二摘取和放置装置(601)来进行。
12.根据前述权利要求之一所述的方法,具有多个导电套筒(6),所述导电套筒(6)中的每个导电地与电路载体(2)的金属化部(21)连接,其中所述电端子(3)被构造为引脚,所述引脚中的每个被插入到不同的一个套筒(6)中并且导电接触该套筒。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201310100700 DE102013100700B3 (de) | 2013-01-24 | 2013-01-24 | Verfahren zur herstellung einer halbleitermodulanordnung |
DE102013100700.7 | 2013-01-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103974560A true CN103974560A (zh) | 2014-08-06 |
CN103974560B CN103974560B (zh) | 2017-04-19 |
Family
ID=50556131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410034993.4A Active CN103974560B (zh) | 2013-01-24 | 2014-01-24 | 用于制造半导体模块装置的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9159698B2 (zh) |
CN (1) | CN103974560B (zh) |
DE (1) | DE102013100700B3 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014111995B4 (de) | 2014-08-21 | 2022-10-13 | Infineon Technologies Ag | Verfahren zum ergreifen, zum bewegen und zum elektrischen testen eines halbleitermoduls |
JP6883978B2 (ja) * | 2016-11-25 | 2021-06-09 | 川崎重工業株式会社 | 電気製品 |
DE102017212739A1 (de) | 2017-07-25 | 2019-01-31 | Siemens Aktiengesellschaft | Halbleiterbauteil sowie Verfahren zu dessen Herstellung |
EP4213202B1 (de) * | 2022-01-17 | 2024-02-28 | Siemens Aktiengesellschaft | Leistungsmodul |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2662595Y (zh) * | 2003-10-22 | 2004-12-08 | 友讯科技股份有限公司 | 用以导正印刷电路板插入装置内的构件 |
DE102007060429A1 (de) * | 2007-12-14 | 2009-06-18 | Continental Automotive Gmbh | Elektronisches Modul, insbesondere Steuergerät für ein Kraftfahrzeug |
US20090241538A1 (en) * | 2008-03-28 | 2009-10-01 | Hitachi, Ltd. | Electronic Device Including Circuit Board with Radiating Member, Hydraulic Unit Including the Electronic Device, and Method of Fixing the Radiating Member to the Circuit Board |
CN102548208A (zh) * | 2010-12-17 | 2012-07-04 | 赛米控电子股份有限公司 | 带至少两个子模块的电路系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956835A (en) | 1994-10-03 | 1999-09-28 | Aksu; Allen | Test fixtures for testing of printed circuit boards |
DE10348979B4 (de) | 2003-07-09 | 2007-11-22 | Hirschmann Electronics Gmbh & Co. Kg | Befestigung einer Leiterplatte an einem Gehäuse |
CN102150055B (zh) * | 2008-07-14 | 2013-09-18 | Intest公司 | 测试头对接系统及方法 |
SG175302A1 (en) * | 2009-04-21 | 2011-11-28 | Johnstech Int Corp | Electrically conductive kelvin contacts for microcircuit tester |
US8587331B2 (en) * | 2009-12-31 | 2013-11-19 | Tommie E. Berry | Test systems and methods for testing electronic devices |
US8044673B1 (en) * | 2010-04-28 | 2011-10-25 | Lajos Burgyan | Method and apparatus for positioning and contacting singulated semiconductor dies |
EP2689259A4 (en) * | 2011-03-21 | 2014-12-17 | Univ Windsor | DEVICE FOR AUTOMATED TESTING AND VALIDATION OF ELECTRONIC COMPONENTS |
US8723538B2 (en) * | 2011-06-17 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe head formation methods employing guide plate raising assembly mechanism |
-
2013
- 2013-01-24 DE DE201310100700 patent/DE102013100700B3/de not_active Expired - Fee Related
-
2014
- 2014-01-22 US US14/161,022 patent/US9159698B2/en not_active Expired - Fee Related
- 2014-01-24 CN CN201410034993.4A patent/CN103974560B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2662595Y (zh) * | 2003-10-22 | 2004-12-08 | 友讯科技股份有限公司 | 用以导正印刷电路板插入装置内的构件 |
DE102007060429A1 (de) * | 2007-12-14 | 2009-06-18 | Continental Automotive Gmbh | Elektronisches Modul, insbesondere Steuergerät für ein Kraftfahrzeug |
US20090241538A1 (en) * | 2008-03-28 | 2009-10-01 | Hitachi, Ltd. | Electronic Device Including Circuit Board with Radiating Member, Hydraulic Unit Including the Electronic Device, and Method of Fixing the Radiating Member to the Circuit Board |
CN102548208A (zh) * | 2010-12-17 | 2012-07-04 | 赛米控电子股份有限公司 | 带至少两个子模块的电路系统 |
Also Published As
Publication number | Publication date |
---|---|
CN103974560B (zh) | 2017-04-19 |
DE102013100700B3 (de) | 2014-05-15 |
US9159698B2 (en) | 2015-10-13 |
US20140206151A1 (en) | 2014-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9530707B2 (en) | Semiconductor module | |
CN100539137C (zh) | 用作h-桥电路的功率半导体模块及其制造方法 | |
CN103021967B (zh) | 具有集成的厚膜印制电路板的功率半导体模块 | |
CN101364679B (zh) | 电连接组件 | |
CN108573880B (zh) | 管芯嵌入 | |
CN101577262A (zh) | 功率半导体模块系统 | |
US11596077B2 (en) | Method for producing a semiconductor module arrangement | |
KR20090084714A (ko) | 스마트-파워 모듈들에 적합한 얇고 작은 반도체 다이 패키지들, 상기 반도체 다이 패키지들의 제조 방법들, 및 상기 반도체 다이 패키지들을 이용한 시스템들 | |
CN103974560A (zh) | 用于制造半导体模块装置的方法 | |
US9129960B2 (en) | Semiconductor device and manufacturing method thereof | |
CN102903681A (zh) | 在功率半导体模块中的衬底的柔性连接 | |
CN115039222A (zh) | 可自由配置的功率半导体模块 | |
CN110582847B (zh) | 半导体模块 | |
US10699987B2 (en) | SMD package with flat contacts to prevent bottleneck | |
CN108352382B (zh) | 用于电动机的功率模块 | |
US7131850B2 (en) | Socket for a microelectronic component having reduced electrical resistance and inductance | |
CN110931437A (zh) | 功率半导体模块装置和用于功率半导体模块装置的外壳 | |
CN115692210A (zh) | 具有按压配合触点的功率模块 | |
CN115117011A (zh) | 功率半导体模块和生产功率半导体模块的方法 | |
US6856012B2 (en) | Contact system | |
CN107564882B (zh) | 电路板构件和用于制造电路板构件的方法 | |
CN104867903A (zh) | 电子模块 | |
US8749051B2 (en) | Semiconductor device | |
US20230307430A1 (en) | Semiconductor device | |
CN117477283A (zh) | 压配合连接器和插座 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |