CN103972334A - Led外延层结构、生长方法及具有该结构的led芯片 - Google Patents

Led外延层结构、生长方法及具有该结构的led芯片 Download PDF

Info

Publication number
CN103972334A
CN103972334A CN201410203241.6A CN201410203241A CN103972334A CN 103972334 A CN103972334 A CN 103972334A CN 201410203241 A CN201410203241 A CN 201410203241A CN 103972334 A CN103972334 A CN 103972334A
Authority
CN
China
Prior art keywords
layer
quantum well
multiple quantum
gan
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410203241.6A
Other languages
English (en)
Other versions
CN103972334B (zh
Inventor
农明涛
许孔祥
周佐华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201410203241.6A priority Critical patent/CN103972334B/zh
Publication of CN103972334A publication Critical patent/CN103972334A/zh
Application granted granted Critical
Publication of CN103972334B publication Critical patent/CN103972334B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种LED外延层结构,包括依次叠置的量子阱应力释放层和多量子阱层,多量子阱层包括第一多量子阱层和第二多量子阱层;第二多量子阱层为InxGaN/GaN超晶格,InxGaN/GaN超晶格包括多个依次叠置的结构单元,每个结构单元包括第二InxGa阱层和第二GaN垒层;第一多量子阱层包括多个依次叠置的第一结构单元,第一结构单元包括彼此叠置的第一InxGa阱层和第一GaN垒层,第二InxGa阱层的厚度为第一InxGa阱层厚度的0.3~0.6倍;第二GaN垒层的厚度为第一GaN垒层厚度的0.3~0.6倍。本发明提供的LED外延层结构通过在第一多量子阱层下方设置第二多量子阱层,使得掺In量子阱应力释放层到第一多量子阱层的应力释放更加彻底,从而提高了所得具有该外延层结构的LED芯片的LOP等。

Description

LED外延层结构、生长方法及具有该结构的LED芯片
技术领域
本发明涉及LED发光器件领域,特别地,涉及一种LED外延层结构、生长方法及具有该结构的LED芯片。
背景技术
近年来,InxGa(1~x)N/GaN的多量子阱(MQW)层作为蓝绿光及近紫外范围发光二极管(LED)有源区的研究越来越广泛而深入。
传统结构的LED外延层结构如图1所示,包括依次叠置的衬底1′、GaN成核层2′、非掺杂uGaN缓冲层3′、nGaN层4′、掺In量子阱应力释放层5’、多量子阱层6′、P型AlGaN层7′、P型GaN层8′和InGaN接触层9′。该外延层结构的一侧从该外延层结构的顶面蚀刻至nGaN层4′上。该外延层结构中的多量子阱层6′仅能适度的提升LED芯片的发光效率。
为更好解决n型GaN层与MQW层之间存在的应力对LED器件发光效率等各方面性能的影响问题,现有技术中多通过设置渐变结构的多量子阱层结构来增加LED器件的发光效率。如CN201310008579.1中通过在低温多量子阱层下设置In掺杂浓度渐变的低温浅量子阱,并以三甲基铝作为垒层,同时也渐变掺杂铝的量。但通过该方法制备得到的LED外延层结构对LED芯片各方面性能的提高效果单一仅能起到提高发光效率的作用,对LED芯片的气体方面性能作用微小。
发明内容
本发明目的在于提供一种LED外延层结构、生长方法及具有该结构的LED芯片,以提高芯片的光电性能。
为实现上述目的,根据本发明的一个方面,提供了一种LED外延层结构,包括依次叠置的量子阱应力释放层、多量子阱层和P型AlGaN层,多量子阱层包括:第一多量子阱层,第一多量子阱层处于P型AlGaN层底面上,第一多量子阱层包括多个依次叠置的第一结构单元,第一结构单元包括依次叠置的第一InxGa阱层和第一GaN垒层;第二多量子阱层,第二多量子阱层位于量子阱应力释放层和第一多量子阱层之间,第二多量子阱层为InxGaN/GaN超晶格,InxGaN/GaN超晶格包括多个依次叠置的第二结构单元,每个第二结构单元包括依次叠置的第二InxGa阱层和第二GaN垒层;其中,第二InxGa阱层的厚度为第一InxGa阱层厚度的0.3~0.6倍,第二GaN垒层的厚度为第一GaN垒层厚度的0.3~0.6倍;x=0.20~0.21;第二InxGa阱层中In的掺杂浓度介于第一InxGa阱层中In掺杂浓度和量子阱应力释放层中In掺杂浓度之间。
进一步地,第二InxGa阱层的厚度为1~1.6nm;第二GaN垒层的厚度为4~8nm。
进一步地,第二InxGa阱层中In的掺杂浓度为5E19~1E20atom/cm3;第二结构单元个数为10~14个。
进一步地,量子阱应力释放层包括多个依次叠置的释放结构单元,释放结构单元包括彼此叠置的释放InxGa阱层和释放GaN垒层,释放InxGa阱层厚度为1~3nm,释放InxGa阱层中的In的掺杂浓度为1E19~5E19atom/cm3;释放GaN垒层厚度为37~43nm;释放结构单元的个数为2~3个。
进一步地,第一多量子阱层中,第一InxGa阱层厚度为2~4nm,第一InxGa阱层中的In的掺杂浓度为1E20~5E20atom/cm3;第一GaN垒层厚度为10~14nm;第一结构单元个数为5~7个。
根据本发明的另一方面还提供了一种如上述的LED外延层结构的生长方法,包括:在量子阱应力释放层上生长多量子阱层,生长多量子阱层的步骤包括:在量子阱应力释放层上生长第二多量子阱层和在第二多量子阱层上生长第二多量子阱层,其中,生长第二多量子阱层的步骤包括生长多个依次叠置的第二结构单元,每个第二结构单元包括第二InxGa阱层和第二GaN垒层;生长第一多量子阱层的步骤包括生长多个依次叠置的第一结构单元,第一结构单元包括彼此叠置的第一InxGa阱层和第一GaN垒层。
进一步地,第二InxGa阱层的生长温度高于第一InxGa阱层的生长温度,并低于量子阱应力释放层的生长温度。
进一步地,第二InxGa阱层的生长温度为770~790℃,优选为780℃;量子阱应力释放层的生长温度为750~800℃。
进一步地,第一InxGa阱层的生长温度为730~760℃;第一GaN垒层的生长温度为830~860℃,优选为840℃。
根据本发明的另一方面还提供了一种LED芯片,包括LED外延层,LED外延层具有如上述LED外延层结构,优选LED芯片亮度为215~230mw,VRD为40~45V,ESD为85%~95%,IR≤0.02uA。
本发明具有以下有益效果:
本发明提供的LED外延层结构通过将多量子阱层设置为第一多量子阱层和第二多量子阱层的组合结构,使得掺In量子阱应力释放层到第一多量子阱层的应力释放更加彻底,从而提高了所得具有该外延层结构的LED芯片的LOP(亮度)、ESD(抗静电能力)、VRD(反向电压)和IR(漏电)率等效果。具有该外延层结构的的LED芯片的亮度可以达到225mw。ESD可以达到48v,不漏电率可以达到96%。
除了上面所描述的目的、特征和优点之外,本发明还有其它的目的、特征和优点。下面将参照图,对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是现有技术LED外延层结构侧视示意图;
图2是本发明优选实施例的LED外延层结构侧视示意图;
图3是对比例的多量子阱区能带示意图;
图4是本发明优选实施例的多量子阱区能带示意图;
图5是对比例的In掺杂浓度sims图;
图6是本发明优选实施例的多量子阱区In掺杂浓度sims图;
图7是本发明优选实施例与对比例的亮度对比图;
图8是本发明优选实施例与对比例的VRD对比图;
图9是本发明优选实施例与对比例的ESD对比图;以及
图10是本发明优选实施例与对比例的IR对比图。
图例说明:
1、衬底;2、GaN成核层;3、非掺杂uGaN缓冲层;4、nGaN层;5、量子阱应力释放层;6、第一多量子阱层;7、P型AlGaN层;8、P型GaN层;9、InGaN接触层;10、第二多量子阱层;11、势阱;12、势垒;13、第一多量子阱能带;14、量子阱应力释放能带;15、第二多量子阱能带。
具体实施方式
以下结合附图对本发明的实施例进行详细说明,但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
本发明提供的LED外延层结构,包括依次叠置的量子阱应力释放层5和多量子阱层。多量子阱层包括第一多量子阱层6和第二多量子阱层10。第二多量子阱层10生长于量子阱应力释放层5的顶面上,第二多量子阱层10的顶面上生长第一多量子阱层6。第二多量子阱层10为InxGa1~xN/GaN超晶格,InxGa1~xN/GaN超晶格包括多个依次叠置的结构单元,每个结构单元包括第二InxGa1~x阱层和第二GaN垒层;第一多量子阱层6包括多个依次叠置的第一结构单元,第一结构单元包括彼此叠置的第一InxGa1~x阱层和第一GaN垒层,第二InxGa1~x阱层的厚度为第一InxGa1~x阱层厚度的0.3~0.6倍;第二GaN垒层的厚度为第一GaN垒层厚度的0.3~0.6倍。
该LED外延层结构如图2所示,包括依次叠置于衬底1上的GaN成核层2、非掺杂uGaN缓冲层3、nGaN层4、掺In量子阱应力释放层5、第二多量子阱层10、第一多量子阱层6、P型AlGaN层7、P型GaN层8和InGaN接触层9。LED外延层结构的一侧从InGaN接触层9向衬底1的方向蚀刻形成沟槽。所形成的沟槽的槽底形成于nGaN层4上。
通过在量子阱应力释放层5和第一多量子阱层6之间增设第二多量子阱层10。由晶格失配而产生的应力在第一多量子阱层6和第二多量子阱层10中得到最大程度释放,从而实现对量子阱能带图的修复。未设置第二多量子阱层10的外延层结构的能带图如图3所示。能带包括势垒12和势阱11。第一多量子阱层6对应的第一多量子阱能带13上势垒12和势阱11的能带差较大。而量子阱应力释放层5对应的量子阱应力释放能带14上势垒12和势阱11的能带差较小。而且第一多量子阱能带13与量子阱应力释放能带14的能带差较大。过大的能带差会导致过大的极化效应,从而降低LED芯片的各项性能。增加第二多量子阱层10后多量子阱区能带图如图4所示。第二多量子阱层10对应的第二多量子阱能带15能带差介于第一多量子阱能带13与量子阱应力释放能带14之间,整个多量子阱区能带且呈递减状。第二多量子阱能带15能使第一多量子阱能带13与量子阱应力释放能带14过度平稳,从而降低了极化效应,提高电子和空穴在发光区的复合几率,提升亮度。
第二多量子阱层10的引入有效降低了穿透位错在量子阱区域形成V型缺陷的几率,阻止电子从V型缺陷隧穿到P型GaN层8与空穴发生非辐射复合。从而全面的提升了LED芯片的ESD(抗静电能力)、VRD(反向电压)和IR(正向漏电)性能。同时增设的第二多量子阱层10还能减小了多量子阱有源区和n型GaN晶格常数的差异,从而缩短第一多量子阱层6的生长时间。
采用第二多量子阱层10来降低应力,避免了通过改变多量子阱层中In掺杂量,形成In掺杂量渐变的超晶格结构作为多量子阱层,造成的生产过程难以控制,所得LED芯片稳定性降低的问题。具体体现为IR率增高。而本发明中通过设置厚度、生长温度、In掺杂浓度三个因素处于量子阱应力释放层5和第一多量子阱层6之间的第二多量子阱层10之后,不但起到了In掺杂量渐变的超晶格结构所起的提高亮度的作用,同时还提高了LED芯片的稳定性、ESD(抗静电能力)、VRD(反向电压)和IR(正向漏电)等各性能。第二InxGa1~x阱层的厚度为第一InxGa1~x阱层厚度的0.3~0.6倍。第二GaN垒层的厚度为第一GaN垒层厚度的0.3~0.6倍。此时各项性能得到较大提高。
第二InxGa(1~x)阱层中In的掺杂浓度为5E19~1E20atom/cm3。第二InxGa(1~x)阱层中In的掺杂浓度低于第一多量子阱层6中第一InxGa(1~x)阱层的In的掺杂浓度,同时也高于量子阱应力释放层5中释放InxGa(1~x)阱层的In掺杂量。使其能有效的发挥梯度能带作用,充分释放第一多量子阱层6中应力,使得具有该外延层结构能最有效的提升了LED芯片的ESD(抗静电能力)、VRD(反向电压)和IR(正向漏电)性能。
优选第二InxGa(1~x)阱层的厚度为1~1.6nm;第二GaN垒层的厚度为4~8nm。此时第二InxGa(1~x)阱层与第二GaN垒层的厚度为常用第一InxGa(1~x)阱层和第一GaN垒层厚度的一半,能满足上述要求,因而此时第二多量子阱层10对极化效应的降低效果最优。
第二多量子阱层10中结构单元个数为10~14个。该结构单元个数介于量子阱应力释放5的释放结构单元个数与第一多量子阱层6的第一结构单元的个数之间,从而使得第二多量子阱层10在量子阱应力释放5与第一多量子阱层6之间形成递减型梯度能带,从而充分释放量子阱应力释放5与第一多量子阱层6之间的多余应力,使得能带变化趋于缓和,从而降低极化效应。
量子阱应力释放层5可以按常规工艺进行生长,优选量子阱应力释放层5包括多个依次叠置的释放结构单元,释放结构单元包括彼此叠置的释放InxGa1~x阱层和释放GaN垒层,释放InxGa1~x阱层厚度为1~3nm;释放GaN垒层厚度为37~43nm;释放结构单元的个数为2~3个;释放InxGa1~x阱层中的In的掺杂浓度为1E19~5E19atom/cm3。按此条件进行生长量子阱应力释放层5,能保证量子阱应力释放层5与第二多量子阱层10的能带梯度升降梯度最平滑,从而最大程度的降低LED芯片的极化效应,最大程度的释放生长应力。
第一多量子阱层6可以按常规方法和条件进行生长。优选第一InxGa(1~x)阱层厚度为2~4nm;第一GaN垒层厚度为10~14nm;第一结构单元个数为5~7个;第一InxGa(1~x)阱层中的In的掺杂浓度为1E20~5E20atom/cm3。按此条件生长能保证量子阱应力释放层5、第二多量子阱层10和第一多量子阱层6形成梯度坡度较小的能带渐变,从而最大程度的释放晶格失配而产生的应力,最大程度的减小了多量子阱有源区和n型GaN晶格常数的差异,并能形成二维载流子,提高电子的分布和扩散,从而降低极化作用,提高电子和空穴在发光区的复合几率,最大程度的提升亮度。
x的取值可以按常规方法中的取值进行,优选为x=0.20~0.21。按此取值,能保证所得LED芯片外延片各项效果最优。
本发明的另一方面还提供了一种LED外延层结构的生长方法,该方法用于生长上述外延层结构。第二InxGa(1~x)阱层的生长温度高于第一InxGa(1~x)阱层的生长温度,并低于量子阱应力释放层5的生长温度之间。按常规方法进行生长第一InxGa(1~x)阱层和释放InxGa(1~x)阱层时,采用介于二者生长温度之间的生长温度生长第二InxGa(1~x)阱层,能使得外延层结构中多量子阱有源区和n型GaN晶格常数的差异减小,从而提高了所得LED芯片的各项性能。
优选第二InxGa(1~x)阱层的生长温度为770~790℃,优选为780℃。按此温度进行生长能保证第二InxGa(1~x)阱层介于第一InxGa(1~x)阱层和释放InxGa(1~x)阱层之间,而且能防止生长温度过高或过低造成的多量子阱有源区和n型GaN晶格常数的差异过大,应力增大的问题。
量子阱应力释放层5的生长温度可以按常规方法中所用生长温度进行生长,优选量子阱应力释放层5的生长温度为750~800℃。按此温度生长能保证按照生长顺序使得第二InxGa(1~x)阱层的生长温度靠近量子阱应力释放层5生长温度的高值区域,使得生长温度随外延层结构的叠加而递减。减少后续生长过程升温导致的In析出问题。
第一InxGa(1~x)阱层和第一GaN垒层的生长温度按常规方法进行。第一InxGa(1~x)阱层的生长温度为730~760℃。第一GaN垒层的生长温度为830~860℃,优选为840℃。第二GaN垒层的生长温度与第一GaN垒层的生长温度相同。按此温度生长能提高第二GaN垒层与第一GaN垒层匹配度,从而进一步起到降低极化效应,释放应力的作用。
本发明的另一方面还提供了具有上述LED外延层结构的LED芯片。该芯片的亮度为215~230mw,VRD为40~45V,ESD为85%~95%,IR≤0.02uA。
生长LED外延层结构具体生长方式说明如下:
1、在800~1000℃,300mbar的反应室内,高温处理蓝宝石衬底5~6分钟;
2、降温至500~550℃下,在蓝宝石衬底上生长厚度为30~40nm的低温缓冲层GaN(Nucleation);
3、升高温度到1000~1100℃下,持续生长厚度为1~2.5um的不掺杂GaN(uGaN);
4、再持续生长厚度为2~4um的n型掺Si的GaN(nGaN),Si的掺杂浓度为5E18~2E19atom/cm3;
5、温度降到750~800℃,通入800sccm的三甲基铟,100sccm的三甲基镓和40sccm的三乙基镓,持续生长厚度为160nm的掺In的MQW缓冲层,In的掺杂浓度为1E19~5E19atom/cm3,采用2nmInxGa(1~x)N/40nmGaN3个周期交替生长,其中x=0.20~0.21;
6、周期性生长高温量子阱,780℃生长掺杂In的厚度为1.5nm的InxGa(1~x)N(x=0.20~0.21)层,In的掺杂浓度为5E19~1E20atom/cm3,840℃生长厚度为6nm的GaN层,InxGa(1~x)N/GaN周期数为12;
7、周期性生长低温量子阱,750℃生长掺杂In的厚度为3nm的InxGa(1~x)N(x=0.20~0.21)层,In的掺杂浓度为1E20~5E20atom/cm3,840℃生长厚度为12nm的GaN层,InxGa(1~x)N/GaN周期数为6;
8、再升高温度到930~950℃持续生长厚度为20~30nm的P型AlGaN层,Mg的掺杂浓度为1E19~1E20atom/cm3;
9、再升高温度到950~980℃持续生长厚度为80~100nm的掺镁的P型GaN层,Mg的掺杂浓度为1E19~1E20atom/cm3;
10、再降低温度到650~680℃时生长厚度为2~5nm的InGaN接触层,Mg的掺杂浓度为1E20~1E21atom/cm3;
11、再降低温度到700~750℃,在氮气气氛下,持续时间20~30分钟,活化PGaN;
12、将生长完成的外延片制作成28*28mil的芯片,得到LED芯片。
实施例
以下实施例和对比例中运用AixtronCruis I MOCVD来生长GaN基LED外延片。采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,金属有机源三甲基镓(TMGa)、三乙基镓作为镓(TEGa)源,三甲基铟(TMIn)作为铟源,N型掺杂剂为硅烷(SiH4),P型掺杂剂为二茂镁(CP2Mg),衬底为(0001)面蓝宝石,反应压力在100mbar到800mbar之间。
以下实施例和对比例中所得LED外延层结构制成28*28mil的LED芯片。平均有18颗LED芯片。按常规方法测量每颗LED芯片的LOP、WD(发光波长)、VF(正向电压)、VRD、IR、ESD。其中LOP、WD、VF在350mA下测定。VRD在5μA下测定。IR在-8V下测定。ESD在HBM2K(人体模式2000伏)下测定。
实施例1
1、在900℃,300mbar的反应室内,处理蓝宝石衬底5分钟;
2、降温至540℃下,在蓝宝石衬底上生长厚度为35nm的GaN成核层(Nucleation);
3、升高温度到1050℃下,持续生长厚度为2um的非掺杂uGaN缓冲层;
4、再持续生长厚度为3um的n型掺Si的GaN作为nGaN层,Si的掺杂浓度为1E19atom/cm3
5、温度降到760℃,通入800sccm的三甲基铟,100sccm的三甲基镓和40sccm的三乙基镓,持续生长厚度为160nm的掺In的量子阱应力释放层,In的掺杂浓度为4E19atom/cm3,采用2nmInxGa(1~x)N/40nmGaN3个周期交替生长,其中x=0.21;
6、周期性生长第二多量子阱层,780℃生长掺杂In的厚度为1.5nm的InxGa(1~x)N(x=0.21)层,In的掺杂浓度为8E19atom/cm3,840℃生长厚度为6nm的GaN层,InxGa(1~x)N/GaN周期数为12个;
7、周期性生长第一量子阱层,750℃生长掺杂In的厚度为3nm的InxGa(1~x)N(x=0.21)层,In的掺杂浓度为4E20atom/cm3,840℃生长厚度为12nm的GaN层,InxGa(1~x)N/GaN周期数为6个;
8、再升高温度到940℃持续生长厚度为25nm的P型AlGaN层,Mg的掺杂浓度为7E19atom/cm3
9、再升高温度到970℃持续生长厚度为90nm的掺镁的P型GaN层,Mg的掺杂浓度为6E19atom/cm3
10、再降低温度到660℃时生长厚度为4nm的InGaN接触层,Mg的掺杂浓度为4E20atom/cm3
11、再降低温度到740℃,在氮气气氛下,持续时间25分钟,活化PGaN;
12、将生长完成的外延片制作成28*28mil的芯片,得到LED芯片1。
实施例2
1、在1000℃,300mbar的反应室内,处理蓝宝石衬底6分钟;
2、降温至550℃下,在蓝宝石衬底上生长厚度为40nm的GaN成核层(Nucleation);
3、升高温度到1100℃下,持续生长厚度为2.5um的非掺杂uGaN缓冲层;
4、再持续生长厚度为4um的n型掺Si的GaN作为nGaN层,Si的掺杂浓度为2E19atom/cm3
5、温度降到800℃,通入800sccm的三甲基铟,100sccm的三甲基镓和40sccm的三乙基镓,持续生长厚度为160nm的掺In的量子阱应力释放层,In的掺杂浓度为5E19atom/cm3,采用3nmInxGa(1~x)N/43nmGaN3个周期交替生长,其中x=0.21;
6、周期性生长第二多量子阱层,790℃生长掺杂In的厚度为1.2nm的InxGa(1~x)N(x=0.21)层,In的掺杂浓度为1E20atom/cm3,860℃生长厚度为4.8nm的GaN层,InxGa(1~x)N/GaN周期数为14个;
7、周期性生长第一量子阱层,760℃生长掺杂In的厚度为4nm的InxGa(1~x)N(x=0.21)层,In的掺杂浓度为5E20atom/cm3,860℃生长厚度为16nm的GaN层,InxGa(1~x)N/GaN周期数为7个;
8、再升高温度到950℃持续生长厚度为30nm的P型AlGaN层,Mg的掺杂浓度为1E20atom/cm3
9、再升高温度到980℃持续生长厚度为100nm的掺镁的P型GaN层,Mg的掺杂浓度为1E20atom/cm3
10、再降低温度到680℃时生长厚度为5nm的InGaN接触层,Mg的掺杂浓度为1E21atom/cm3
11、再降低温度到750℃,在氮气气氛下,持续时间30分钟,活化PGaN;
12、将生长完成的外延片制作成28*28mil的芯片,得到LED芯片2。
实施例3
1、在800℃,300mbar的反应室内,处理蓝宝石衬底5分钟;
2、降温至500℃下,在蓝宝石衬底上生长厚度为30nm的GaN成核层(Nucleation)
3、升高温度到1000℃下,持续生长厚度为1um的非掺杂uGaN缓冲层;
4、再持续生长厚度为2um的n型掺Si的GaN作为nGaN层,Si的掺杂浓度为5E18atom/cm3
5、温度降到750℃,通入800sccm的三甲基铟,100sccm的三甲基镓和40sccm的三乙基镓,持续生长厚度为160nm的掺In的量子阱应力释放层,In的掺杂浓度为1E19atom/cm3,采用1nmInxGa(1~x)N/37nmGaN2个周期交替生长,其中x=0.20;
6、周期性生长第二多量子阱层,770℃生长掺杂In的厚度为1.2nm的InxGa(1~x)N(x=0.20)层,In的掺杂浓度为5E19atom/cm3,830℃生长厚度为6nm的GaN层,InxGa(1~x)N/GaN周期数为10个;
7、周期性生长第一量子阱层,730℃生长掺杂In的厚度为2nm的InxGa(1~x)N(x=0.20)层,In的掺杂浓度为1E20atom/cm3,830℃生长厚度为10nm的GaN层,InxGa(1~x)N/GaN周期数为5个;
8、再升高温度到930℃持续生长厚度为20nm的P型AlGaN层,Mg的掺杂浓度为1E19atom/cm3
9、再升高温度到950℃持续生长厚度为80nm的掺镁的P型GaN层,Mg的掺杂浓度为1E19atom/cm3
10、再降低温度到650℃时生长厚度为2nm的InGaN接触层,Mg的掺杂浓度为1E20atom/cm3
11、再降低温度到700℃,在氮气气氛下,持续时间20分钟,活化PGaN;
12、将生长完成的外延片制作成28*28mil的芯片,得到LED芯片3。
实施例4
1、在900℃,300mbar的反应室内,处理蓝宝石衬底5分钟;
2、降温至540℃下,在蓝宝石衬底上生长厚度为35nm的GaN成核层(Nucleation);
3、升高温度到1050℃下,持续生长厚度为1.5um的非掺杂uGaN缓冲层;
4、再持续生长厚度为3um的n型掺Si的GaN作为nGaN层,Si的掺杂浓度为7E18atom/cm3
5、温度降到760℃,通入800sccm的三甲基铟,100sccm的三甲基镓和40sccm的三乙基镓,持续生长厚度为160nm的掺In的量子阱应力释放层,In的掺杂浓度为2E19atom/cm3,采用1.5nmInxGa(1~x)N/38nmGaN2个周期交替生长,其中x=0.20;
6、周期性生长第二多量子阱层,780℃生长掺杂In的厚度为1.3nm的InxGa(1~x)N(x=0.20)层,In的掺杂浓度为8E19atom/cm3,840℃生长厚度为6.5nm的GaN层,InxGa(1~x)N/GaN周期数为10个;
7、周期性生长第一量子阱层,745℃生长掺杂In的厚度为2.5nm的InxGa(1~x)N(x=0.21)层,In的掺杂浓度为4E20atom/cm3,850℃℃生长厚度为13nm的GaN层,InxGa(1~x)N/GaN周期数为6个;
8、再升高温度到940℃持续生长厚度为25nm的P型AlGaN层,Mg的掺杂浓度为1E20atom/cm3
9、再升高温度到980℃持续生长厚度为100nm的掺镁的P型GaN层,Mg的掺杂浓度为1E20atom/cm3
10、再降低温度到680℃时生长厚度为5nm的InGaN接触层,Mg的掺杂浓度为1E21atom/cm3
11、再降低温度到740℃,在氮气气氛下,持续时间30分钟,活化PGaN;
12、将生长完成的外延片制作成28*28mil的芯片,得到LED芯片4。
实施例5
1、在900℃,300mbar的反应室内,处理蓝宝石衬底5分钟;
2、降温至540℃下,在蓝宝石衬底上生长厚度为35nm的GaN成核层(Nucleation);
3、升高温度到1050℃下,持续生长厚度为1.5um的非掺杂uGaN缓冲层;
4、再持续生长厚度为3um的n型掺Si的GaN作为nGaN层,Si的掺杂浓度为7E18atom/cm3
5、温度降到760℃,通入800sccm的三甲基铟,100sccm的三甲基镓和40sccm的三乙基镓,持续生长厚度为160nm的掺In的量子阱应力释放层,In的掺杂浓度为2E19atom/cm3,采用1.5nmInxGa(1~x)N/38nmGaN2个周期交替生长,其中x=0.20;
6、周期性生长第二多量子阱层,780℃生长掺杂In的厚度为1nm的InxGa(1~x)N(x=0.20)层,In的掺杂浓度为7E19atom/cm3,830℃生长厚度为5.2nm的GaN层,InxGa(1~x)N/GaN周期数为15个;
7、周期性生长第一量子阱层,745℃生长掺杂In的厚度为2.5nm的InxGa(1~x)N(x=0.21)层,In的掺杂浓度为4E20atom/cm3,850℃℃生长厚度为13nm的GaN层,InxGa(1~x)N/GaN周期数为6个;
8、再升高温度到940℃持续生长厚度为25nm的P型AlGaN层,Mg的掺杂浓度为1E20atom/cm3
9、再升高温度到980℃持续生长厚度为100nm的掺镁的P型GaN层,Mg的掺杂浓度为1E20atom/cm3
10、再降低温度到680℃时生长厚度为5nm的InGaN接触层,Mg的掺杂浓度为1E21atom/cm3
11、再降低温度到740℃,在氮气气氛下,持续时间30分钟,活化PGaN;
12、将生长完成的外延片制作成28*28mil的芯片,得到LED芯片5。
对比例1
与实施例1的区别在于未进行步骤6而直接进行步骤7,得到LED芯片6。
对比例2
与实施例2的区别在于未进行步骤6而直接进行步骤7,得到LED芯片7。
对比例3
与实施例1的区别在于第二多量子阱层改为In掺杂量渐变层。得到LED芯片8。
测试一:
LOP、WD、VF、VRD、IR和ESD均在人体模式2000V下按常规方法测试得到。
LED芯片1~8的性能检测结果比较列于表1中。
表1两种样品的chip数据平均值对比
LED芯片ID LOP/(mW) WD/(nm) VF/(mV) VRD/(v) IR/(uA) ESD/(%)
1 221.53 450.41 3.32 44.71 0.0143 90.38
2 222.21 451.13 3.31 45.18 0.0104 91.81
3 221.32 450.85 3.30 44.25 0.0093 90.68
4 221.87 450.49 3.32 43.96 0.0118 91.24
5 222.45 450.89 3.31 44.86 0.0109 90.88
6 203.85 451.07 3.32 22.87 0.0462 84.41
7 204.64 450.76 3.31 23.42 0.0506 85.68
8 222.07 450.34 3.31 44.73 0.102 91.08
由表1中可以看到,LED芯片1~4的亮度(LOP)、反向电压(VRD)和抗静电能力(ESD)均高于LED芯片5,主要性能优势突出;而漏电值(IR)明显低于LED芯片5,其安全性能更高。WD均为450nm左右,说明可以发出可见光。正向电压相差不大。
测试二
所得LED芯片1的亮度为215~230mw,VRD为40~45V,ESD为85%~95%,IR≤0.02uA。LED芯片1的结构的能带图如图4所示;前段起伏较大的曲线表示第一多量子阱层的第一多量子阱能带13,中段带…的曲线表示第二量子阱层第二多量子阱层的20周期的高温量子阱的第二多量子阱能带15,后段起伏较小的曲线表示3周期的量子阱应力释放层量子阱应力释放能带14。由图可见,通过设置第二量子阱层第二多量子阱层10使得能带的升降避免了跳跃的出现,使得变化更加平滑。从而降低了极化效应的出现。
现有技术中如对比例1,未设置第二多量子阱层10的常规LED外延层结构中的多量子阱区中掺杂In的sims图如图5所示,In的掺杂浓度随着深度的增加在第一多量子阱层6与量子阱应力释放层5之间形成陡然降低,因而使得不设置第二多量子阱层10的LED芯片应力增大。各项性能受损。
本发明中提供LED外延层中多量子阱区中掺杂In的sims图如图6所示,前段In掺杂浓度较高的曲线表示6周期的第一多量子阱层6中的In浓度分布,中段较平坦的曲线表示20周期的第二量子阱10的In掺杂浓度分布。后段In掺杂浓度较低的曲线表示3周期的量子阱应力释放层中In的浓度分布。由此可知,通过设置第二量子阱层第二多量子阱层10使得In的掺杂浓度在第一多量子阱层6至量子阱应力释放层5之间形成梯度过度,从而降低了第一多量子阱层6与量子阱应力释放层5的应力避免应力导致的晶格缺陷,从而提高了LED芯片的发光效率。
并且,从图7~10中可分别看出LED芯片1与LED芯片6的亮度、VRD、ESD和IR差别,其中,菱形代表LED芯片1的数据,圆形代表LED芯片6的数据。图7中,随着颗粒数增加,LED芯片1的亮度处于215~225mw并具有上升趋势,曲线在215~230mw段出现上升,而LED芯片6的亮度处于195-210mw之间,LED芯片1比LED芯片6的亮度高约20mw。
图8中,随着颗粒数增加,LED芯片1的VRD处于40~48v上升,曲线在40-45v段出现上升,而LED芯片6的VRD处于20-25v之间,LED芯片1比LED芯片6的VRD高约20v。
图9中,随着颗粒数增加,LED芯片1的ESD处于86%~96%,曲线在86%~96%段出现上升,而LED芯片6的ESD处于75%~90%,LED芯片1比LED芯片6的抗静电能力(ESD)高出5~10%。
如图10所示,随着颗粒数增加,LED芯片1的IR一直较平稳且低于LED芯片6的IR值。LED芯片6的IR值在累计到16颗LED芯片后出现跃升。LED芯片1的IR一直维持在0.01~0.02之间。而LED芯片6的IR始终高于LED芯片1的。说明设置第二量子阱层第二多量子阱层后,LED芯片的漏电率得到有效控制。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种LED外延层结构,包括依次叠置的量子阱应力释放层(5)、多量子阱层和P型AlGaN层(7),其特征在于,所述多量子阱层包括:
第一多量子阱层(6),所述第一多量子阱层(6)处于所述P型AlGaN层(7)底面上,所述第一多量子阱层(6)包括多个依次叠置的第一结构单元,所述第一结构单元包括依次叠置的第一InxGa(1~x)阱层和第一GaN垒层;
第二多量子阱层(10),所述第二多量子阱层(10)位于所述量子阱应力释放层(5)和所述第一多量子阱层(6)之间,所述第二多量子阱层(10)为InxGa(1~x)N/GaN超晶格,所述InxGa(1~x)N/GaN超晶格包括多个依次叠置的第二结构单元,每个所述第二结构单元包括依次叠置的第二InxGa(1~x)阱层和第二GaN垒层;
其中,所述第二InxGa(1~x)阱层的厚度为所述第一InxGa(1~x)阱层厚度的0.3~0.6倍,所述第二GaN垒层的厚度为所述第一GaN垒层厚度的0.3~0.6倍;
所述x=0.20~0.21;
所述第二InxGa(1~x)阱层中In的掺杂浓度介于所述第一InxGa(1~x)阱层中In掺杂浓度和所述量子阱应力释放层(5)中In掺杂浓度之间。
2.根据权利要求1所述的LED外延层结构,其特征在于,所述第二InxGa(1~x)阱层的厚度为1~1.6nm;所述第二GaN垒层的厚度为4~8nm。
3.根据权利要求1所述的LED外延层结构,其特征在于,所述第二InxGa(1~x)阱层中In的掺杂浓度为5E19~1E20atom/cm3;所述第二结构单元个数为10~14个。
4.根据权利要求1~3中任一项所述的LED外延层结构,其特征在于,所述量子阱应力释放层(5)包括多个依次叠置的释放结构单元,所述释放结构单元包括彼此叠置的释放InxGa(1~x)阱层和释放GaN垒层,
所述释放InxGa(1~x)阱层厚度为1~3nm,所述释放InxGa(1~x)阱层中的In的掺杂浓度为1E19~5E19atom/cm3
所述释放GaN垒层厚度为37~43nm;
所述释放结构单元的个数为2~3个。
5.根据权利要求4所述的LED外延层结构,其特征在于,所述第一多量子阱层(6)中,
所述第一InxGa(1~x)阱层厚度为2~4nm,所述第一InxGa(1~x)阱层中的In的掺杂浓度为1E20~5E20atom/cm3
所述第一GaN垒层厚度为10~14nm;
所述第一结构单元个数为5~7个。
6.一种如权利要求1~5中任一项所述的LED外延层结构的生长方法,其特征在于,包括:
在量子阱应力释放层(5)上生长多量子阱层,生长所述多量子阱层的步骤包括:在量子阱应力释放层(5)上生长第二多量子阱层(10)和在所述第二多量子阱层(10)上生长第二多量子阱层(6),其中,
生长第二多量子阱层(10)的步骤包括生长多个依次叠置的第二结构单元,每个所述第二结构单元包括第二InxGa(1~x)阱层和第二GaN垒层;
生长第一多量子阱层(10)的步骤包括生长多个依次叠置的第一结构单元,所述第一结构单元包括彼此叠置的第一InxGa(1~x)阱层和第一GaN垒层。
7.根据权利要求7所述的方法,其特征在于,所述第二InxGa(1~x)阱层的生长温度高于所述第一InxGa(1~x)阱层的生长温度,并低于所述量子阱应力释放层(5)的生长温度。
8.根据权利要求7所述的方法,其特征在于,所述第二InxGa(1~x)阱层的生长温度为770~790℃,优选为780℃;所述量子阱应力释放层(5)的生长温度为750~800℃。
9.根据权利要求7~8中任一项所述的方法,其特征在于,所述第一InxGa(1~x)阱层的生长温度为730~760℃;所述第一GaN垒层的生长温度为830~860℃,优选为840℃。
10.一种LED芯片,包括LED外延层,其特征在于,LED外延层具有如权利要求1~6中任一项所述LED外延层结构,优选所述LED芯片亮度为215~230mw,VRD为40~45V,ESD为85%~95%,IR≤0.02uA。
CN201410203241.6A 2014-05-14 2014-05-14 Led外延层结构、生长方法及具有该结构的led芯片 Expired - Fee Related CN103972334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410203241.6A CN103972334B (zh) 2014-05-14 2014-05-14 Led外延层结构、生长方法及具有该结构的led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410203241.6A CN103972334B (zh) 2014-05-14 2014-05-14 Led外延层结构、生长方法及具有该结构的led芯片

Publications (2)

Publication Number Publication Date
CN103972334A true CN103972334A (zh) 2014-08-06
CN103972334B CN103972334B (zh) 2017-01-18

Family

ID=51241618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410203241.6A Expired - Fee Related CN103972334B (zh) 2014-05-14 2014-05-14 Led外延层结构、生长方法及具有该结构的led芯片

Country Status (1)

Country Link
CN (1) CN103972334B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742377A (zh) * 2016-02-22 2016-07-06 中山大学 一种具有带通滤波功能的可见光通信用光电探测器
CN105895752A (zh) * 2016-04-28 2016-08-24 湘能华磊光电股份有限公司 一种发光复合层的生长方法及含此结构的led外延结构
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN109346568A (zh) * 2018-09-29 2019-02-15 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN109863609A (zh) * 2016-08-25 2019-06-07 亿光电子工业股份有限公司 氮化物半导体元件及其制造方法与所应用的封装结构
JP2020521312A (ja) * 2017-05-19 2020-07-16 エルジー イノテック カンパニー リミテッド 半導体素子及びそれを含む半導体素子パッケージ
WO2021128810A1 (zh) * 2019-12-26 2021-07-01 厦门乾照光电股份有限公司 一种发光二极管及其制作方法
CN115050866A (zh) * 2022-08-16 2022-09-13 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN115498079A (zh) * 2021-06-18 2022-12-20 淮安澳洋顺昌光电技术有限公司 一种发光二极管及半导体器件
WO2022262227A1 (zh) * 2021-06-18 2022-12-22 淮安澳洋顺昌光电技术有限公司 一种发光二极管及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066730A (ja) * 2006-09-06 2008-03-21 Palo Alto Research Center Inc 変動周期変動組成超格子およびそれを含むデバイス
CN103413877A (zh) * 2013-08-16 2013-11-27 湘能华磊光电股份有限公司 外延结构量子阱应力释放层的生长方法及其外延结构
CN103633210A (zh) * 2013-12-06 2014-03-12 苏州新纳晶光电有限公司 Led外延片及其应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066730A (ja) * 2006-09-06 2008-03-21 Palo Alto Research Center Inc 変動周期変動組成超格子およびそれを含むデバイス
CN103413877A (zh) * 2013-08-16 2013-11-27 湘能华磊光电股份有限公司 外延结构量子阱应力释放层的生长方法及其外延结构
CN103633210A (zh) * 2013-12-06 2014-03-12 苏州新纳晶光电有限公司 Led外延片及其应用

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742377A (zh) * 2016-02-22 2016-07-06 中山大学 一种具有带通滤波功能的可见光通信用光电探测器
CN105895752A (zh) * 2016-04-28 2016-08-24 湘能华磊光电股份有限公司 一种发光复合层的生长方法及含此结构的led外延结构
CN105895752B (zh) * 2016-04-28 2018-08-21 湘能华磊光电股份有限公司 一种发光复合层的生长方法及含此结构的led外延结构
CN109863609A (zh) * 2016-08-25 2019-06-07 亿光电子工业股份有限公司 氮化物半导体元件及其制造方法与所应用的封装结构
JP7209338B2 (ja) 2017-05-19 2023-01-20 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
JP2020521312A (ja) * 2017-05-19 2020-07-16 エルジー イノテック カンパニー リミテッド 半導体素子及びそれを含む半導体素子パッケージ
CN109256444B (zh) * 2018-07-25 2020-07-07 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN109346568A (zh) * 2018-09-29 2019-02-15 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
WO2021128810A1 (zh) * 2019-12-26 2021-07-01 厦门乾照光电股份有限公司 一种发光二极管及其制作方法
CN115498079A (zh) * 2021-06-18 2022-12-20 淮安澳洋顺昌光电技术有限公司 一种发光二极管及半导体器件
WO2022262227A1 (zh) * 2021-06-18 2022-12-22 淮安澳洋顺昌光电技术有限公司 一种发光二极管及半导体器件
CN115050866A (zh) * 2022-08-16 2022-09-13 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN115050866B (zh) * 2022-08-16 2022-11-08 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法

Also Published As

Publication number Publication date
CN103972334B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN103972334B (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN103178175B (zh) 第iii族氮化物半导体发光器件及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN106784210A (zh) 一种发光二极管的外延片及其制作方法
JP2017504221A (ja) Iii−v族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法
CN103972335A (zh) Led外延层结构及具有该结构的led芯片
CN114597293B (zh) 发光二极管外延片及其制备方法
CN103887392B (zh) 一种提高led发光效率的外延生长方法
CN103824909A (zh) 一种提高GaN基LED发光亮度的外延方法
CN105977351B (zh) 一种紫外led有源区多量子阱的生长方法
CN102709424A (zh) 一种提高发光二极管发光效率的方法
CN100580966C (zh) 一种绿光发光二极管
CN104157761A (zh) 一种提高光取出率的氮化镓基发光二极管结构及制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN104576852A (zh) 一种GaN基LED外延结构的发光量子阱应力调控方法
CN103996769A (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN217641376U (zh) 一种led外延片及led芯片
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114256394B (zh) 一种发光二极管及其制备方法
CN104617201B (zh) 一种适合高电流密度的GaN基LED外延结构及其生长方法
CN110473940B (zh) 紫外led的外延结构
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116682914A (zh) 发光二极管外延片及其制备方法、发光二极管外延片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118

CF01 Termination of patent right due to non-payment of annual fee