CN103972097A - 制造FinFET器件的方法 - Google Patents

制造FinFET器件的方法 Download PDF

Info

Publication number
CN103972097A
CN103972097A CN201310150962.0A CN201310150962A CN103972097A CN 103972097 A CN103972097 A CN 103972097A CN 201310150962 A CN201310150962 A CN 201310150962A CN 103972097 A CN103972097 A CN 103972097A
Authority
CN
China
Prior art keywords
msl
fin
substrate
heat treatment
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310150962.0A
Other languages
English (en)
Other versions
CN103972097B (zh
Inventor
孙诗平
王菘豊
林经祥
陈能国
万幸仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103972097A publication Critical patent/CN103972097A/zh
Application granted granted Critical
Publication of CN103972097B publication Critical patent/CN103972097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明首先通过接收FinFET前体来制造FinFET器件。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区和位于衬底上的伪栅极堆叠件，该伪栅极堆叠件包括环绕鳍的一部分，这被称为栅极沟道区。去除伪栅极堆叠件以形成栅极沟槽并且在栅极沟槽中沉积栅极介电层。在栅极介电层上共形的沉积金属应激层(MSL)。在MSL上沉积覆盖层。对MSL施加热处理以实现体积膨胀。然后去除覆盖层并且在MSL上形成金属栅极(MG)。

Description

制造FinFET器件的方法
技术领域
本发明总体涉及半导体领域，更具体地，涉及制造FinFET器件的方法。
背景技术
半导体集成电路(IC)工业经历了指数式增长。IC材料和设计方面的技术改进产生了数代IC，每一代都比先前一代具有更小更复杂的电路。在IC发展的过程中，功能密度(即，每一芯片区域互连器件的数目)通常增大而几何尺寸(即，使用制造工艺可制造的最小的部件(或线))却缩小。按比例缩小工艺通常提供了提高生产效率和降低相关成本的益处。
这样的按比例缩小还增加了加工和制造IC的复杂性，为实现这些改进，需要IC加工和制造方面类似的发展。例如，已经引入诸如鳍状场效应晶体管(FinFET)的三维晶体管来代替平面晶体管。尽管目前的FinFET器件和制造FinFET器件的方法通常已经足以实现预期的目的，但是它们不能在各方面都尽如人意。例如，形成三维应变沟道在FinFET工艺发展中增加了挑战。我们期望在该领域继续改进。
发明内容
为解决上述问题，本发明提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，该方法包括：接收FinFET前体，所述FinFET前体包括：衬底；鳍，位于所述衬底上；隔离区，位于所述鳍的两侧；和伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分；去除所述伪栅极堆叠件，以形成栅极沟槽；在所述栅极沟槽的栅极沟道区中沉积栅极介电层；在所述栅极介电层上形成金属应激源层(MSL)；在所述MSL上沉积覆盖层；对所述MSL实施热处理；在所述热处理之后去除所述覆盖层；以及在所述MSL上形成金属栅极(MG)。
其中，选择所述MSL，以在所述热处理期间具有基本上更大的体积膨胀。
其中，所述MSL包括非晶态钨(α-W)。
其中，所述MSL包括选自由Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Co、Ni、TiC、TiAlC、TaAlC和Cu所组成的组中的一种或多种导电材料。
其中，通过原子层沉积(ALD)来形成α-W的所述MSL。
其中，通过如下步骤形成所述α-W：
在所述栅极介电层上基本共形地沉积多晶W层；以及
对所述多晶W层施加注入工艺，以将其转化为所述α-W。
其中，所述热处理的温度基本上高于所述MSL的沉积工艺的温度。
其中，选择所述覆盖层，以在所述热处理期间具有比所述MSL的体积膨胀基本上更小的体积膨胀。
其中，所述覆盖层包括氮化硅，而所述MSL包括α-W层。
其中，所述覆盖层包括氮化硅，而所述MSL包括α-W。
其中，选择所述覆盖层的厚度，以满足所述栅极沟道的诱导应变的预定幅度。
其中，选择所述MSL的厚度，以与所述覆盖层的厚度相配合，从而满足所述栅极沟道的诱导应变的预定幅度。
其中，在去除所述覆盖层之后，所述MSL保留在栅极介电层的顶部。
其中，所述MG包括在接受所述热处理之后沉积在W的所述MSL上的多晶W层。
此外，还提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，该方法包括：接收FinFET前体，所述FinFET前体包括：衬底；鳍，位于所述衬底上；隔离区，位于所述鳍的两侧；和伪栅极堆叠件，位于所述衬底上，环绕所述鳍的一部分(栅极沟道区)；去除所述伪栅极堆叠件，以露出所述栅极沟道区；在所述沟道区中沉积高k(HK)栅极介电层；在所述HK栅极介电层上沉积共形的金属应激源层(MSL)，其中，选择所述MSL以在后续的热处理中获得第一体积膨胀；在所述MSL上沉积覆盖层，其中，选择所述覆盖层以在所述后续的热处理中获得第二体积膨胀，所述第二体积膨胀基本上小于所述第一体积膨胀；对所述MSL实施热处理，以实现所述第一体积膨胀，其中，所述热处理的温度基本上高于MSL沉积的温度；在所述热处理之后去除所述覆盖层；以及在所述MSL上形成金属栅极(MG)。
其中，所述MSL包括非晶态钨(α-W)。
其中，通过如下步骤形成所述α-W的MSL：在所述栅极介电层上沉积基本共形的多晶W层；以及对所述多晶W层施加注入工艺，以将其转化为所述α-W。
其中，所述覆盖层包括氮化硅。
此外，还提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，该方法包括：接收FinFET前体，所述FinFET前体包括：衬底；鳍，位于所述衬底上；隔离区，位于所述鳍的两侧；和伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分(栅极沟道区)的至少一个伪栅极堆叠件；去除所述伪栅极堆叠件，以露出所述栅极沟道区；在所述沟道区中沉积高k(HK)栅极介电层；在所述HK栅极介电层上沉积共形的非晶态钨(α-W)金属应激源层(MSL)；在所述α-W MSL上沉积氮化硅(SiN)覆盖层；对所述α-W MSL实施热处理以将其转化为多晶W，从而实现基本的体积膨胀；在所述热处理之后去除所述SiN覆盖层；以及在所述多晶W的所述MSL上形成金属栅极(MG)。
其中，所述热处理的温度基本上高于所述α-W MSL沉积的温度。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的各方面用于制造FinFET器件的实例方法的流程图。
图2是根据本发明的各方面FinFET前体的侧面透视图。
图3A示出沿图2中的线A-A获得的FinFET前体的截面图。
图3B示出沿图2中的线B-B获得的FinFET前体的截面图。
图4A、图5A、图6A、图7A和图8A示出沿图2中的线A-A获得的FinFET器件的截面图。
图4B、图5B、图6B、图7B和图8B示出沿图2中的线B-B获得的FinFET器件的截面图。
具体实施方式
为了实施本发明的不同的部件，本发明提供了许多不同的实施例或实例。以下描述部件或布置的具体实例是为了简化本发明。当然，这些仅仅是实例而不用于限制。例如，以下的描述中第一部件形成在第二部件上方或上可以包括其中第一部件和第二部件直接接触形成的实施例，而且还可以包括其中在第一部件和第二部件之间形成额外的部件，从而第一部件和第二部件不是直接接触的实施例。此外，在各种实例中本发明可以重复编号和/或字母。这种重复是为了简明和清楚的目的并且其本身并不规定所论述的各种实施例和/或配置之间的关系。
可以从本发明的一个或多个实施例得益的器件的实例包括FinFET器件。例如，FinFET器件可以是互补金属氧化物半导体(CMOS)器件，包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件。本发明将继续公开FinFET实例来示出本发明的各种实施例。然而，应该理解，除非明确说明，本发明不应该限于器件的具体类型。
图1是根据本发明的各方面用于制造FinFET器件的方法100的流程图。图2是用于根据图1的方法制造的FinFET(标记为参考标号200)的前体的侧面透视图。图3A、图4A、图5A、图6A、图7A和图8A示出沿图2中的线A-A获得的FinFET器件的截面图。图3B、图4B、图5B、图6B、图7B和图8B示出沿图2中的线B-B获得的FinFET器件的截面图，线B-B垂直于线A-A的方向。应该理解，可以在该方法之前、期间和之后提供额外的步骤，并且对于该方法的其他实施例，可以代替或者排除所描述的这些步骤中的一些步骤。
参考图1、图2、图3A和图3B，方法100开始于步骤102，接收FinFET前体(precursor)200。FinFET前体200包括衬底210。衬底210可以是块状硅衬底。可选地，衬底210可以包括诸如晶体结构的硅或者锗的元素半导体；诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；或者它们的组合。可能的衬底210还包括绝缘体上硅(SOI)衬底。使用注氧隔离(SIMOX)、晶圆接合和/或其他合适的方法来制造SOI衬底。
一些示例性的衬底210还包括绝缘层。绝缘层包括任何合适的材料，包括氧化硅、蓝宝石和/或它们的组合。示例性的绝缘层可以是埋氧层(BOX)。通过诸如注入(例如SIMOX)、氧化、沉积和/或其他合适的工艺来形成绝缘层。在一些示例性的FinFET前体200中，绝缘层是绝缘体上硅衬底的部件(例如层)。
FinFET前体200还可以包括位于衬底210上的各种掺杂区。掺杂区可以掺杂诸如硼或BF2的p型掺杂物；诸如磷或砷的n型掺杂物；或者它们的组合。掺杂区可以直接形成在衬底210上、P阱结构中、N阱结构中、双阱结构中或者使用凸起结构。衬底210可以进一步包括各种有源区，诸如配置用于N型金属氧化物半导体晶体管器件的区和配置用于P型金属氧化物半导体晶体管器件的区。
FinFET前体200还可以包括形成在衬底210上的隔离区220以隔离衬底210的有源区。可以使用传统的隔离技术(诸如浅沟槽隔离(STI))来形成隔离区220，以限定和电隔离各种区。隔离区220包括氧化硅、氮化硅、氮氧化硅、气隙、其他合适的材料或者它们的组合。通过任何合适的工艺来形成隔离区220。例如，STI的形成包括光刻工艺、在衬底210中蚀刻沟槽的蚀刻工艺(例如，通过使用干蚀刻和/或湿蚀刻)、用一种或多种介电材料填充沟槽(例如，通过使用化学汽相沉积工艺)的沉积。在一些实例中，填充的沟槽可以具有多层结构，诸如由氮化硅或氧化硅填充的热氧化物衬层。在本实施例中，余留在沟槽间的衬底210形成鳍225，并且鳍225被隔离区220隔开。
FinFET前体200还可以包括形成在衬底210上方的一个或多个伪栅极堆叠件240，其包括位于鳍225的一部分上方的部分(被称为栅极沟道区230)。在实施高温热工艺(诸如源极/漏极形成期间的热工艺)之后，用高k(HK)和金属栅极(MG)来代替伪栅极堆叠件240。伪栅极堆叠件240可以包括介电层242、多晶硅层244。通过任何合适的工艺或处理来形成伪栅极堆叠件240。例如，可以通过包括沉积、光刻图案化和蚀刻工艺的步骤来形成栅极堆叠件240。沉积工艺包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、其他合适的方法、和/或它们的组合。光刻图案化工艺包括光刻胶涂覆(例如旋涂)、软烘焙、掩模对准、曝光、曝光后烘焙、光刻胶显影、冲洗、干燥(例如硬烘焙)、其他合适的工艺、和/或它们的组合。蚀刻工艺包括干蚀刻、湿蚀刻、和/或其他蚀刻方法(例如反应离子蚀刻)。介电层242包括氧化硅、氮化硅或者任何其他合适的材料。
FinFET前体200还可以包括沿伪栅极堆叠件240形成的侧壁间隔件250。侧壁间隔件250可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅、或它们的组合的介电材料。用于侧壁间隔件250的典型的形成方法包括，在栅极堆叠件上方沉积介电材料，然后非均匀的回蚀刻介电材料。回蚀刻工艺可以包括多步骤蚀刻以获得蚀刻选择性、灵活性和期望的过蚀刻控制。
FinFET前体200还可以包括形成在衬底210上的源极/漏极部件260。可以通过使栅极沟道区230旁边的鳍225的一部分凹进以形成源极/漏极凹槽并且在源极/漏极凹槽中的凹进的鳍225上外延生长半导体材料层来形成源极/漏极部件260。半导体材料层包括诸如锗(Ge)或硅(Si)的元素半导体材料；或者诸如砷化镓(GaAs)、砷化铝镓(AlGaAs)的化合物半导体材料；或者诸如硅锗(SiGe)、磷砷化镓(GaAsP)的合金半导体。外延工艺包括CVD沉积技术(例如汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延、和/或其他合适的工艺。可以通过一种或多种外延或外延工艺来形成源极/漏极部件260。可以在外延工艺期间原位掺杂源极/漏极部件260。例如，外延生长的SiGe源极/漏极部件260可以掺杂硼；以及外延生长的Si外延源极/漏极部件260可以掺杂碳以形成Si:C源极/漏极部件，掺杂磷以形成Si:P源极/漏极部件，或者掺杂碳和磷以形成SiCP源极/漏极部件。在一个实施例中，非原位掺杂源极/漏极部件260，可以实施注入工艺(即结点注入工艺)以掺杂源极/漏极部件260。可以实施一种或多种退火工艺来激活源极/漏极外延部件。退火工艺包括快速热退火(RTA)和/或激光退火工艺。
FinFET前体200还可以包括形成在衬底210上的层间介电(ILD)层270，其包括位于伪栅极堆叠件240之间的部分。ILD层270包括氧化硅、氮氧化物或者其他合适的材料。ILD层270包括单层或多层。通过诸如CVD、ALD和旋涂(SOG)的合适的技术来形成ILD层270。可以实施化学机械抛光(CMP)工艺来去除多余的ILD层270并且使ILD层270的顶面与伪栅极堆叠件240的顶面齐平。
参考图1和图4A-图4B，一旦接收到FinFET前体200，该方法100继续进行步骤104，去除伪栅极堆叠件240以露出鳍255的栅极沟道区230进而在FinFET器件500上形成栅极沟槽305。可以通过光刻图案化和蚀刻工艺去除伪栅极堆叠件240。可选地，可以通过选择性湿蚀刻或者选择性干蚀刻去除伪栅极堆叠件240。
参考图1和图5A-图5B，该方法100继续进行步骤106，在衬底210上的沟道区230上方沉积栅极介电层310。栅极介电层310可以包括通过诸如原子层沉积(ALD)、化学汽相沉积(CVD)和臭氧氧化的任何合适的方法沉积的界面层(IL)。IL包括氧化物、HfSiO和氮氧化物。栅极介电层310还可以包括通过合适的技术沉积在IL上的高k(HK)介电层，这些技术诸如ALD、CVD、金属有机CVD(MOCVD)、物理汽相沉积(PVD)、热氧化、和它们的组合、或者其他合适的技术。HK介电层可以包括LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化硅(SiON)、或者其他合适的材料。
参考图1和图6A-图6B，方法100继续进行步骤108，在栅极沟槽305中的栅极沟道区230上的栅极介电层310上沉积金属应激源层(MSL，metalstressor layer)320和覆盖层330。MSL320可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Co、Ni、TiC、TiAlC、TaAlC或者任何合适的材料。在栅极介电层310上基本共形地沉积具有第一厚度t1的MSL320。可以通过PVD、ALD、CVD或者它们的组合来沉积MSL320。覆盖层330可以包括氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)、氮碳化硅(SiCN)，或者其他合适的材料。可以通过低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积CVD(ALDCVD)，或者其他合适的工艺来沉积覆盖层330。覆盖层330具有第二厚度t2。
在本实施例中，形成具有晶体结构的MSL320，从而使其在后续的热处理中经历体积膨胀(之后将详细描述)。同时，形成覆盖层330，从而其在后续的热处理中经历比其中一个MSL320基本上更小的体积膨胀。在一个实施例中，通过CVD在栅极沟道区230上的栅极介电层310上基本共形地沉积非晶钨(α-W)MSL320，并且在α-W MSL320上沉积SiN覆盖层。在另一实施例中，首先在栅极介电层310上共形地沉积多晶W层，然后将注入工艺(诸如惰性气体，包括氩注入和氦注入)施加至多晶W层以将其转化为α-W MSL320。之后，在α-W MSL320上沉积SiN覆盖层330。
参考图1和图7A-图7B，方法100继续进行步骤110，实施热处理以再结晶FinFET器件500的MSL320。在热处理期间，MSL320在覆盖层330下方获得体积膨胀，这引起朝向下面的栅极沟道区230的有效应变。在本实施例中，热处理的温度高于形成MSL层320的温度。MSL320的厚度从t1增加至t3。热处理可以包括快速热退火(RTA)、激光退火、熔炉退火、和/或闪光灯退火。在热处理之后，从栅极沟道区230去除覆盖层330。去除工艺可以包括湿蚀刻或者干蚀刻工艺。例如，通过含磷酸的蚀刻工艺来去除SiN覆盖层330。又例如，通过氢氟酸(HF)或者缓冲的HF来蚀刻掉SiN覆盖层。
参考图1和图8A-图8B，方法100继续进行步骤112，去除位于MSL320上的覆盖层330并且在MSL320上形成金属栅极(MG)340。通过干蚀刻、湿蚀刻、和/或其他蚀刻方法来去除覆盖层330。MG340可以包括单层或多层。MG340可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Co、Ni、TiC、TiAlC、TaAlC、或者任何合适的材料。可以通过ALD、PVD、CVD、或者其他合适的工艺来形成MG340。例如，MG340包括沉积在再结晶的W MSL320上的多晶W。
可以实施CMP以去除多余的MG340、MSL320和介电层310。CMP为MG340和ILD层270提供了基本上平坦的顶面。
可以在方法100之前、期间和之后提供额外的步骤，并且对于方法100的其他实施例来说，可以代替、排除或者移动所描述的这些步骤的一些步骤。
FinFET器件500可以包括额外的部件，这可以通过后续的工艺来形成。例如，可以在衬底上方形成各种接触件/通孔/线和多层互连部件(例如，金属层和层间电介质)，被配置以连接器件500的各种部件或结构。例如，多层互连件包括诸如传统的通孔或接触件的垂直互连件，和诸如金属线的水平互连件。各种互连部件可以实施包括铜、钨和/或硅化物的各种导电材料。
基于以上所述，本发明提供了用于制造FinFET器件的方法。该方法对金属MSL采用MSL形成和热处理以获得MSL的体积膨胀。该方法证明了实现三维栅极沟道应变来提高载流子迁移率和提高器件性能。
本发明提供了制造FinFET器件的许多不同的实施例，其提供了优于目前的方法的一个或多个改进。在一个实施例中，一种用于制造FinFET器件的方法包括接收FinFET前体。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区，和位于衬底上的伪栅极堆叠件，其环绕鳍的一部分(被称为栅极沟道区)。该方法还包括去除伪栅极堆叠件以形成栅极沟槽，在栅极沟槽中的栅极沟道区中沉积栅极介电层，在栅极沟道区上的栅极介电层上形成共形的金属应激源层(MSL)，在MSL上沉积覆盖层，对MSL实施热处理以实现体积膨胀，在热处理之后去除覆盖层，以及在栅极沟道区上的MSL上形成金属栅极(MG)。
在另一实施例中，一种用于制造FinFET器件的方法包括接收FinFET前体。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区和位于衬底上的伪栅极堆叠件，其环绕鳍的一部分(被称为栅极沟道区)。该方法还包括去除伪栅极堆叠件以露出栅极沟道区，在栅极沟道区中沉积高k(HK)栅极介电层，在HK栅极介电层上沉积共形的金属应激源层(MSL)。选择MSL以在后续的热处理中获得第一体积膨胀。该方法还包括在MSL上沉积覆盖层。选择覆盖层以在后续的热处理中获得第二体积膨胀，从而第二体积膨胀基本上小于第一体积膨胀。该方法还包括对MSL实施热处理以实现第一体积膨胀。热处理的温度基本上高于MSL沉积的温度。该方法还包括在热处理之后去除覆盖层以及在MSL上形成金属栅极(MG)。
在又一实施例中，一种用于制造FinFET器件的方法包括接收FinFET前体。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区，和位于衬底上的伪栅极堆叠件，其环绕鳍的一部分(被称为栅极沟道区)。该方法还包括去除伪栅极堆叠件以露出栅极沟道区，在栅极沟道区上沉积高k(HK)栅极介电层，在HK栅极介电层上沉积非晶态的钨(α-W)金属应激源层(MSL)，在α-W MSL上沉积氮化硅(SiN)覆盖层；对α-W MSL实施热处理以将其转化为多晶W进而实现基本的体积膨胀，在热处理之后去除SiN覆盖层以及在多晶W MSL上形成金属栅极(MG)。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：
接收FinFET前体，所述FinFET前体包括：
衬底；
鳍，位于所述衬底上；
隔离区，位于所述鳍的两侧；和
伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分；
去除所述伪栅极堆叠件，以形成栅极沟槽；
在所述栅极沟槽的栅极沟道区中沉积栅极介电层；
在所述栅极介电层上形成金属应激源层(MSL)；
在所述MSL上沉积覆盖层；
对所述MSL实施热处理；
在所述热处理之后去除所述覆盖层；以及
在所述MSL上形成金属栅极(MG)。
2.根据权利要求1所述的方法，其中，选择所述MSL，以在所述热处理期间具有基本上更大的体积膨胀。
3.根据权利要求2所述的方法，其中，所述MSL包括非晶态钨(α-W)。
4.根据权利要求2所述的方法，其中，所述MSL包括选自由Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Co、Ni、TiC、TiAlC、TaAlC和Cu所组成的组中的一种或多种导电材料。
5.根据权利要求3所述的方法，其中，通过原子层沉积(ALD)来形成α-W的所述MSL。
6.根据权利要求3所述的方法，其中，通过如下步骤形成所述α-W：
在所述栅极介电层上基本共形地沉积多晶W层；以及
对所述多晶W层施加注入工艺，以将其转化为所述α-W。
7.根据权利要求1所述的方法，其中，所述热处理的温度基本上高于所述MSL的沉积工艺的温度。
8.根据权利要求1所述的方法，其中，选择所述覆盖层，以在所述热处理期间具有比所述MSL的体积膨胀基本上更小的体积膨胀。
9.一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：
接收FinFET前体，所述FinFET前体包括：
衬底；
鳍，位于所述衬底上；
隔离区，位于所述鳍的两侧；和
伪栅极堆叠件，位于所述衬底上，环绕所述鳍的一部分(栅极沟道区)；
去除所述伪栅极堆叠件，以露出所述栅极沟道区；
在所述沟道区中沉积高k(HK)栅极介电层；
在所述HK栅极介电层上沉积共形的金属应激源层(MSL)，其中，选择所述MSL以在后续的热处理中获得第一体积膨胀；
在所述MSL上沉积覆盖层，其中，选择所述覆盖层以在所述后续的热处理中获得第二体积膨胀，所述第二体积膨胀基本上小于所述第一体积膨胀；
对所述MSL实施热处理，以实现所述第一体积膨胀，其中，所述热处理的温度基本上高于MSL沉积的温度；
在所述热处理之后去除所述覆盖层；以及
在所述MSL上形成金属栅极(MG)。
10.一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：
接收FinFET前体，所述FinFET前体包括：
衬底；
鳍，位于所述衬底上；
隔离区，位于所述鳍的两侧；和
伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分(栅极沟道区)的至少一个伪栅极堆叠件；
去除所述伪栅极堆叠件，以露出所述栅极沟道区；
在所述沟道区中沉积高k(HK)栅极介电层；
在所述HK栅极介电层上沉积共形的非晶态钨(α-W)金属应激源层(MSL)；
在所述α-W MSL上沉积氮化硅(SiN)覆盖层；
对所述α-W MSL实施热处理以将其转化为多晶W，从而实现基本的体积膨胀；
在所述热处理之后去除所述SiN覆盖层；以及
在所述多晶W的所述MSL上形成金属栅极(MG)。
CN201310150962.0A 2013-01-31 2013-04-26 制造FinFET器件的方法 Active CN103972097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/756,104 US9034716B2 (en) 2013-01-31 2013-01-31 Method of making a FinFET device
US13/756,104 2013-01-31

Publications (2)

Publication Number Publication Date
CN103972097A true CN103972097A (zh) 2014-08-06
CN103972097B CN103972097B (zh) 2016-12-28

Family

ID=51223380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310150962.0A Active CN103972097B (zh) 2013-01-31 2013-04-26 制造FinFET器件的方法

Country Status (3)

Country Link
US (2) US9034716B2 (zh)
KR (1) KR101415436B1 (zh)
CN (1) CN103972097B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935510A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN107301951A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN110729244A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 集成电路器件及其形成方法
WO2023102679A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 半导体芯片、其制备方法及电子设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9034716B2 (en) 2013-01-31 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9190409B2 (en) * 2013-02-25 2015-11-17 Renesas Electronics Corporation Replacement metal gate transistor with controlled threshold voltage
US9064900B2 (en) * 2013-07-08 2015-06-23 Globalfoundries Inc. FinFET method comprising high-K dielectric
US9472465B2 (en) * 2014-05-06 2016-10-18 GlobalFoundries, Inc. Methods of fabricating integrated circuits
KR102309334B1 (ko) * 2014-12-19 2021-10-07 인텔 코포레이션 반도체 디바이스들을 위해 희생 차단 층들을 이용하는 선택적 퇴적
US9991124B2 (en) * 2015-01-20 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate and manufacturing method thereof
US9379186B1 (en) * 2015-01-30 2016-06-28 Globalfoundries Inc. Fet structure for minimum size length/width devices for performance boost and mismatch reduction
US9406680B1 (en) * 2015-02-13 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
KR102342847B1 (ko) * 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102302073B1 (ko) 2015-07-28 2021-09-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9871139B2 (en) 2016-05-23 2018-01-16 Samsung Electronics Co., Ltd. Sacrificial epitaxial gate stressors
US10283616B2 (en) * 2016-08-30 2019-05-07 United Microelectronics Corp. Fabricating method of semiconductor structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928816A (en) * 1996-11-23 1999-07-27 Lg Semicon Co., Ltd. X-ray absorber in X-ray mask and method for manufacturing the same
CN1905193A (zh) * 2005-07-27 2007-01-31 株式会社东芝 半导体器件及其制造方法
WO2007035788A2 (en) * 2005-09-19 2007-03-29 International Business Machines Corporation DENSE CHEVRON finFET AND METHOD OF MANUFACTURING SAME
US20090321836A1 (en) * 2008-06-30 2009-12-31 Andy Wei Double gate and tri-gate transistor formed on a bulk substrate and method for forming the transistor
CN101677085A (zh) * 2008-09-20 2010-03-24 台湾积体电路制造股份有限公司 在鳍式场效应晶体管器件中提高迁移率的金属栅应力膜
US20120248536A1 (en) * 2009-10-07 2012-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semidonductor device having stressed metal gate and methods of manufacturing same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425147B1 (ko) 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법
US6284636B1 (en) 2000-01-21 2001-09-04 Advanced Micro Devices, Inc. Tungsten gate method and apparatus
US6528884B1 (en) * 2001-06-01 2003-03-04 Advanced Micro Devices, Inc. Conformal atomic liner layer in an integrated circuit interconnect
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
US7564081B2 (en) * 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
US20080173942A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation STRUCTURE AND METHOD OF MANUFACTURING A STRAINED FinFET WITH STRESSED SILICIDE
JP5193583B2 (ja) * 2007-12-17 2013-05-08 株式会社東芝 フィン型トランジスタ
US7977235B2 (en) * 2009-02-02 2011-07-12 Tokyo Electron Limited Method for manufacturing a semiconductor device with metal-containing cap layers
US9034716B2 (en) 2013-01-31 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928816A (en) * 1996-11-23 1999-07-27 Lg Semicon Co., Ltd. X-ray absorber in X-ray mask and method for manufacturing the same
CN1905193A (zh) * 2005-07-27 2007-01-31 株式会社东芝 半导体器件及其制造方法
WO2007035788A2 (en) * 2005-09-19 2007-03-29 International Business Machines Corporation DENSE CHEVRON finFET AND METHOD OF MANUFACTURING SAME
US20090321836A1 (en) * 2008-06-30 2009-12-31 Andy Wei Double gate and tri-gate transistor formed on a bulk substrate and method for forming the transistor
CN101677085A (zh) * 2008-09-20 2010-03-24 台湾积体电路制造股份有限公司 在鳍式场效应晶体管器件中提高迁移率的金属栅应力膜
US20120248536A1 (en) * 2009-10-07 2012-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semidonductor device having stressed metal gate and methods of manufacturing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935510A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN107301951A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN107301951B (zh) * 2016-04-15 2021-11-09 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN110729244A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 集成电路器件及其形成方法
US11742415B2 (en) 2018-07-16 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistor patterning methods for achieving fin width uniformity
WO2023102679A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 半导体芯片、其制备方法及电子设备

Also Published As

Publication number Publication date
US9899496B2 (en) 2018-02-20
US20140213048A1 (en) 2014-07-31
US9034716B2 (en) 2015-05-19
KR101415436B1 (ko) 2014-07-04
CN103972097B (zh) 2016-12-28
US20150221751A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
CN103972097B (zh) 制造FinFET器件的方法
US10535557B2 (en) Interlayer dielectric film in semiconductor devices
US10325816B2 (en) Structure and method for FinFET device
US9634127B2 (en) FinFET device and method for fabricating same
TWI502747B (zh) 半導體元件與其製造方法
US8614127B1 (en) Method of making a FinFET device
CN103578954B (zh) 具有金属栅极的半导体集成电路
US9214558B2 (en) Method of forming semiconductor device including silicide layers
CN105023944B (zh) 具有高K金属栅极堆叠件的FinFET器件
KR101769211B1 (ko) Finfet 디바이스를 위한 방법 및 구조체
CN104347502A (zh) 半导体器件及其制造方法
CN105428394B (zh) 鳍部件的结构及其制造方法
CN103811550A (zh) 半导体器件的接触结构
US9257558B2 (en) FinFET device with gate oxide layer
CN109585373A (zh) 具有可控气隙的finfet结构
US9496385B2 (en) Structure and method of forming semiconductor device
CN104183496B (zh) 鳍式场效应晶体管器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant