CN103971728B - 一种加速dram 灵敏放大器的方法 - Google Patents

一种加速dram 灵敏放大器的方法 Download PDF

Info

Publication number
CN103971728B
CN103971728B CN201410127117.6A CN201410127117A CN103971728B CN 103971728 B CN103971728 B CN 103971728B CN 201410127117 A CN201410127117 A CN 201410127117A CN 103971728 B CN103971728 B CN 103971728B
Authority
CN
China
Prior art keywords
voltage
nmos tube
signal
nmos transistor
vblh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410127117.6A
Other languages
English (en)
Other versions
CN103971728A (zh
Inventor
亚历山大
段会福
俞冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201410127117.6A priority Critical patent/CN103971728B/zh
Publication of CN103971728A publication Critical patent/CN103971728A/zh
Application granted granted Critical
Publication of CN103971728B publication Critical patent/CN103971728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种加速DRAM灵敏放大器的方法，包括以下步骤：第一NMOS管的栅极信号sant升高打开第一NMOS管，第一NMOS管的漏极信号ncs被拉低到地电压，参考位线bl_n开始被往地电压拉；然后，第二NMOS管的栅极信号sap1t升高使第二NMOS管导通，使第二NMOS管的源极信号pcs被拉高至高电压vod，位线bl电压被快速拉高至高于电压vblh，然后第二NMOS管的栅极信号sap1t变为低电平；然后，第三NMOS管的栅极信号sap2t升高使第三NMOS管导通，第三NMOS管的源极信号pcs被拉至电压vblh，位线bl慢慢降低至vblh电压。本发明一种加速DRAM灵敏放大器的方法，通过一个NMOS管引入大于DRAM灵敏放大器驱动电压的高电压vod，加速DRAM灵敏放大器的放大速度，同时位线电压最终还是维持在vblh电压，所以也保证了DRAM存储单元的可靠性。

Description

一种加速DRAM灵敏放大器的方法
【技术领域】
本发明涉及存储器技术领域，特别涉及一种加速DRAM灵敏放大器的方法。
【背景技术】
请参阅图1和图2所示，在传统的DRAM中，灵敏放大器的工作机理如下:
位线bl与参考位线bl_n的电压差达到一定值后，信号sant打开NMOS1，这样信号ncs被拉低到地电压，参考位线bl_n开始被往低电压拉，然后，信号sapt打开NMOS2，这样信号pcs被拉高到vblh，位线bl开始被高电压拉。最终，位线bl被拉高到高电压vblh，参考位线bl_n被拉低到地电压，这样就完成了灵敏放大器对位线的全摆幅放大。高电压vblh的高低决定了灵敏放大器的放大速度，但是vblh太高又会影响DRAM存储单元的可靠性。
【发明内容】
本发明的目的在于提供一种加速DRAM灵敏放大器的方法，加速DRAM灵敏放大器放大速度的同时，保障了DRAM存储单元的可靠性。
为了实现上述目的，本发明采用如下技术方案：
一种加速DRAM灵敏放大器的方法，包括以下步骤：
第一NMOS管的栅极信号sant升高打开第一NMOS管，第一NMOS管的漏极信号ncs被拉低到地电压，参考位线bl_n开始被往地电压拉；
然后，第二NMOS管的栅极信号sap1t升高使第二NMOS管导通，使第二NMOS管的源极信号pcs被拉高至高电压vod，位线bl电压被快速拉高至高于电压vblh，然后第二NMOS管的栅极信号sap1t变为低电平；
然后，第三NMOS管的栅极信号sap2t升高使第三NMOS管导通，第三NMOS管的源 极信号pcs被拉至电压vblh，位线bl慢慢降低至vblh电压。
本发明进一步的改进在于：电压vod大于电压vblh。
本发明进一步的改进在于：第二NMOS管的漏极连接电压vod，第三NMOS管的漏极连接电压vblh；第二NMOS管的源极连接第三NMOS管的源极。
本发明进一步的改进在于：DRAM在自刷新时，第二NMOS管的栅极信号sap1t始终为地电平。
为了实现上述目的，本发明采用如下技术方案：本发明一种加速DRAM灵敏放大器的方法，通过一个NMOS管引入大于DRAM灵敏放大器驱动电压的高电压vod，加速DRAM灵敏放大器的放大速度，同时位线电压最终还是维持在vblh电压，所以也保证了DRAM存储单元的可靠性。
【附图说明】
图1为现有DRAM灵敏放大器的工作时序图；
图2为现有DRAM灵敏放大器的电路图；
图3为本发明DRAM灵敏放大器的工作时序图；
图4为本发明DRAM灵敏放大器的电路图；
图5为本发明DRAM灵敏放大器省电时的工作时序图。
其中：VBB：灵敏放大器中vod开关NMOS和vblh开关NMOS体电压；VBBSA:灵敏放大器中下拉NMOS体电压；VPP：灵敏放大器中上拉PMOS体电压。
【具体实施方式】
请参阅图3和图4所示，为了改善tRCD(也就是加快灵敏放大器的放大速度)，本发明一种加速DRAM灵敏放大器的方法，包括以下步骤：
NMOS1的栅极信号sant升高打开NMOS1，这样NMOS1的漏极信号ncs被拉低到地电 压，参考位线bl_n开始被往地电压拉；
然后，NMOS3的栅极信号sap1t升高至高电平，使NMOS3导通，NMOS3的源极信号pcs被拉高至vod，位线bl电压被快速拉高至高于电压vblh，然后NMOS3的栅极信号sap1t变为低电平；NMOS2的栅极信号sap2t变为高电平，使NMOS2导通，NMOS2的源极信号pcs被拉至电压vblh，位线bl慢慢降低至vblh电压。
这种方法提高了灵敏放大器的放大速度，同时位线电压最终还是维持在vblh电压，所以也保证了DRAM存储单元的可靠性。
请参阅图5所示，DRAM在自刷新时，时序要求非常低，所以灵敏放大器不需要如此快的工作，把vod的控制去掉，相比于加速DRAM灵敏放大器的方法会达到省电的目的。所以在自刷新时，sap1t始终为地电平，sap2t跟sant一起变为高电平，这样pcs就只处在vblh电平，位线最终会被拉高到vblh，不存在用vod加速灵敏放大器的过程，从而达到了省电的目的。

Claims (4)

1.一种加速DRAM灵敏放大器的方法，其特征在于，包括以下步骤：
第一NMOS管(NMOS1)的栅极信号sant升高打开第一NMOS管(NMOS1)，第一NMOS管(NMOS1)的漏极信号ncs被拉低到地电压，参考位线bl_n开始被往地电压拉；
然后，第二NMOS管(NMOS3)的栅极信号sap1t升高使第二NMOS管(NMOS3)导通，使第二NMOS管(NMOS3)的源极信号pcs被拉高至高电压vod，位线bl电压被快速拉高至高于电压vblh，然后第二NMOS管(NMOS3)的栅极信号sap1t变为低电平；
然后，第三NMOS管(NMOS2)的栅极信号sap2t升高使第三NMOS管(NMOS2)导通，第三NMOS管(NMOS2)的源极信号pcs被拉至电压vblh，位线bl慢慢降低至vblh电压。
2.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，电压vod大于电压vblh。
3.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，第二NMOS管(NMOS3)的漏极连接电压vod，第三NMOS管(NMOS2)的漏极连接电压vblh；第二NMOS管(NMOS3)的源极连接第三NMOS管(NMOS2)的源极。
4.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，DRAM在自刷新时，第二NMOS管(NMOS3)的栅极信号sap1t始终为地电平。
CN201410127117.6A 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法 Active CN103971728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410127117.6A CN103971728B (zh) 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410127117.6A CN103971728B (zh) 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法

Publications (2)

Publication Number Publication Date
CN103971728A CN103971728A (zh) 2014-08-06
CN103971728B true CN103971728B (zh) 2017-02-08

Family

ID=51241129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410127117.6A Active CN103971728B (zh) 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法

Country Status (1)

Country Link
CN (1) CN103971728B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282330B (zh) * 2014-09-29 2017-04-05 山东华芯半导体有限公司 增加动态随机存储器可靠性的方法和电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4149170B2 (ja) * 2002-01-22 2008-09-10 株式会社ルネサステクノロジ 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
eDRAM高速读写和紧凑式电荷转移刷新方案;程宽 等;《复旦学报（自然科学版）》;20120229;第51卷(第1期);全文 *

Also Published As

Publication number Publication date
CN103971728A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
WO2007055817A3 (en) Recessed channel negative differential resistance-based memory cell
CN101436426A (zh) 半导体存储装置和控制该半导体存储装置的方法
KR102024225B1 (ko) 싱글-엔드형 메인 ｉ/ｏ 라인을 갖는 반도체 디바이스
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
CN102385916A (zh) 一种具有读写分离的双端口sram单元6t结构
CN103971728B (zh) 一种加速dram 灵敏放大器的方法
CN105185404B (zh) 电荷转移型灵敏放大器
CN109817263B (zh) 改善dram中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器
CN102117652A (zh) 静态随机存取存储器
CN103956187B (zh) 一种动态预充控制电路和闪存存储系统
US20180108399A1 (en) Data sense amplification circuit and semiconductor memory device including the same
KR101949501B1 (ko) 반도체 장치 및 이를 위한 데이터 출력 회로
US20080279026A1 (en) Signal sensing circuit and semiconductor memory device using the same
US11763878B2 (en) Semiconductor device including sense amplifier having enhanced sensing margin and method of controlling the same
US6879197B2 (en) Apparatus for generating driving voltage for sense amplifier in a memory device
US20210295893A1 (en) Sustainable dram having principle power supply voltage unified with logic circuit
CN103956179B (zh) 一种灵敏放大器及应用其的存储系统
CN102354520A (zh) 低功耗读出放大器
US20160285372A1 (en) Power driving device and semiconductor device including the same
CN106782653A (zh) 一种读操作的优化方法
CN107331413B (zh) 一种反馈型防过充电流敏感放大器及其控制方法
KR102248931B1 (ko) 반도체시스템
CN102685641B (zh) 微麦克风读出电路及读出方法
CN102157193A (zh) 存储器的电压调整器
US9275693B1 (en) Semiconductor devices and semiconductor systems including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant