CN104282330B - 增加动态随机存储器可靠性的方法和电路 - Google Patents

增加动态随机存储器可靠性的方法和电路 Download PDF

Info

Publication number
CN104282330B
CN104282330B CN201410514788.8A CN201410514788A CN104282330B CN 104282330 B CN104282330 B CN 104282330B CN 201410514788 A CN201410514788 A CN 201410514788A CN 104282330 B CN104282330 B CN 104282330B
Authority
CN
China
Prior art keywords
data
input
dynamic ram
outfan
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410514788.8A
Other languages
English (en)
Other versions
CN104282330A (zh
Inventor
亚历山大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201410514788.8A priority Critical patent/CN104282330B/zh
Publication of CN104282330A publication Critical patent/CN104282330A/zh
Application granted granted Critical
Publication of CN104282330B publication Critical patent/CN104282330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种增加动态随机存储器可靠性的方法和电路，主要用于解决现有技术中存在的问题，该电路能够避免在存储阵列中出现最坏情况的数据拓扑，既可以提升动态随机存储器的可靠性，又可以减少额外的设计时间和成本。

Description

增加动态随机存储器可靠性的方法和电路
技术领域
本发明涉及一种增加动态随机存储器可靠性的方法和电路。
背景技术
动态随机存储器(DRAM)是目前最为常见的系统内存，它使用电容存储电荷以存储信息。DRAM存储单元中的电容目前普遍采用堆叠电容(Stack Capacitor)结构，其单个存储单元能够小到6F2的面积(F为DRAM工艺的特征尺寸)。虽然这种存储单元面积很小，但是整个存储单元阵列必须采用开放位线结构(Open Bit-Line)，导致阵列中的位线(BL)及其互补位线(BLN)不会位于阵列中的相邻位置。
相比于另外一种折叠位线结构(Folded Bit-Line)，开放位线结构的位线和互补位线的非对称性不能对阵列中的噪声进行抵消补偿，从而导致其噪声容限较小，尤其在一些特殊的数据拓扑出现时将会出现最坏情况。这种非对称噪声对DRAM的良率和性能有极大损失，同时带来测试复杂度增加，测试时间增长，额外的冗余修复等等代价。如图1所示。
为了尽量弥补开放位线结构的缺点提高可靠性，目前并无针对性的技术，只能在设计中依照可能出现的最坏情况进行设计。虽然在存储器随机存取时最坏情况出现的概率极低，但是由此引起的额外的设计时间和成本却是极为可观的。
发明内容
本发明提供一种增加动态随机存储器可靠性的方法和电路，主要解决了背景技术中存在的问题，该电路能够避免在存储阵列中出现最坏情况的数据拓扑，因而则既可以提升DRAM的可靠性，又可以减少额外的设计时间和成本。
本发明的具体技术方案如下：
该增加动态随机存储器可靠性的方法包括以下步骤：
1】数据写入动态随机存储器前，对字线上的数据拓扑进行判断，若字线上单次存储的数据位宽中所有数据均相同，则对该数据位宽内的数据按照规则进行调整，调整后写入动态随机存储器，若字线上单次存储的数据位宽中存在任意一位不同，则不进行调整，直接写入动态随机存储器；所述规则是将相同的数据调整为不同的数据，并增加标识位，标识该数据经被修订；
2】数据从动态随机存储器读出时，根据标识位判断是否需要经反规则进行数据拓扑还原，若需要，则进行还原，若不需要，则直接输出。
上述步骤1中，写入动态随机存储器的数据为n，n＝2x,x＝0,1,2,…，单次存储的数据位宽为8n位。
上述步骤1中，按照规则进行调整的原理是：
动态随机存储器的存储阵列包括阵列A和标志位阵列B；数据位宽中所有数据均相同的数据写入前先经过编码产生新的数据D0和标志位F0；数据D0写入阵列A中形成数据拓扑D，标志位F0写入阵列B中形成数据拓扑F；根据给定的存储地址，D0和F0存入阵列中相应的位置。
上述步骤2中，按照反规则进行还原具体是：
动态随机存储器的存储阵列包括阵列A和标志位阵列B；从存储阵列A和B分别得到的数据Q0及其标志位E0根据反规则进行解码；解码根据E0的对Q0进行操作产生最终的输出数据DOUT。
上述步骤1，按照规则进行调整具体是：
动态随机存储器的预取数为n，其阵列的输入数据DIN为8n位，经过规则编码后产生的标志位F0为n位，编码后的数据D0为8n位，编码中包括n个编码单元，其中第m个编码单元(m为自然数，且m≤n)输入数据为DIN的第8m-1至第8m-8位，即DIN<8m-1:8m-8>，输出标志为F0的第m位，即F0<m>，输出数据为D0的第8m-1至第8m-8位，即D0<8m-1:8m-8>。
上述步骤2，按照反规则进行调整具体是：
对于预取数为n的DRAM，每次操作从其阵列获得的数据Q0为8n位，同时获得与之对应的标志位E0为n位。经过解码电路后产生的数据DOUT为8n位，编码中包括n个编码单元，其中第m个解码单元(m为自然数，且m≤n)输入数据为Q0的第8m-1至第8m-8位，即Q0<8m-1:8m-8>，输入标志为E0的第m位，即E0<m>，输出数据为DOUT的第8m-1至第8m-8位，即DOUT<8m-1:8m-8>。
该增加动态随机存储器可靠性的电路，包括动态随机存储器，其特征在于：所述动态随机存储器的数据写入端与编码电路连接，动态随机存储器的数据输出端与解码电路连接；所述编码电路用于对单次存储的数据位宽中所有数据均相同的数据拓扑进行调整，调整为至少一位数据不同，并生成用于标识该数据拓扑经过调整的标识位；所述解码电路用于对经编码电路调整的数据拓扑进行数据还原。
上述编码电路的原理是：
输入数据为M位，即DIN<M-1:0>。
将DIN信号按位进行与操作得到信号all_f；其具体为：与门的M个输入端分别连接至输入数据的DIN各位；与门的输出端为信号all_f。当DIN所有位都为‘1’时，信号all_f为‘1’否则为‘0’；
将DIN信号按位进行或操作后再取反得到信号all_0；其具体为：或非门的M个输入端分别连接至输入数据的DIN各位；或非门的输出端为信号all_0。
当DIN所有位都为‘0’时，信号all_0为‘1’否则为‘0’；
然后将all_f信号和all_0信号进行或操作得到输出标志位f，当f为‘1’时，表示该输出数据需要进行编码，否则不需要。
编码时，当all_f为‘1’时，DIN的偶数位翻转(由‘1’变为‘0’)，否则不变；当all_0为‘1’时，DIN的奇数位翻转(由‘0’变为‘1’)，否则不变；从而得到新的经过编码后的数据。
上述编码电路的一种较佳技术实现方案是：
输入数据din<3:0>连接至四输入与非门1的输入端和四输入或非门5的输入端，输入数据din<7:4>连接至四输入与非门2的输入端和四输入或非门6的输入端；或非门3的输入端连接至与非门1和2的输出端；反相器4的输入端连接至或非门3的输出端；反相器4的输出端为信号all_f；与非门7的输入端连接至或非门5和6的输出端，反相器8的输入端连接至与非门7的输出端；反相器8的输出端为信号all_0；与非门9的输入端连接至与非门7的输出端和all_f信号，与非门9的输出端为输出标志位f；异或门10、11、12、13、14、15、16和17的第一输入端分别连接至din的第0、1、2、3、4、5、6和7位，异或门10、12、14和16的第二输入端都连接至all_0信号，异或门11、13、15和17的第二输入端都连接至all_f信号，异或门10、11、12、13、14、15、16和17的输出端分别为输出数据d的第0、1、2、3、4、5、6和7位。
上述解码电路的原理是：
从存储阵列中读出的数据Q及其标志位e。当标志位e为‘1’时，表示读出数据Q是经编码而来需要进行解码。
解码时，将标志位e和数据Q的任意一位数据进行与操作得到信号all_f；将标志位e和数据Q的任意一位数据的反信号进行与操作得到信号all_0；当all_f为‘1’时，Q的偶数位翻转(由‘1’变为‘0’)，否则不变；当all_0为‘1’时，Q的奇数位翻转(由‘0’变为‘1’)，否则不变。从而得到解码后的数据。
上述解码电路的一种较佳技术实现方案是：
输入数据q<0>连接至反相器20的输入端和与非门23的第一输入端，输入标志e连接至与非门21的第一输入端和与非门23的第二输入端。与非门21的第二输入端连接至反相器20的输出端，反相器22的输入端连接至与非门21的输出端，反相器22的输出端为信号all_f，反相器24的输入端连接至与非门23的输出端，反相器24的输出端为信号all_0；异或门30、31、32、33、34、35、36和37的第一输入端分别连接至q的第0、1、2、3、4、5、6和7位，异或门30、32、34和36的第二输入端都连接至all_0信号；异或门31、33、35和37的第二输入端都连接至all_f信号，异或门30、31、32、33、34、35、36和37的输出端分别为输出数据dout的第0、1、2、3、4、5、6和7位。
本发明的优点如下：
该增加动态随机存储器可靠性的方法和电路能够避免在存储阵列中出现最坏情况的数据拓扑，既可以提升动态随机存储器的可靠性，又可以减少额外的设计时间和成本。
附图说明
图1开放位线结构和折叠位线结构示意图；
图2 ECC电路示意图和本技术电路示意图；
图3本技术的数据编码示意图；
图4本技术的数据解码示意图；
图5一个数据拓扑实例；
图6编码电路DEC电路图；
图7一个编码单元电路图；
图8解码电路ENDEC电路图；
图9一个解码单元电路图；
图10为本技术电路示意图。
具体实施方式
DRAM每次激活时，一个字线(WL:Word Line)上的所有存储单元都会连接至对应的位线，随后第一级灵敏放大器开始工作对存储单元中保存的信息进行放大。保存‘1’的存储单元所连接的位线将被灵敏放大器拉高至高电平；保存‘0’的存储单元所连接的位线将被灵敏放大器拉低至低电平。
由于阵列中存储单元的数据拓扑的不同，在激活时相邻近的位线和灵敏放大器会互相影响。对于采用开放位线结构的存储阵列，其最坏情况的数据拓扑一般是大部分数据都为0或者1，个别数据与之相反。比如在一个字线上的24位数据具有“0000,0000,0000,1000,0000,0000”的数据拓扑时，其中大部分数据都为“0”而只有一位数据为“1”，这种数据拓扑将导致中间的“1”会被大大的削弱，从而导致可靠性问题。
为了避免在存储阵列中出现最坏情况的数据拓扑，本技术通过比较输入数据中‘0’和‘1’的分布和数量，对某些特定拓扑的输入数据按照一定的规则进行改变以保证存储阵列中存在相近数量的‘0’和‘1’，并使用额外的数据位作为标志位以表示该输入数据被改变过。在输出数据时则根据标志位，按照相反的规则复原数据。
比如典型的DRAM数据位宽为8位，制定这样的规则：
当输入数据为“0000,0000”时，将其改变为“0101,0101”，标志位为‘1’；当输入数据为“1111,1111”时，将其改变为“1010,1010”，标志位为‘1’；其余情况数据保持不变且标志位为‘0’。按照此规则之前出现的数据拓扑“0000,0000,0000,1000,0000,0000”变为“0101,0101,0000,1000,0101,0101”，可以看出改变后的数据拓扑的非对称噪声将会明显减少。
本技术中为每个输入数据配置的标志位需要额外的存储单元阵列进行存储。实际上为了保证大容量时DRAM的良率，ECC(Error Correcting Code，错误检查和纠正)是DRAM中常用的解决办法之一。ECC使用额外的监督位检测和纠正出错的数据，需要一个额外的冗余阵列来保存监督位，如图2和图10所示。一个简单的方案就是占用ECC的冗余阵列来保存这些标志位。这个方案的优点是利用了已有的ECC冗余阵列，不需要额外增加存储器的容量。比如ECC最常用的汉明码算法，每8位需要4位监督位。我们可以使用4位监督位中的1位作为标志位使用。当然也可以专门为标志位配置一个存储阵列。
从硬件结构上来分析，本技术在现有的DRAM存储器基础上，增加了对输入数据进行编码和对输出数据进行解码的电路，以保证在消除存储阵列中可能出现的一些最坏的数据拓扑的同时，又不影响正常的数据存取。
一般的典型的DRAM数据位宽为8位，根据预取数n的不同(n＝2x,x＝0,1,2,…)，DRAM存储阵列每次存取的数据位宽为8n位。为了便于扩展，本技术的编码和解码操作都是以8位为基础。需要指出的是这里位宽的选择并不是固定的，可以根据不同DRAM预取数的不同或者阵列本身可靠性的需求选择不同的位宽。
如图3所示，存储阵列包括一般阵列A和标志位阵列B两部分；输入数据DIN经过编码电路DEC后产生新的数据D0和标志位F0；数据D0写入阵列A中形成数据拓扑D，标志位F0写入阵列B中形成数据拓扑F；根据给定的存储地址，D0和F0会被存入阵列中相应的位置。DRAM激活时，一个字线WL上的存储单元对应不同的行地址，而每次读写操作只会对其中一组n个地址进行操作(n为预取数)。本技术保证每次写入阵列的数据都不会出现最坏情况，从而保证每个字线WL上都不会出现最坏的数据拓扑。
如图4所示，存储阵列包括一般阵列A和标志位阵列B两部分；从存储阵列A和B分别得到的数据Q0及其标志位E0输入解码电路ENDEC；解码电路ENDEC根据E0的对Q0进行操作产生最终的输出数据DOUT。
如图5所示，现有技术DRAM中出现的一种最坏情况的数据拓扑是“…,0000,0000,0000,1000,0000,0000,…”。其中d0对应的数据为“0000,0000”，d1对应的数据为“0000,1000”，d2对应的数据为“0000,0000”，d0、d1和d2属于同一次写入操作；f0，f1和f2都为‘0’，分别是d0、d1和d2在标志位阵列对应的标志位。
采用本技术，当输入数据为“0000,0000”时，将其改变为“0101,0101”，标志位为‘1’；当输入数据为“1111,1111”时，将其改变为“1010,1010”，标志位为‘1’；其余情况数据保持不变且标志位为‘0’。则数据拓扑变为“…,0101,0101,0000,1000,0101,0101,…”，可以看出改变后数据拓扑的非对称噪声将会明显减少。其中d0’、d1’和d2’是编码后的数据，f0’，f1’和f2’是d0’、d1’和d2’的标志位，它们都由d0、d1和d2经过编码电路DEC产生。
如图6所示，对于预取数为n的DRAM，其阵列的输入数据DIN为8n位。经过编码电路后产生的标志位F0为n位，编码后的数据D0为8n位。整个编码电路由n个编码单元构成。其中第m个编码单元(m为自然数，且m≤n)输入数据为DIN的第8m-1至第8m-8位，即DIN<8m-1:8m-8>，输出标志为F0的第m位，即F0<m>，输出数据为D0的第8m-1至第8m-8位，即D0<8m-1:8m-8>。
如图7所示，输入数据din<3:0>连接至四输入与非门1的输入端和四输入或非门5的输入端，输入数据din<7:4>连接至四输入与非门2的输入端和四输入或非门6的输入端。或非门3的输入端连接至与非门1和2的输出端。反相器4的输入端连接至或非门3的输出端。反相器4的输出端为信号all_f，为‘1’时表示din的8位全为‘1’。与非门7的输入端连接至或非门5和6的输出端。反相器8的输入端连接至与非门7的输出端。反相器8的输出端为信号all_0，为‘1’时表示din的8位全为‘0’。与非门9的输入端连接至与非门7的输出端和all_f信号。与非门9的输出端为输出标志位f，为‘1’时表示对数据进行了编码。异或门10、11、12、13、14、15、16和17的第一输入端分别连接至din的第0、1、2、3、4、5、6和7位。异或门10、12、14和16的第二输入端都连接至all_0信号。异或门11、13、15和17的第二输入端都连接至all_f信号。异或门10、11、12、13、14、15、16和17的输出端分别为输出数据d的第0、1、2、3、4、5、6和7位。当输入数据din＝“0000,0000”时，信号all_0＝1，信号all_f＝0，输出标志f＝1，输出数据d＝“0101,0101”；当输入数据din＝“0000,1000”时，信号all_0＝0，信号all_f＝0，输出标志f＝0，输出数据d＝“0000,1000”，保持不变。如图8所示，对于预取数为n的DRAM，每次操作从其阵列获得的数据Q0为8n位，同时获得与之对应的标志位E0为n位。经过解码电路后产生的数据DOUT为8n位。整个解码电路由n个解码单元构成。其中第m个解码单元(m为自然数，且m≤n)输入数据为Q0的第8m-1至第8m-8位，即Q0<8m-1:8m-8>，输入标志为E0的第m位，即E0<m>，输出数据为DOUT的第8m-1至第8m-8位，即DOUT<8m-1:8m-8>。
如图9所示，输入数据q<0>连接至反相器20的输入端和与非门23的第一输入端，输入标志e连接至与非门21的第一输入端和与非门23的第二输入端。与非门21的第二输入端连接至反相器20的输出端。反相器22的输入端连接至与非门21的输出端。反相器22的输出端为信号all_f，为‘1’表示当前数据经过编码且原始数据全为‘1’。反相器24的输入端连接至与非门23的输出端。反相器24的输出端为信号all_0，为‘1’表示当前数据经过编码且原始数据全为‘0’。异或门30、31、32、33、34、35、36和37的第一输入端分别连接至q的第0、1、2、3、4、5、6和7位。异或门30、32、34和36的第二输入端都连接至all_0信号。异或门31、33、35和37的第二输入端都连接至all_f信号。异或门30、31、32、33、34、35、36和37的输出端分别为输出数据dout的第0、1、2、3、4、5、6和7位。当输入数据q＝“0101,0101”且标志位e＝1时，信号all_0＝1，信号all_f＝0，输出数据dout＝“0000,0000”；当输入数据q＝“0000,1000”且标志位e＝0时，信号all_0＝0，信号all_f＝0，输出数据d＝“0000,1000”，保持不变。

Claims (10)

1.一种增加动态随机存储器可靠性的方法，其特征在于，包括以下步骤：
1】数据写入动态随机存储器前，对字线上的数据拓扑进行判断，若字线上单次存储的数据位宽中所有数据均相同，则对该数据位宽内的数据按照规则进行调整，调整后写入动态随机存储器，若字线上单次存储的数据位宽中存在任意一位不同，则不进行调整，直接写入动态随机存储器；所述规则是将相同的数据调整为不同的数据，并增加标识位，标识该数据经被修订；
2】数据从动态随机存储器读出时，根据标识位判断是否需要经反规则进行数据拓扑还原，若需要，则进行还原，若不需要，则直接输出。
2.根据权利要求1所述的增加动态随机存储器可靠性的方法，其特征在于：所述步骤1中，写入动态随机存储器的数据为n，n＝2x,x＝0,1,2,…，单次存储的数据位宽为8n位。
3.根据权利要求1所述的增加动态随机存储器可靠性的方法，其特征在于：所述步骤1中，按照规则进行调整的原理是：
动态随机存储器的存储阵列包括阵列A和标志位阵列B；数据位宽中所有数据均相同的数据写入前先经过编码产生新的数据D0和标志位F0；数据D0写入阵列A中形成数据拓扑D，标志位F0写入阵列B中形成数据拓扑F；根据给定的存储地址，D0和F0存入阵列中相应的位置。
4.根据权利要求3所述的增加动态随机存储器可靠性的方法，其特征在于：所述步骤2中，按照反规则进行还原具体是：
动态随机存储器的存储阵列包括阵列A和标志位阵列B；从存储阵列A和B分别得到的数据Q0及其标志位E0根据反规则进行解码；解码根据E0的对Q0进行操作产生最终的输出数据DOUT。
5.根据权利要求3或4所述的增加动态随机存储器可靠性的方法，其特征在于：所述步骤1，按照规则进行调整具体是：
动态随机存储器的预取数为n，其阵列的输入数据DIN为8n位，经过规则编码后产生的标志位F0为n位，编码后的数据D0为8n位，编码中包括n个编码单元，其中第m个编码单元输入数据为DIN的第8m-1至第8m-8位，m为自然数，且m≤n，即DIN<8m-1:8m-8>，输出标志为F0的第m位，即F0<m>，输出数据为D0的第8m-1至第8m-8位，即D0<8m-1:8m-8>。
6.根据权利要求5所述的增加动态随机存储器可靠性的方法，其特征在于：所述步骤2，按照反规则进行调整具体是：
对于预取数为n的DRAM，每次操作从其阵列获得的数据Q0为8n位，同时获得与之对应的标志位E0为n位，经过解码电路后产生的数据DOUT为8n位，编码中包括n个编码单元，其中第m个解码单元输入数据为Q0的第8m-1至第8m-8位，m为自然数，且m≤n，即Q0<8m-1:8m-8>，输入标志为E0的第m位，即E0<m>，输出数据为DOUT的第8m-1至第8m-8位，即DOUT<8m-1:8m-8>。
7.一种增加动态随机存储器可靠性的电路，包括动态随机存储器，其特征在于：所述动态随机存储器的数据写入端与编码电路连接，动态随机存储器的数据输出端与解码电路连接；所述编码电路用于对单次存储的数据位宽中所有数据均相同的数据拓扑进行调整，调整为至少一位数据不同，并生成用于标识该数据拓扑经过调整的标识位；所述解码电路用于对经编码电路调整的数据拓扑进行数据还原。
8.根据权利要求7所述的增加动态随机存储器可靠性的电路，其特征在于：所述编码电路是，输入数据为M位，即DIN<M-1:0>，将DIN信号按位进行与操作得到信号all_f；当DIN所有位都为‘1’时，信号all_f为‘1’否则为‘0’；将DIN信号按位进行或操作后再取反得到信号all_0，当DIN所有位都为‘0’时，信号all_0为‘1’否则为‘0’；然后将all_f信号和all_0信号进行或操作得到输出标志位f，当f为‘1’时，表示该输出数据需要进行编码，否则不需要；编码时，当all_f为‘1’时，DIN的偶数位翻转，否则不变；当all_0为‘1’时，DIN的奇数位翻转，否则不变；从而得到新的经过编码后的数据。
9.根据权利要求7所述的增加动态随机存储器可靠性的电路，其特征在于：所述解码电路是，从存储阵列中读出的数据Q及其标志位e，当标志位e为‘1’时，表示读出数据Q是经编码而来需要进行解码；解码时，将标志位e和数据Q的任意一位数据进行与操作得到信号all_f；将标志位e和数据Q的任意一位数据的反信号进行与操作得到信号all_0；当all_f为‘1’时，Q的偶数位翻转，否则不变；当all_0为‘1’时，Q的奇数位翻转，否则不变，从而得到解码后的数据。
10.根据权利要求7所述的增加动态随机存储器可靠性的电路，其特征在于：
所述编码电路具体是：输入数据din<3:0>连接至四输入与非门1的输入端和四输入或非门5的输入端，输入数据din<7:4>连接至四输入与非门2的输入端和四输入或非门6的输入端；或非门3的输入端连接至与非门1和2的输出端；反相器4的输入端连接至或非门3的输出端；反相器4的输出端为信号all_f；与非门7的输入端连接至或非门5和6的输出端，反相器8的输入端连接至与非门7的输出端；反相器8的输出端为信号all_0；与非门9的输入端连接至与非门7的输出端和all_f信号，与非门9的输出端为输出标志位f；异或门10、11、12、13、14、15、16和17的第一输入端分别连接至din的第0、1、2、3、4、5、6和7位，异或门10、12、14和16的第二输入端都连接至all_0信号，异或门11、13、15和17的第二输入端都连接至all_f信号，异或门10、11、12、13、14、15、16和17的输出端分别为输出数据d的第0、1、2、3、4、5、6和7位；
所述解码电路具体是：输入数据q<0>连接至反相器20的输入端和与非门23的第一输入端，输入标志e连接至与非门21的第一输入端和与非门23的第二输入端；与非门21的第二输入端连接至反相器20的输出端，反相器22的输入端连接至与非门21的输出端，反相器22的输出端为信号all_f，反相器24的输入端连接至与非门23的输出端，反相器24的输出端为信号all_0；异或门30、31、32、33、34、35、36和37的第一输入端分别连接至q的第0、1、2、3、4、5、6和7位，异或门30、32、34和36的第二输入端都连接至all_0信号；异或门31、33、35和37的第二输入端都连接至all_f信号，异或门30、31、32、33、34、35、36和37的输出端分别为输出数据dout的第0、1、2、3、4、5、6和7位。
CN201410514788.8A 2014-09-29 2014-09-29 增加动态随机存储器可靠性的方法和电路 Active CN104282330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410514788.8A CN104282330B (zh) 2014-09-29 2014-09-29 增加动态随机存储器可靠性的方法和电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410514788.8A CN104282330B (zh) 2014-09-29 2014-09-29 增加动态随机存储器可靠性的方法和电路

Publications (2)

Publication Number Publication Date
CN104282330A CN104282330A (zh) 2015-01-14
CN104282330B true CN104282330B (zh) 2017-04-05

Family

ID=52257142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410514788.8A Active CN104282330B (zh) 2014-09-29 2014-09-29 增加动态随机存储器可靠性的方法和电路

Country Status (1)

Country Link
CN (1) CN104282330B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895147B (zh) * 2016-05-20 2019-01-15 西安紫光国芯半导体有限公司 一种基于开放位线结构的动态存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002109879A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体記憶装置
US20120260060A1 (en) * 2011-04-05 2012-10-11 Joo Young Hwang Memory device, computer system including the same, and operating methods thereof
CN103971728A (zh) * 2014-03-31 2014-08-06 西安华芯半导体有限公司 一种加速dram灵敏放大器的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002109879A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体記憶装置
US20120260060A1 (en) * 2011-04-05 2012-10-11 Joo Young Hwang Memory device, computer system including the same, and operating methods thereof
CN103971728A (zh) * 2014-03-31 2014-08-06 西安华芯半导体有限公司 一种加速dram灵敏放大器的方法

Also Published As

Publication number Publication date
CN104282330A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
US10108509B2 (en) Dynamic enabling of redundant memory cells during operating life
US10459794B2 (en) Memory systems having extended product lifetime and methods of operating the same
KR101860809B1 (ko) 메모리 시스템 및 메모리 에러 정정 방법
CN105340022B (zh) 用于校正数据错误的电路、设备及方法
CN100576359C (zh) 通过使用关于所存储数据的质量的信息来增加错误校正码的效率和操作多电平存储系统
US7107508B2 (en) Manufacturing test for a fault tolerant magnetoresistive solid-state storage device
US10614907B2 (en) Short detection and inversion
US9223648B2 (en) Memory storage device, memory controller thereof, and method for processing data thereof
US20080092015A1 (en) Nonvolatile memory with adaptive operation
US20140059398A1 (en) Adaptive error correction for non-volatile memories
CN102394114B (zh) 具有自适应纠错能力的bch码纠错方法
CN101763904A (zh) 非易失性存储装置及其操作方法
JP2008234816A (ja) 半導体メモリ装置
CN103594120A (zh) 以读代写的存储器纠错方法
US9754682B2 (en) Implementing enhanced performance with read before write to phase change memory
CN104269190B (zh) 存储器的数据校验方法
CN104282330B (zh) 增加动态随机存储器可靠性的方法和电路
WO2014146489A1 (zh) Dram自刷新方法
KR20140108886A (ko) 이동 통신 시스템에서 메모리 제어 방법 및 장치
US20190188076A1 (en) Memory with an error correction function and related memory system
CN112562772B (zh) 自适应低密度奇偶校验硬解码器
CN207165240U (zh) 具有兼容不同数据长度的纠错功能的存储器
US20220317891A1 (en) Read/write method and memory device
US10642686B2 (en) Bit-scale memory correcting method
US20230005565A1 (en) Semiconductor device equipped with global column redundancy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170424

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software building B block two layer

Patentee before: Shandong Sinochip Semiconductors Co., Ltd.

TR01 Transfer of patent right