CN103971728A - 一种加速dram灵敏放大器的方法 - Google Patents

一种加速dram灵敏放大器的方法 Download PDF

Info

Publication number
CN103971728A
CN103971728A CN201410127117.6A CN201410127117A CN103971728A CN 103971728 A CN103971728 A CN 103971728A CN 201410127117 A CN201410127117 A CN 201410127117A CN 103971728 A CN103971728 A CN 103971728A
Authority
CN
China
Prior art keywords
voltage
nmos pipe
signal
nmos transistor
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410127117.6A
Other languages
English (en)
Other versions
CN103971728B (zh
Inventor
亚历山大
段会福
俞冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Sinochip Semiconductors Co Ltd
Original Assignee
Xian Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Sinochip Semiconductors Co Ltd filed Critical Xian Sinochip Semiconductors Co Ltd
Priority to CN201410127117.6A priority Critical patent/CN103971728B/zh
Publication of CN103971728A publication Critical patent/CN103971728A/zh
Application granted granted Critical
Publication of CN103971728B publication Critical patent/CN103971728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)

Abstract

本发明提供一种加速DRAM灵敏放大器的方法，包括以下步骤：第一NMOS管的栅极信号SANT升高打开第一NMOS管，第一NMOS管的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉；然后，第二NMOS管的栅极信号SAP1T升高使第二NMOS管导通，使第二NMOS管的源极信号PCS被拉高至高电压VOD，位线bl电压被快速拉高至高于电压VBLH，然后第二NMOS管的栅极信号SAP1T变为低电平；然后，第三NMOS管的栅极信号SAP2T升高使第三NMOS管导通，第三NMOS管的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。本发明保证了DRAM存储单元的可靠性。

Description

一种加速DRAM灵敏放大器的方法
【技术领域】
本发明涉及存储器技术领域，特别涉及一种加速DRAM灵敏放大器的方法。
【背景技术】
在传统的DRAM中，灵敏放大器的工作机理如下:
位线bl与参考位线bl_n的电压差达到一定值后，信号sant打开NMOS1，这样信号ncs被拉低到地电压，参考位线bl_n开始被往低电压拉，然后，信号sapt打开NMOS2，这样信号pcs被拉高到vblh，位线bl开始被高电压拉。最终，位线bl被拉高到高电压vblh，参考位线bl_n被拉低到地电压，这样就完成了灵敏放大器对位线的全摆幅放大。高电压Vblh的高低决定了灵敏放大器的放大速度，但是vblh太高又会影响DRAM存储单元的可靠性。
【发明内容】
本发明的目的在于提供一种加速DRAM灵敏放大器的方法，加速DRAM灵敏放大器放大速度的同时，保障了DRAM存储单元的可靠性。
为了实现上述目的，本发明采用如下技术方案：
一种加速DRAM灵敏放大器的方法，包括以下步骤：
第一NMOS管的栅极信号SANT升高打开第一NMOS管，第一NMOS管的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉；
然后，第二NMOS管的栅极信号SAP1T升高使第二NMOS管导通，使第二NMOS管的源极信号PCS被拉高至高电压VOD，位线bl电压被快速拉高至高于电压VBLH，然后第二NMOS管的栅极信号SAP1T变为低电平；
然后，第三NMOS管的栅极信号SAP2T升高使第三NMOS管导通，第三NMOS管的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。
本发明进一步的改进在于：电压VOD大于电压VBLH。
本发明进一步的改进在于：第二NMOS管的漏极连接电压VOD，第三NMOS管的漏极连接电压VBLH；第二NMOS管的源极连接第三NMOS管的源极。
本发明进一步的改进在于：DRAM在自刷新时，第二NMOS管的栅极信号SAP1T始终为地电平。
为了实现上述目的，本发明采用如下技术方案：本发明一种加速DRAM灵敏放大器的方法，通过一个NMOS管引入大于DRAM灵敏放大器驱动电压的高电压VOD，加速DRAM灵敏放大器的放大速度，同时位线电压最终还是维持在VBLH电压，所以也保证了DRAM存储单元的可靠性。
【附图说明】
图1为现有DRAM灵敏放大器的工作时序图；
图2为现有DRAM灵敏放大器的电路图；
图3为本发明DRAM灵敏放大器的工作时序图；
图4为本发明DRAM灵敏放大器的工作时序图；
图5为本发明DRAM灵敏放大器省电时的工作时序图。
【具体实施方式】
请参阅图3和图4所示，为了改善tRCD（也就是加快灵敏放大器的放大速度），本发明一种加速DRAM灵敏放大器的方法，包括以下步骤：
NMOS1的栅极信号SANT升高打开NMOS1，这样NMOS1的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉；
然后，NMOS3的栅极信号SAP1T升高至高电平，使NMOS3导通，NMOS3的源极信号PCS被拉高至vod，位线bl电压被快速拉高至高于电压VBLH，然后NMOS3的栅极信号SAP1T变为低电平；NMOS2的栅极信号SAP2T变为高电平，使NMOS2导通，NMOS2的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。
这种方法提高了灵敏放大器的放大速度，同时位线电压最终还是维持在VBLH电压，所以也保证了DRAM存储单元的可靠性。
请参阅图4所示，DRAM在自刷新时，时序要求非常低，所以灵敏放大器不需要如此快的工作，把VOD的控制去掉，相比于加速DRAM灵敏放大器的方法会达到省电的目的。所以在自刷新时，SAP1T始终为地电平，SAP2T跟SANT一起变为高电平，这样PCS就只处在VBLH电平，位线最终会被拉高到VBLH，不存在用VOD加速灵敏放大器的过程，从而达到了省电的目的。

Claims (4)

1.一种加速DRAM灵敏放大器的方法，其特征在于，包括以下步骤：
第一NMOS管（NMOS1）的栅极信号SANT升高打开第一NMOS管（NMOS1），第一NMOS管（NMOS1）的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉；
然后，第二NMOS管（NMOS3）的栅极信号SAP1T升高使第二NMOS管（NMOS3）导通，使第二NMOS管（NMOS3）的源极信号PCS被拉高至高电压VOD，位线bl电压被快速拉高至高于电压VBLH，然后第二NMOS管（NMOS3）的栅极信号SAP1T变为低电平；
然后，第三NMOS管（NMOS2）的栅极信号SAP2T升高使第三NMOS管（NMOS2）导通，第三NMOS管（NMOS2）的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。
2.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，电压VOD大于电压VBLH。
3.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，第二NMOS管（NMOS3）的漏极连接电压VOD，第三NMOS管（NMOS2）的漏极连接电压VBLH；第二NMOS管（NMOS3）的源极连接第三NMOS管（NMOS2）的源极。
4.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，DRAM在自刷新时，第二NMOS管（NMOS3）的栅极信号SAP1T始终为地电平。
CN201410127117.6A 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法 Active CN103971728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410127117.6A CN103971728B (zh) 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410127117.6A CN103971728B (zh) 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法

Publications (2)

Publication Number Publication Date
CN103971728A true CN103971728A (zh) 2014-08-06
CN103971728B CN103971728B (zh) 2017-02-08

Family

ID=51241129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410127117.6A Active CN103971728B (zh) 2014-03-31 2014-03-31 一种加速dram 灵敏放大器的方法

Country Status (1)

Country Link
CN (1) CN103971728B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282330A (zh) * 2014-09-29 2015-01-14 山东华芯半导体有限公司 增加动态随机存储器可靠性的方法和电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137892A1 (en) * 2002-01-22 2003-07-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137892A1 (en) * 2002-01-22 2003-07-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
程宽 等: "eDRAM高速读写和紧凑式电荷转移刷新方案", 《复旦学报（自然科学版）》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282330A (zh) * 2014-09-29 2015-01-14 山东华芯半导体有限公司 增加动态随机存储器可靠性的方法和电路
CN104282330B (zh) * 2014-09-29 2017-04-05 山东华芯半导体有限公司 增加动态随机存储器可靠性的方法和电路

Also Published As

Publication number Publication date
CN103971728B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN102592650B (zh) 一种高速低功耗自关断位线灵敏放大器
TWI571871B (zh) 記憶體資料之寫入追蹤裝置與方法
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
US9117545B1 (en) Sense-amplifier driving device and semiconductor device including the same
US20160307616A1 (en) Semiconductor devices and semiconductor systems
CN101436426A (zh) 半导体存储装置和控制该半导体存储装置的方法
KR102085250B1 (ko) 싱글-엔드형 메인 ｉ/ｏ 라인을 갖는 반도체 디바이스
US20160156314A1 (en) Self-timed differential amplifier
CN109817263B (zh) 改善dram中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器
US9478265B2 (en) Semiconductor memory device
CN103971728B (zh) 一种加速dram 灵敏放大器的方法
CN103956187B (zh) 一种动态预充控制电路和闪存存储系统
CN203276858U (zh) 一种sram存储器
US9105326B2 (en) Memory device and method for writing therefor
US20100238744A1 (en) Semiconductor stroage device
CN101118781A (zh) 信号感测电路及其应用的半导体记忆装置
US6879197B2 (en) Apparatus for generating driving voltage for sense amplifier in a memory device
CN103956179B (zh) 一种灵敏放大器及应用其的存储系统
Chun et al. Logic-compatible embedded DRAM design for memory intensive low power systems
CN103559903B (zh) 一种灵敏放大器
CN203150142U (zh) 动态存储器的列选择信号驱动电路
US9159403B2 (en) Control circuit of SRAM and operating method thereof
CN112382326B (zh) 一种亚阈值双电源sram读辅助电路
CN102157193A (zh) 存储器的电压调整器
US9484081B2 (en) Semiconductor device having transistor and semiconductor memory device using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant