CN103945657A - 一种在印制电路板上制作铜柱的方法 - Google Patents
一种在印制电路板上制作铜柱的方法 Download PDFInfo
- Publication number
- CN103945657A CN103945657A CN201410155226.9A CN201410155226A CN103945657A CN 103945657 A CN103945657 A CN 103945657A CN 201410155226 A CN201410155226 A CN 201410155226A CN 103945657 A CN103945657 A CN 103945657A
- Authority
- CN
- China
- Prior art keywords
- copper
- circuit board
- printed circuit
- liquid medicine
- copper post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
Abstract
一种在印制电路板上制作铜柱的方法,包括如下步骤:a)将形成铜柱用铜箔贴在支撑板表面;b)在形成铜柱用铜箔的第二面镀一金属保护层;c)通过图形电镀方法在金属保护层表面制作铜线路图形;d)在铜线路图形上层压介电层材料和形成铜线路用铜箔,形成埋线结构;e)采用层压工艺、铜线路图形制作工艺完成多层结构、阻焊、可焊性涂覆层;f)在完成阻焊、可焊性涂覆层的印制电路板表面贴上防止药水渗透的保护层;g)将支撑板去除;h)在形成铜柱用铜箔的第一面上图形电镀锡;i)减成法差异蚀刻工艺,得到印制电路板表面铜柱结构图形;j)蚀刻去除暴露的金属保护层;k)去除保护层。本发明可利用不同铜箔厚度制作不同高度规格的铜柱结构。
Description
技术领域
本发明涉及印制电路板或半导体集成电路封装基板的制造技术,特别涉及一种在印制电路板上制作铜柱的方法。
背景技术
随着电子产业的蓬勃发展,电子产品已经进入功能化、智能化的研发阶段,为满足电子产品高集成度、小型化、微型化的发展需要,印制电路板或半导体集成电路封装基板,在满足电子产品良好的电、热性能的前提下,也朝着轻、薄、短、小的设计趋势发展。同时,对于电子系统的设计需求也越来越复杂,并朝不同的方向发展。然而,对于新一代电子产品具有两种基本需求,随着设计尺寸的逐步变小,所有产品在设计水平上的互连密度不断增加。也就是说,在越来越有限的面积区域里,需要设计更多的输入输出信号线路。同时,因为元器件是在高速信号下运作,性能必须得到提高。
基于以上需求,人们开发了flip chip覆晶连接技术。因flip chip覆晶连接具有芯片与电路板连接路径短,阻抗低,信号损失小,电信号寄生现象低等优点,因此,在许多高端产品设计中,flip chip覆晶封装方式已经逐步取代了线路连接相对较长的wire bonding封装连接方式,变得普遍起来。
传统的flip chip覆晶封装连接是采用锡球的方式,将芯片节点与电路板节点通过高温回流焊的方式焊接在一起。但是,随着产品线路设计密度的不断增加,芯片与电路板连接点间的间距(pitch)也越来越小。一方面,由于对接焊点设计密度越来越大时,在应用过程中的电流与热效应随之增加,因锡球电子迁移因素的影响,产品信赖性潜在问题也随之增加;另一方面,特别是当节点间距(bump pitch)<130μm时,传统的采用锡球,通过高温回焊炉的连接方式因易产生短路,制作成本等问题,已不适合用于大量产。基于这样的背景,采用铜柱结构作为连接方式的设计应运而生,且逐步被多家公司接受应用于实际产品设计。
铜柱可以制作在芯片上,也可以制作在印制电路板上。
在芯片上制作铜柱时,由于芯片所在的晶圆面积相对较小(直径约200mm),并采用高级的电镀设备和药水,电镀的能力比较强,因此电镀均匀性好,形成的铜柱高度的一致性好,因此,现在的设计多将铜柱设计在晶圆侧的芯片上,但是其制作成本比较高。
在印制电路板上制作铜柱时,由于印制电路板制作时的板面面积一般较大(约400×500mm),采用的电镀设备为普通的电镀设备及药水,如:传统的龙门式或垂直连续电镀,因此电镀的均匀性比较差,而且由于需要与芯片链接的节点在板面上分布不均匀,导致电镀时所产生的电流密度分布不均匀,容易产生电镀厚度(即铜柱高度)的显著差异,无法满足封装的要求。
发明内容
本发明的目的在于提供一种在印制电路板上制作铜柱的方法,采用常规减成法工艺,避免了因电流密度分布不均匀而产生的厚度差异缺点,且制作流程成本较低,有效的满足了高端产品制作流程简化,成本节约的发展趋势。
为达到上述目的,本发明的技术方案是:
一种在印制电路板上制作铜柱的方法,包括如下步骤:
a)将形成铜柱用铜箔贴在支撑板表面,其中,朝向支撑板的一面为形成铜柱用铜箔的第一面;背对支撑板的一面为形成铜柱用铜箔的第二面;
b)在形成铜柱用铜箔的第二面镀一金属保护层;
c)通过图形电镀的方法,在金属保护层表面制作铜线路图形;
d)在金属保护层表面的铜线路图形上层压一介电层材料和形成铜线路用铜箔,形成埋线结构;
e)采用印制电路板的传统层压工艺及铜线路图形的制作工艺完成多层结构、阻焊、可焊性涂覆层的制作;
f)在已经完成阻焊、可焊性涂覆层的印制电路板表面贴上防止药水渗透的保护层;
g)将支撑板去除;
h)在形成铜柱用铜箔的第一面上图形电镀锡;
i)将图形电镀锡作为形成铜柱用铜箔抗蚀层的上层,将金属保护层作为形成铜柱用铜箔抗蚀层的下层,进行减成法差异蚀刻工艺,得到印制电路板表面铜柱结构图形;
j)采用蚀刻金属保护层的药水去除暴露的金属保护层;
k)去除防止药水渗透的保护层,即得到具有芯片互连对接用铜柱结构的印制电路板。
进一步,所述的形成铜柱用铜箔厚度为1μm~300μm。
所述的形成铜柱用铜箔的表面粗糙度Rz为0.001μm~20μm。
又,所述的金属保护层为镍、镍磷合金、锡、锡铅合金、银、银合金、铬或铬合金;相应地,所述的蚀刻金属保护层的药水包括褪镍药水、褪镍磷合金药水、褪锡药水、褪锡铅合金药水、褪银药水、褪银合金药水、褪铬药水或褪铬合金药水。
所述的金属保护层的厚度为0.01μm~200μm。
另外,所述的介电层材料为纯树脂材料或含有玻璃纤维布的树脂材料。
所述的纯树脂材料包括环氧树脂、聚酰亚胺、聚马来酰亚胺三嗪树脂、聚苯醚或聚四氟乙烯;含有玻璃纤维布的树脂材料包括FR-4或FR-5。
所述的防止药水渗透的保护层包括干膜、聚酰亚胺、聚四氟乙烯、环氧树脂粘结剂、聚苯醚、热塑性树脂或热固性树脂。
本发明的优点在于:
第一,铜柱具有高度的均匀性。
已有技术中采用图形电镀的方法进行铜柱的制作,由于图形电镀时,电力线分布不均匀,因此形成的铜柱均匀性差,如果采用这种均匀性差的铜柱进行芯片之间的对接,将会使芯片发生焊接不良或芯片翘曲的现象,导致良率下降。而形成铜柱的铜箔是由铜箔厂生产的,采用的电解工艺制作,具有优良的铜厚度均匀性,以35μm铜箔为例,其厚度的极差仅仅为0.5μm。
本发明利用形成铜柱的铜箔自身所具有的均匀性厚度,通过减成法制作铜柱结构,从而保证得到的铜柱具有优良的高度均匀性,能够更好的满足封装时与芯片的良好对接。
第二,可以制作更小节点间距的产品。
随着电子产品线路设计密度的增加,芯片和电路板连接点间的节点间距(bump pitch)越来越小。已有技术采用植锡球的方法,通过高温回流焊的链接方法只能制作节点间距大于130μm的产品。本发明可以通过调整形成铜柱的铜箔厚度来进行减成法的制作,最终可以获得制作更小节点间距的产品,如:节点间距为70μm的产品。
第三,成本低。
已有技术中,有在芯片表面进行铜柱的制作,其采用高级的电镀设备及药水,因此成本比较高;还有在印制电路板上进行铜柱的制作,但是由于采用图形电镀的方法,需要成本比较高的抗电镀干膜、图形电镀填孔的药水,因此成本比较高。
本发明采用减成法蚀刻铜箔,所需的干膜及蚀刻药水均为普通的印制电路板制程材料,因此成本低廉。
第四,用途广泛。
本发明方法制作的铜柱结构,不仅可以用于与芯片互连对接用的铜柱结构上,也可用在印制电路板与其它模块连接的互连对接点上,如在BGA一侧,使用本发明的铜柱结构,可以节省BGA上植锡球的成本。
附图说明
图1至11是本发明以三层板为实例的制作流程图。其中:
图1是将形成铜柱用铜箔贴在支撑板表面的剖面图;
图2是在形成铜柱用铜箔的第二面电镀一金属保护层的示意图;
图3是通过图形电镀的方法,在金属保护层表面制作铜线路图形的示意图;
图4是将金属保护层表面的铜线路图形与介电层材料和形成铜线路用铜箔进行层压,形成埋线结构的示意图;
图5是根据实际产品的要求,采用印制电路板的传统层压工艺及铜线路图形的制作工艺完成多层结构、阻焊、可焊性涂覆层的制作的示意图;图中以3层板为例;
图6是在已经完成阻焊、可焊性涂覆层的表面贴上防止药水渗透的保护层的示意图;
图7是将支撑板去除的示意图;
图8是在形成铜柱用铜箔的第一面上图形电镀锡的示意图;
图9将图形电镀锡作为形成铜柱用铜箔抗蚀层的上层,将金属保护层作为形成铜柱用铜箔抗蚀层的下层,进行减成法差异蚀刻工艺,得到印制电路板表面铜柱结构图形的示意图;
图10是采用蚀刻金属保护层的药水去除暴露的金属保护层的示意图;
图11是去除防止药水渗透的保护层的示意图,即得到具有芯片互连对接用铜柱结构的印制电路板。
具体实施方式
参见图1~图11,本发明的在印制电路板上制作铜柱的方法,其包括如下步骤:
a)将一张厚度35μm、表面粗糙度Rz为7μm的形成铜柱用铜箔101贴在支撑板100表面,其中,朝向支撑板100的一面为形成铜柱用铜箔101的第一面1011;背对支撑板100的一面为形成铜柱用铜箔101的第二面1012,如图1所示;
b)在形成铜柱用铜箔的第二面1012上镀一金属保护层102(镍层),镍层厚度为5μm,如图2所示;
c)通过图形电镀的方法,在金属保护层102表面制作实际产品所要求的第一层铜线路图形103,如图3所示;
d)在第一层铜线路图形103上层压第一介电层材料104(含有玻璃纤维布的树脂材料FR-4)和第二层铜箔105,形成埋线结构,如图4所示;
e)采用印制电路板的传统层压工艺及铜线路图形的制作工艺完成多层结构、阻焊油墨涂覆、可焊性涂覆层的制作,如图5所示,其中,106为图形转移的方法制作的第二层铜线路图形,107为层压的第二层介电层材料,108为制作的第三层铜线路图形,109表示阻焊油墨涂覆处理,110为第一层盲孔,111为第二层盲孔;
f)在已经完成阻焊、可焊性涂覆层的印制电路板表面贴上防止药水渗透的保护层112(干膜),如图6所示;
g)将支撑板100去除,如图7所示;
h)在形成铜柱用铜箔101的第一面1011上图形电镀锡113,如图8所示;
i)将图形电镀锡113作为形成铜柱用铜箔抗蚀层的上层,将金属保护层102(镍层)作为形成铜柱用铜箔抗蚀层的下层,进行减成法差异蚀刻工艺,得到印制电路板表面铜柱结构图形114,如图9所示;
j)采用褪镍药水去除暴露的金属保护层102(镍层),只留下在印制电路板表面铜柱结构下面的金属保护层102’(镍层),即得到完整的铜柱结构,如图10所示;
k)去除防止药水渗透的保护层112(干膜),即得到具有芯片互连对接用铜柱结构的印制电路板,如图11所示。
Claims (8)
1.一种在印制电路板上制作铜柱的方法,包括如下步骤:
a)将形成铜柱用铜箔贴在支撑板表面,其中,朝向支撑板的一面为形成铜柱用铜箔的第一面;背对支撑板的一面为形成铜柱用铜箔的第二面;
b)在形成铜柱用铜箔的第二面镀一金属保护层;
c)通过图形电镀的方法,在金属保护层表面制作铜线路图形;
d)在金属保护层表面的铜线路图形上层压一介电层材料和形成铜线路用铜箔,形成埋线结构;
e)采用印制电路板的传统层压工艺及铜线路图形的制作工艺完成多层结构、阻焊、可焊性涂覆层的制作;
f)在已经完成阻焊、可焊性涂覆层的印制电路板表面贴上防止药水渗透的保护层;
g)将支撑板去除;
h)在形成铜柱用铜箔的第一面上图形电镀锡;
i)将图形电镀锡作为形成铜柱用铜箔抗蚀层的上层,将金属保护层作为形成铜柱用铜箔抗蚀层的下层,进行减成法差异蚀刻工艺,得到印制电路板表面铜柱结构图形;
j)采用蚀刻金属保护层的药水去除暴露的金属保护层;
k)去除防止药水渗透的保护层,即得到具有芯片互连对接用铜柱结构的印制电路板。
2.如权利要求1所述的在印制电路板上制作铜柱的方法,其特征是,所述形成铜柱用铜箔的厚度为1μm~300μm。
3.如权利要求1或2所述的在印制电路板上制作铜柱的方法,其特征是,所述形成铜柱用铜箔的表面粗糙度Rz为0.001μm~20μm。
4.如权利要求1所述的在印制电路板上制作铜柱的方法,其特征是,所述的金属保护层为镍、镍磷合金、锡、锡铅合金、银、银合金、铬或铬合金;相应地,所述的蚀刻金属保护层的药水包括褪镍药水、褪镍磷合金药水、褪锡药水、褪锡铅合金药水、褪银药水、褪银合金药水、褪铬药水或褪铬合金药水。
5.如权利要求1或4所述的在印制电路板上制作铜柱的方法,其特征是,所述的金属保护层的厚度为0.01μm~200μm。
6.如权利要求1所述的在印制电路板上制作铜柱的方法,其特征是,所述的介电层材料为纯树脂材料或含有玻璃纤维布的树脂材料。
7.如权利要求6所述的在印制电路板上制作铜柱的方法,其特征是,所述的纯树脂材料包括环氧树脂、聚酰亚胺、聚马来酰亚胺三嗪树脂、聚苯醚或聚四氟乙烯;含有玻璃纤维布的树脂材料包括FR-4或FR-5。
8.如权利要求1所述的在印制电路板上制作铜柱的方法,其特征是,所述的防止药水渗透的保护层包括干膜、聚酰亚胺、聚四氟乙烯、环氧树脂粘结剂、聚苯醚、热塑性树脂或热固性树脂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410155226.9A CN103945657B (zh) | 2014-04-17 | 2014-04-17 | 一种在印制电路板上制作铜柱的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410155226.9A CN103945657B (zh) | 2014-04-17 | 2014-04-17 | 一种在印制电路板上制作铜柱的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103945657A true CN103945657A (zh) | 2014-07-23 |
CN103945657B CN103945657B (zh) | 2017-07-14 |
Family
ID=51193058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410155226.9A Active CN103945657B (zh) | 2014-04-17 | 2014-04-17 | 一种在印制电路板上制作铜柱的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103945657B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104902696A (zh) * | 2015-06-24 | 2015-09-09 | 上海美维科技有限公司 | 一种基于埋线结构在印制电路板上制作铜柱的方法 |
CN105297086A (zh) * | 2015-10-22 | 2016-02-03 | 重庆群崴电子材料有限公司 | 铜柱栅阵列用镀锡铜柱制备方法 |
CN111372390A (zh) * | 2020-03-16 | 2020-07-03 | 信泰电子(西安)有限公司 | 一种镀金工艺 |
CN111970818A (zh) * | 2020-09-01 | 2020-11-20 | 胜宏科技(惠州)股份有限公司 | 一种埋铜板的连片作业方法 |
CN112040677A (zh) * | 2020-11-09 | 2020-12-04 | 广东科翔电子科技股份有限公司 | 一种新型电路板积层方法 |
CN112739073A (zh) * | 2018-11-20 | 2021-04-30 | 广东依顿电子科技股份有限公司 | 一种盲孔线路板及其制作方法 |
CN113630984A (zh) * | 2021-07-13 | 2021-11-09 | 广东世运电路科技股份有限公司 | 一种高厚径比镀铜填孔的方法及一种芯板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101528011A (zh) * | 2009-03-20 | 2009-09-09 | 珠海市科盈电子有限公司 | 铜柱法互连多层电路板的制作方法 |
CN102573329B (zh) * | 2010-12-08 | 2014-04-02 | 北大方正集团有限公司 | 制作电路板导电柱的方法、系统以及电路板 |
-
2014
- 2014-04-17 CN CN201410155226.9A patent/CN103945657B/zh active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104902696A (zh) * | 2015-06-24 | 2015-09-09 | 上海美维科技有限公司 | 一种基于埋线结构在印制电路板上制作铜柱的方法 |
CN104902696B (zh) * | 2015-06-24 | 2017-11-28 | 上海美维科技有限公司 | 一种基于埋线结构在印制电路板上制作铜柱的方法 |
CN105297086A (zh) * | 2015-10-22 | 2016-02-03 | 重庆群崴电子材料有限公司 | 铜柱栅阵列用镀锡铜柱制备方法 |
CN105297086B (zh) * | 2015-10-22 | 2020-08-21 | 重庆群崴电子材料有限公司 | 铜柱栅阵列用镀锡铜柱制备方法 |
CN112739073A (zh) * | 2018-11-20 | 2021-04-30 | 广东依顿电子科技股份有限公司 | 一种盲孔线路板及其制作方法 |
CN112739073B (zh) * | 2018-11-20 | 2021-11-02 | 广东依顿电子科技股份有限公司 | 一种盲孔线路板及其制作方法 |
CN111372390A (zh) * | 2020-03-16 | 2020-07-03 | 信泰电子(西安)有限公司 | 一种镀金工艺 |
CN111970818A (zh) * | 2020-09-01 | 2020-11-20 | 胜宏科技(惠州)股份有限公司 | 一种埋铜板的连片作业方法 |
CN112040677A (zh) * | 2020-11-09 | 2020-12-04 | 广东科翔电子科技股份有限公司 | 一种新型电路板积层方法 |
CN113630984A (zh) * | 2021-07-13 | 2021-11-09 | 广东世运电路科技股份有限公司 | 一种高厚径比镀铜填孔的方法及一种芯板 |
Also Published As
Publication number | Publication date |
---|---|
CN103945657B (zh) | 2017-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103945657A (zh) | 一种在印制电路板上制作铜柱的方法 | |
CN103178043A (zh) | 布线基板及其制造方法 | |
US20090241332A1 (en) | Circuitized substrate and method of making same | |
CN101184362B (zh) | 制造具有焊膏连接的电路化衬底的方法 | |
US20070148829A1 (en) | Multi-layered flexible print circuit board and manufacturing method thereof | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
TW201740779A (zh) | 多層柔性電路板及其製作方法 | |
JPWO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
CN104956477A (zh) | 布线基板 | |
CN103117264A (zh) | 布线基板及其制造方法 | |
CN103871998A (zh) | 单层无芯基板 | |
CN104902696A (zh) | 一种基于埋线结构在印制电路板上制作铜柱的方法 | |
JP2008124398A (ja) | 半導体パッケージおよびその製造方法 | |
CN103794515A (zh) | 芯片封装基板和结构及其制作方法 | |
CN103717013A (zh) | 一种印制电路板的制造方法 | |
TW200810043A (en) | Circuit board structure with capacitor embedded therein and method for fabricating the same | |
CN101894809A (zh) | 具有嵌入式连接基板的可堆栈式封装结构及其制造方法 | |
US9351408B2 (en) | Coreless layer buildup structure with LGA and joining layer | |
CN101924037B (zh) | 无核心封装基板的制造方法 | |
US6981320B2 (en) | Circuit board and fabricating process thereof | |
CN203055903U (zh) | 多层封装基板构造 | |
CN100591193C (zh) | 布线基板、布线材料、覆铜层压板以及布线基板的制造方法 | |
CN101411253B (zh) | 多层布线基板及其制造方法 | |
KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
CN201571253U (zh) | 高层数线路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |