CN103943603B - 金属互连线拼接版图结构 - Google Patents
金属互连线拼接版图结构 Download PDFInfo
- Publication number
- CN103943603B CN103943603B CN201410193170.6A CN201410193170A CN103943603B CN 103943603 B CN103943603 B CN 103943603B CN 201410193170 A CN201410193170 A CN 201410193170A CN 103943603 B CN103943603 B CN 103943603B
- Authority
- CN
- China
- Prior art keywords
- metal
- line
- interconnection line
- equations
- interconnected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Electron Beam Exposure (AREA)
Abstract
本发明提供一种金属互连线拼接版图结构,包括:形成有第一类互联金属互连线图形的第一拼接模块以及形成有第二类互连金属互连线图形的第二拼接模块,所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽大于第二类金属互连线图形的线宽的连接头图形,所述第二拼接模块的拼接端设有线长不大于所述连接头图形线长的对准叠合区,所述连接头图形在第一拼接模块和第二拼接模块拼接时与对准叠合区中的第二类金属互连线图形对准叠合。通过连接头图形以及对准叠合区的对准叠合,解决了在两芯片的金属互连线拼接过程中由于金属互连线对准错位而产生的拼接缺陷问题,增加了拼接工艺的稳定性,提高了产品良率和性能。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种金属互连线拼接版图结构。
背景技术
在集成电路片上淀积金属薄膜,并通过光刻技术形成布线,把互相隔离的元件按一定要求互连成所需电路的工艺。对用于集成电路互连的金属材料的要求是:电阻率低,能与元件的电极形成良好的低欧姆接触;与二氧化硅层的粘附性要好;便于淀积和光刻加工形成布线等。
目前,在超大规模集成电路中,封装密度不断提高使电路元件越来越密,然而由于芯片制造工艺中的掩膜板尺寸(reticlesize)的限制,单个的芯片尺寸(chipsize)很难突破,所以往往需要多个小尺寸芯片进行拼接以获得更大尺寸的芯片和集成电路板,普遍采用多层金属互连线。目前,光刻工艺的光罩尺寸的限制。
然而,由于传统的后段金属互连线结构和线宽以及拼接对准精度的限制,使得两个芯片的拼接很容易出现拼接缺陷,从而严重影响集成电路性能。例如图1A和1B中两个拼接芯片的金属互连线完全没有拼接上而电连接断开,造成集成电路器件无法工作;图1C中两个拼接芯片金属互连线已拼接上,但是由于连接处的线宽很窄而产生很大的电阻,严重影响器件工作。
因此,需要一种新的金属互连线拼接版图结构,以避免上述缺陷。
发明内容
本发明的目的在于提供一种金属互连线拼接版图结构,能够避免传统拼接工艺的拼接缺陷。
为解决上述问题,本发明提供一种金属互连线拼接版图结构,包括:形成有第一类互联金属互连线图形的第一拼接模块以及形成有第二类互连金属互连线图形的第二拼接模块,所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽大于第二类金属互连线图形的线宽的连接头图形,所述第二拼接模块的拼接端设有线长不大于所述连接头图形线长的对准叠合区,所述连接头图形在第一拼接模块和第二拼接模块拼接时与对准叠合区中的第二类金属互连线图形对准叠合。
进一步的,所述连接头图形的线长为0.02μm~0.5μm。
进一步的,所述连接头图形的线宽比所述第二类金属互连线图形的线宽大0.02μm~0.5μm。
进一步的,所述对准叠合区的线长为0.02μm~0.5μm。
进一步的,所述第一拼接模块包含多个第一类互联金属互连线图形,所述第二拼接模块包含多个第二类互联金属互连线图形,相邻两个第一类互联金属互连线图形之间的间距比第一类互连金属互连线图形的最小间距大0.02μm~0.5μm,相邻两个第二类互联金属互连线图形之间的间距比第二类互连金属互连线图形的最小间距大0.02μm~0.5μm。
进一步的,所述第一类互连金属互连线图形除连接头图形以外的部分为直线形。
进一步的,所述第二类互连金属互连线图形为直线形。
进一步的,所述第一类互连金属互连线图形除连接头图形以外的部分的线宽与第二类互连金属互连线图形的线宽相等。
进一步的,所述第一类互连金属互连线图形中,所述连接头图形与除连接头图形以外的部分呈“T”形、倒“L”形或者喇叭形,所述连接头图形为“T”形的横段区域、倒“L”形的横段折弯区域或喇叭形的喇叭口区域。
与现有技术相比,本发明提供的金属互连线拼接版图结构,其包括:形成有第一类互联金属互连线图形的第一拼接模块以及形成有第二类互连金属互连线图形的第二拼接模块,所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽大于第二类金属互连线图形的线宽的连接头图形,所述第二拼接模块的拼接端设有线长不大于所述连接头图形线长的对准叠合区,所述连接头图形在第一拼接模块和第二拼接模块拼接时与对准叠合区中的第二类金属互连线图形对准叠合。通过线宽相对较大的连接头图形以及不大于所述连接头图形线长的对准叠合区的对准叠合,解决了在两芯片的金属互连线拼接过程中由于金属互连线对准错位而产生的拼接缺陷问题,增加了拼接工艺的稳定性,提高了产品良率和性能。
附图说明
图1A至图1C是现有技术中两芯片拼接时的拼接缺陷;
图2是本发明具体实施的金属互连线拼接版图结构的示意图;
图3A至图3B是应用图2的金属互连线拼接版图结构进行两芯片拼接的结构示意图;
图4A至图4C是应用本发明具体实施例的金属互连线拼接版图结构进行两芯片拼接的结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应认为只是局限在所述的实施例。
请参考图2,本发明提供一种金属互连线拼接版图结构,包括:形成有第一类互联金属互连线图形11的第一拼接模块1以及形成有第二类互连金属互连线图形21的第二拼接模块2,所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽C2大于第二类金属互连线图形21的线宽A2的连接头图形12,所述第二拼接模块2的拼接端设有线长D不大于所述连接头图形12线长B的对准叠合区20,所述连接头图形12在第一拼接模块1和第二拼接模块2拼接时与对准叠合区20中的第二类金属互连线图形对准叠合。本实施例中,所述第二类互连金属互连线图形21为直线形,所述第一类互连金属互连线图形11除连接头图形12以外的部分为直线形,且除连接头图形12以外的部分的线宽A1与第二类互连金属互连线图形21的线宽A2相等,所述连接头图形12与除连接头图形以外的部分呈“T”形(也可以看做是锤头形),所述连接头图形12为“T”形的横段区域(锤头部),所述连接头图形12的线长B(锤头部的延伸长度)为0.1μm,其线宽C2(锤头部的大小)比所述第一类金属互连线图形的线宽A1大C的两倍,C=0.025μm,即C2比所述第二类金属互连线图形的线宽A2大0.05μm,所述对准叠合区20的线长D为0.05μm。
本实施例中,所述第一拼接模块1包含多个第一类互联金属互连线图形11,所述第二拼接模块2包含多个第二类互联金属互连线图形21,相邻两个第一类互联金属互连线图形11之间的间距E1比设计要求的第一类互连金属互连线图形11的最小线间距大0.05μm,相邻两个第二类互联金属互连线图形21之间的间距E2比设计要求的小第二类互连金属互连线图形21的最小线间距大0.05μm。
在本发明的其他实施例中,所述连接头图形的线长B可以为0.02μm~0.5μm,其线宽C2比所述第二类金属互连线图形的线宽A2可以大0.02μm~0.5μm,所述对准叠合区20的线长D可以为0.02μm~0.5μm;当所述第一拼接模块1包含多个第一类互联金属互连线图形11,所述第二拼接模块2包含多个第二类互联金属互连线图形21时,相邻两个第一类互联金属互连线图形11之间的间距E1比第一类互连金属互连线图形的最小间距大0.02μm~0.5μm,相邻两个第二类互联金属互连线图形21之间的间距E2比第二类互连金属互连线图形21的最小间距大0.02μm~0.5μm。B、C2、A1、A2、D、E1、E2的具体值可以根据器件的设计要求来选择。
请参考图3A和3B,应用本实施例的金属互连线拼接版图结构进行两芯片拼接时,由于连接头图形12和对准叠合区的存在,即使两芯片由于光刻曝光时的对准存在一定的偏移,也可以避免铜线断开的风险以及铜线连接处线宽过窄的问题,保证器件的正常工作。
请参考图4A至4C,在本发明的其他实施例的金属互连线拼接版图结构中,所述第一类互连金属互连线图形中,所述连接头图形12与除连接头图形以外的部分还可以倒“L”形(请见图4B和4C)或者喇叭形(请见图4A),所述连接头图形为倒“L”形的横段折弯区域或喇叭形的喇叭口区域,应用图4A至4C的金属互连线拼接版图结构进行两芯片拼接时,由于连接头图形12和对准叠合区的存在,即使两芯片由于光刻曝光时的对准存在一定的偏移,也同样可以避免铜线断开的风险以及铜线连接处线宽过窄的问题,保证器件的正常工作。
综上所述,本发明提供的金属互连线拼接版图结构,其包括:形成有第一类互联金属互连线图形的第一拼接模块以及形成有第二类互连金属互连线图形的第二拼接模块,所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽大于第二类金属互连线图形的线宽的连接头图形,所述第二拼接模块的拼接端设有线长不大于所述连接头图形线长的对准叠合区,所述连接头图形在第一拼接模块和第二拼接模块拼接时与对准叠合区中的第二类金属互连线图形对准叠合。通过线宽相对较大的连接头图形以及不大于所述连接头图形线长的对准叠合区的对准叠合,解决了在两芯片的金属互连线拼接过程中由于金属互连线对准错位而产生的拼接缺陷问题,增加了拼接工艺的稳定性,提高了产品良率和性能。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种金属互连线拼接版图结构,其特征在于,包括:形成有第一类互连金属互连线图形的第一拼接模块以及形成有第二类互连金属互连线图形的第二拼接模块,所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽大于第二类金属互连线图形的线宽的连接头图形,所述第二拼接模块的拼接端设有线长不大于所述连接头图形线长的对准叠合区,所述连接头图形在第一拼接模块和第二拼接模块拼接时与对准叠合区中的第二类互连金属互连线图形对准叠合。
2.如权利要求1所述的金属互连线拼接版图结构,其特征在于,所述连接头图形的线长为0.02μm~0.5μm。
3.如权利要求1所述的金属互连线拼接版图结构,其特征在于,所述连接头图形的线宽比所述第二类互连金属互连线图形的线宽大0.02μm~0.5μm。
4.如权利要求1所述的金属互连线拼接版图结构,其特征在于,所述对准叠合区的线长为0.02μm~0.5μm。
5.如权利要求1所述的金属互连线拼接版图结构,其特征在于,所述第一拼接模块包含多个第一类互连金属互连线图形,所述第二拼接模块包含多个第二类互连金属互连线图形,相邻两个第一类互连金属互连线图形之间的间距比第一类互连金属互连线图形的最小间距大0.02μm~0.5μm,相邻两个第二类互连金属互连线图形之间的间距比第二类互连金属互连线图形的最小间距大0.02μm~0.5μm。
6.如权利要求1所述的金属互连线拼接版图结构,其特征在于,所述第一类互连金属互连线图形除连接头图形以外的部分为直线形。
7.如权利要求1或6所述的金属互连线拼接版图结构,其特征在于,所述第一类互连金属互连线图形中,所述连接头图形与除连接头图形以外的部分呈“T”形、倒“L”形或者喇叭形,所述连接头图形为“T”形的横段区域、倒“L”形的横段折弯区域或喇叭形的喇叭口区域。
8.如权利要求1所述的金属互连线拼接版图结构,其特征在于,所述第二类互连金属互连线图形为直线形。
9.如权利要求1或8所述的金属互连线拼接版图结构,其特征在于,所述第一类互连金属互连线图形除连接头图形以外的部分的线宽与第二类互连金属互连线图形的线宽相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410193170.6A CN103943603B (zh) | 2014-05-08 | 2014-05-08 | 金属互连线拼接版图结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410193170.6A CN103943603B (zh) | 2014-05-08 | 2014-05-08 | 金属互连线拼接版图结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103943603A CN103943603A (zh) | 2014-07-23 |
CN103943603B true CN103943603B (zh) | 2016-05-11 |
Family
ID=51191201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410193170.6A Active CN103943603B (zh) | 2014-05-08 | 2014-05-08 | 金属互连线拼接版图结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103943603B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111095527A (zh) * | 2017-07-24 | 2020-05-01 | 赛睿博思系统公司 | 用于多管芯互连的装置和方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1107313A2 (de) * | 1999-12-07 | 2001-06-13 | Infineon Technologies AG | On-chip Testschaltung zur Kontrolle der Belichtungsmaskenreihenfolge |
CN102222661A (zh) * | 2010-04-08 | 2011-10-19 | 南亚科技股份有限公司 | 电性对准标记组及其用法 |
CN103412468A (zh) * | 2013-08-27 | 2013-11-27 | 中国电子科技集团公司第四十四研究所 | 光刻大尺寸ccd芯片拼接曝光方法 |
CN103681624A (zh) * | 2012-09-05 | 2014-03-26 | 南亚科技股份有限公司 | 叠对标记及其形成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7939443B2 (en) * | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
-
2014
- 2014-05-08 CN CN201410193170.6A patent/CN103943603B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1107313A2 (de) * | 1999-12-07 | 2001-06-13 | Infineon Technologies AG | On-chip Testschaltung zur Kontrolle der Belichtungsmaskenreihenfolge |
CN102222661A (zh) * | 2010-04-08 | 2011-10-19 | 南亚科技股份有限公司 | 电性对准标记组及其用法 |
CN103681624A (zh) * | 2012-09-05 | 2014-03-26 | 南亚科技股份有限公司 | 叠对标记及其形成方法 |
CN103412468A (zh) * | 2013-08-27 | 2013-11-27 | 中国电子科技集团公司第四十四研究所 | 光刻大尺寸ccd芯片拼接曝光方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103943603A (zh) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7441222B2 (en) | Differential pair connection arrangement, and method and computer program product for making same | |
CN103582317B (zh) | 挠性印制线路板漏锡半圆孔制作方法 | |
CN104010445A (zh) | 一种精细线路的动态补偿制作方法 | |
US9401258B2 (en) | Fuse structure | |
US11106835B2 (en) | Method of manufacturing conductive lines in a circuit | |
CN106033752A (zh) | 半导体衬底及具有半导体衬底的半导体封装结构 | |
CN104282594A (zh) | 监测介质层性能的测试结构 | |
US7859309B2 (en) | Clock tree distributing method | |
CN103943603B (zh) | 金属互连线拼接版图结构 | |
TWI668847B (zh) | 半導體積體電路佈局結構 | |
US9379424B2 (en) | Compensation for length differences in vias associated with differential signaling | |
CN203761671U (zh) | 具有静电防护结构的电路板 | |
TW201431450A (zh) | 印刷電路板 | |
CN203233595U (zh) | 成型前基板及其成型后基板 | |
CN109600905A (zh) | 印刷电路板及应用该印刷电路板的电子装置 | |
CN106170173B (zh) | 电路基板 | |
JP2016021543A (ja) | 回路基板 | |
CN203983253U (zh) | 基于单元库形成的集成电路结构 | |
CN102832132B (zh) | 半导体装置的制造方法 | |
CN103025082A (zh) | 一种印刷电路板的制造方法和一种印刷电路板结构 | |
TWI417755B (zh) | 電路圖重新佈線方法 | |
CN102683238B (zh) | 一种提高图形线宽量测精度对准的方法 | |
CN105097761A (zh) | 芯片封装结构 | |
CN104302094B (zh) | 多层式电路板 | |
CN203732574U (zh) | 一种用于sod882芯片测试的pcb测试板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |