CN103943503A - Mosfet的bto结构制造工艺方法 - Google Patents
Mosfet的bto结构制造工艺方法 Download PDFInfo
- Publication number
- CN103943503A CN103943503A CN201310024341.8A CN201310024341A CN103943503A CN 103943503 A CN103943503 A CN 103943503A CN 201310024341 A CN201310024341 A CN 201310024341A CN 103943503 A CN103943503 A CN 103943503A
- Authority
- CN
- China
- Prior art keywords
- silicon
- polysilicon
- mosfet
- bto
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000005516 engineering process Methods 0.000 claims description 23
- 239000000428 dust Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000011230 binding agent Substances 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 4
- 230000000873 masking effect Effects 0.000 abstract 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000004886 process control Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明公开了一种MOSFET的BTO结构制造工艺方法，包括：步骤1、在N型外延层上沉积一层ONO结构的硬掩膜板，并用干法刻蚀将硬掩膜板开口；步骤2、进行沟槽刻蚀，并在沟槽表面生长一层热氧化层，再在硅片表面整体沉积一层氮化硅层；步骤3、在所述沟槽中开始沉积多晶硅，接着做对晶硅采用回刻工艺，使所述沟槽底部的多晶硅的厚度为所需要的厚度；步骤4、对所述沟槽底部的多晶硅进行氧化，使其转变为氧化物；步骤5、用湿法刻蚀方式去掉所述氮化硅层，硬掩膜板及沟道中裸露在外的所述热氧化层与氮化硅的结合层，接着在沟槽中热生长栅氧化层，形成多晶硅栅；步骤6、按照MOSFET后续工艺流程，最终形成MOSFET结构。本发明能避免了使用HDP Oxide的方式引起的工艺控制的难点。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种MOSFET的BTO结构制造工艺方法。
背景技术
对于功率绝缘栅场效应晶体管(MOSFET)，传统的底部后氧化层(BTO)其基本都采用高密度等离子体养护层(HDP Oxide)的方式沉积，再用化学机械研磨(CMP)和湿法刻蚀(wet etch)的方式将氧化层刻蚀到需要的厚度，由于此方法会使沟槽(trench)底部的氧化层厚度的均匀性比较难控制，而且高密度等离子体也会导致(trench)底部的硅蚀刻(silicon etch)，因此这种方式决定沟槽(trench)底部的氧化层厚度波动(oxide thk variation)和trench顶端的硅蚀刻(silicon etch)是工艺控制的一个难点。
发明内容
本发明所要解决的技术问题是提供一种MOSFET的BTO结构制造工艺方法，能避免采用HDP Oxide引起的工艺控制难点。
为解决上述技术问题，本发明提供的一种MOSFET的BTO结构制造工艺方法，包括：
步骤1、在N型外延层上沉积一层氧化硅-氮化硅-氧化硅结构的硬掩膜板，并用干法刻蚀将硬掩膜板开口；
步骤2、在所述硬掩膜板开口位置进行沟槽刻蚀，并在沟槽表面生长一层热氧化层，再在硅片表面整体沉积一层氮化硅层，即在沟槽表面形成一层热氧化层与氮化硅的结合层；
步骤3、在所述沟槽中开始沉积多晶硅，接着做对晶硅采用回刻工艺，使所述沟槽底部的多晶硅的厚度为1000-3000埃；
步骤4、对所述沟槽底部的多晶硅进行氧化，使其全部转变为氧化物；
步骤5、所述多晶硅氧化做完之后，用湿法刻蚀方式去掉所述氮化硅层、所述硬掩膜板及沟道中裸露在外的所述热氧化层与氮化硅的结合层，接着在沟槽中热生长栅氧化层，完成之后再沟槽中沉积多晶硅，并进行多晶硅回刻及退火工艺，形成多晶硅栅。
进一步的，步骤1中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为1000-3000埃、100-1000埃及250-1000埃。
进一步的，步骤2中所述热氧化层的厚度为100-1000埃。
进一步的，步骤2中所述热氧化层的厚度为250埃。
进一步的，步骤2中所述氮化硅层的厚度为10-1000埃。
进一步的，步骤2中所述氮化硅层的厚度为200埃。
进一步的，步骤1中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为2000埃、500埃及500埃。
本发明的提出了一种MOSFET的BTO结构制造工艺方法，使得沟槽底部的氧化层厚度的均匀性容易控制，并且避免了使用高密度等离子体养护层(HDPOxide)的方式导致的(trench)顶部的硅蚀刻的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明MOSFET的BTO结构制造工艺方法流程图；
图2a-2f是本发明MOSFET的BTO结构制造工艺方法各步骤结构示意图。
主要附图标记说明：
N型衬底21 N型外延层22
硬掩膜板23 氧化硅231
氮化硅232 氧化硅233
氮化硅层23 热氧化层与氮化硅的结合层25
多晶硅26 氧化物27
栅氧化层28 多晶硅栅29
P阱210 源极211
介质层212 金属层213
接触口214
具体实施方式
为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。
如图1、图2a-图2f所示，本发明MOSFET的BTO结构制造工艺方法，包括：
步骤1、在N型外延层上沉积硬掩膜板并开口，具体的为：在N型外延层(NEpi)22上沉积一层ONO(0xide-SIN-Oxide，氧化硅231-氮化硅232-氧化硅233)结构的硬掩膜板(hardmask)23，并用干法刻蚀(DRY Etch)将hardmask开口，如图2a，其中包括N型基底21。所述ONO结构中，从上到下三者的厚度分别为氧化硅231的厚度为1000-3000埃，氮化硅232的厚度为100-1000埃，氧化硅233的厚度为250-1000埃，优选的从上到下三者的厚度分别为2000埃、500埃及500埃。
步骤2、沟槽刻蚀，具体的为Hardmask开口刻蚀完之后，在所述开口位置进行沟槽刻蚀(trench etch)，并在沟槽表面生长一层热氧化层(thermal Oxide)，厚度可以为100-1000埃，优选的为250埃，再在硅片表面整体沉积一层氮化硅层(SIN)24，厚度可以为10-1000埃，优选的为200埃，即在沟槽表面形成一层热氧化层与氮化硅的结合层(thermal Oxide+SIN)25，如图2b。
步骤3、沟槽底部沉积多晶硅，具体的为：在沟槽中开始沉积多晶硅(gatepoly)，接着做对晶硅采用回刻工艺(Poly etch back)，使沟槽底部的多晶硅26的厚度为所需要的厚度，该厚度可以为1000-3000埃，如图2c。
步骤4、将沟槽底部的多晶硅全部转化为氧化物，具体的为：对沟槽底部的多晶硅26进行氧化，由于多晶硅26下面以及多晶硅26以外区域全部有SIN保护，所以氧化反应只会发生在trench底部的多晶硅26上面，多晶硅26氧化完成之后，转变为氧化物27，如图2d。
步骤5、多晶硅栅的形成，具体的为：多晶硅26氧化做完之后，用湿法刻蚀方式去掉氮化硅层(SIN)24，硬掩膜板(hardmask)23及沟道中裸露在外的热氧化层与氮化硅的结合层(thermal Oxide+SIN)25，接着在沟槽中热生长栅氧化层(Gate oxide)28，完成之后再沟槽中沉积多晶硅栅(Gate Poly)，并进行多晶硅栅回刻及退火工艺，形成多晶硅栅29，如图2e。
步骤6、按照MOSFET后续工艺流程，最终形成MOSFET结构；具体的为：进行P阱注入(P-body Imp)并推进(P-Body drive in)形成P阱210，源极注入(N+Imp)形成源极211，沉积介质层(ILD deposit)并对其进行退火工艺(ILD anneal)形成介质层212，然后进行接触刻蚀(Contact etch)及注入，形成接触口214，最后，在介质层212的上面进行金属沉积(Metal deposit)及刻蚀(Metal etch)，形成金属层213，如图2f。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种MOSFET的BTO结构制造工艺方法，其特征在于，包括：
步骤1、在N型外延层上沉积一层氧化硅-氮化硅-氧化硅结构的硬掩膜板，并用干法刻蚀将硬掩膜板开口；
步骤2、在所述硬掩膜板开口位置进行沟槽刻蚀，并在沟槽表面生长一层热氧化层，再在硅片表面整体沉积一层氮化硅层，即在沟槽表面形成一层热氧化层与氮化硅的结合层；
步骤3、在所述沟槽中开始沉积多晶硅，接着做对晶硅采用同刻工艺，使所述沟槽底部的多晶硅的厚度为1000-3000埃；
步骤4、对所述沟槽底部的多晶硅进行氧化，使其全部转变为氧化物；
步骤5、所述多晶硅氧化做完之后，用湿法刻蚀方式去掉所述氮化硅层、所述硬掩膜板及沟道中裸露在外的所述热氧化层与氮化硅的结合层，接着在沟槽中热生长栅氧化层，完成之后再沟槽中沉积多晶硅，并进行多晶硅回刻及退火工艺，形成多晶硅栅。
2.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤1中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为1000-3000埃、100-1000埃及250-1000埃。
3.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述热氧化层的厚度为100-1000埃。
4.如权利要求3所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述热氧化层的厚度为250埃。
5.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述氮化硅层的厚度为10-1000埃。
6.如权利要求5所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述氮化硅层的厚度为200埃。
7.如权利要求2所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤1中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为2000埃、500埃及500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310024341.8A CN103943503A (zh) | 2013-01-23 | 2013-01-23 | Mosfet的bto结构制造工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310024341.8A CN103943503A (zh) | 2013-01-23 | 2013-01-23 | Mosfet的bto结构制造工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103943503A true CN103943503A (zh) | 2014-07-23 |
Family
ID=51191114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310024341.8A Pending CN103943503A (zh) | 2013-01-23 | 2013-01-23 | Mosfet的bto结构制造工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943503A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004055884A1 (en) * | 2002-12-14 | 2004-07-01 | Koninklijke Philips Electronics N.V. | Manufacture of trench-gate semiconductor devices |
| US20050215013A1 (en) * | 1999-05-25 | 2005-09-29 | Advanced Analogic Technologies, Inc. | Trench semiconductor device having gate oxide layer with mulitiple thicknesses and processes of fabricating the same |
| US20090085107A1 (en) * | 2007-09-28 | 2009-04-02 | Force-Mos Technology Corp. | Trench MOSFET with thick bottom oxide tub |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
-
2013
- 2013-01-23 CN CN201310024341.8A patent/CN103943503A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050215013A1 (en) * | 1999-05-25 | 2005-09-29 | Advanced Analogic Technologies, Inc. | Trench semiconductor device having gate oxide layer with mulitiple thicknesses and processes of fabricating the same |
| WO2004055884A1 (en) * | 2002-12-14 | 2004-07-01 | Koninklijke Philips Electronics N.V. | Manufacture of trench-gate semiconductor devices |
| US20090085107A1 (en) * | 2007-09-28 | 2009-04-02 | Force-Mos Technology Corp. | Trench MOSFET with thick bottom oxide tub |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| CN104979198A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103545364B (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| CN104795332B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103928516A (zh) | 具有双平行沟道结构的半导体器件及其制造方法 | |
| CN105448984B (zh) | 一种FinFET及其制备方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN103632949A (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN102074478B (zh) | 一种沟槽式mos的制造工艺方法 | |
| WO2014153942A1 (zh) | 制备源漏准soi多栅结构器件的方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN102129999B (zh) | 沟槽型双层栅mos结构的制备方法 | |
| CN102184868A (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN103177965B (zh) | 鳍式场效应管的形成方法 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| CN103943503A (zh) | Mosfet的bto结构制造工艺方法 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN105225957B (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140723 |
|
| RJ01 | Rejection of invention patent application after publication |