CN103943065B - 一种移位寄存器单元、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，涉及显示驱动电路技术领域，移位寄存器单元包括：输入模块、复位模块、输出模块以及滤波模块；通过设置于输出模块相连接的滤波模块，可以在所述信号输出端输出信号时实现信号的稳定输出。从而可以在一定程度上吸收信号的波动从而优化显示装置工作时需要的行扫描控制信号，可以有效减小两级移位寄存器单元之间的不良影响，提高显示装置的显示质量。

Description

一种移位寄存器单元、栅极驱动电路及显示装置

技术领域

本发明涉及显示驱动电路技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路及显示装置。

背景技术

有机发光二极管（Organic Light Emitting Diode，OLED）作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED按驱动方式可分为PMOLED(Passive Matrix DrivingOLED，无源矩阵驱动有机发光二极管)和AMOLED（Active Matrix Driving OLED，有源矩阵驱动有机发光二极管）两种。传统的PMOLED随着显示装置尺寸的增大，通常需要降低单个像素的驱动时间，因而需要增大瞬态电流，从而导致功耗的大幅上升。而在AMOLED技术中，每个OLED均通过TFT(Thin Film Transistor，薄膜晶体管)开关电路逐行扫描输入电流，可以很好地解决这些问题。

阵列基板行驱动扫描电路（Gate on Array，简称GOA）是将栅极开关电路集成在阵列基板上，从而实现驱动电路的高度集成，从节省材料和减少工艺步骤两方面减低成本。

用于AMOLED显示器的行驱动扫描电路主要用于产生像素电路行选通信号，该电路由多级的移位寄存器单元串联构成，所以移位寄存器单元电路的设计直接关系到栅极扫描信号的性能。移位寄存器单元电路的电路功能模块图可以如图1所示。其工作状态分为采样、输出和复位三个阶段，每个工作状态在电路中有相应的功能模块实现。通过合理设计晶体管T1和晶体管T2的尺寸，确保行驱动单元电路有足够的驱动能力。

对于现有的栅极行驱动电路而言，行驱动扫描电路通常由多级移位寄存器单元串联构成，所以前一级电路的输出性能将直接影响后一级电路的工作状态，反之后一级单元电路也会影响到前一级电路的输出，当一级或多级移位寄存器单元存在输出不良时，这些不良影响将逐级累加至后续的各级移位寄存器单元，从而造成更为严重的显示不良，严重影响了行驱动扫描电路的整体性能。

发明内容

本发明的实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，可以减小两级移位寄存器单元之间的不良影响。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种移位寄存器单元，包括：输入模块、复位模块、输出模块以及滤波模块；

所述输入模块，连接信号输入端、第一时钟信号端、所述复位模块以及所述输出模块，用于根据所述信号输入端和所述第一时钟信号端输入的信号控制所述复位模块以及所述输出模块开启；

所述复位模块，还连接所述第一时钟信号端、电压端以及信号输出端，用于复位信号输出端输出的信号；

所述输出模块，还连接第二时钟信号端以及所述信号输出端，用于控制所述信号输出端信号的输出；

所述滤波模块，连接所述输出模块，用于在所述信号输出端输出信号时实现信号的稳定输出。

另一方面，本发明实施例还提供一种栅极驱动电路，包括串联的多个如上所述的移位寄存器单元；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端连接与其相邻的下一级移位寄存器单元的信号输入端。

此外，本发明实施例还提供一种显示装置，包括如上所述的栅极驱动电路。

本发明实施例提供的移位寄存器单元、栅极驱动电路及显示装置，通过设置于输出模块相连接的滤波模块，可以在所述信号输出端输出信号时实现信号的稳定输出。从而可以在一定程度上吸收信号的波动从而优化显示装置工作时需要的行扫描控制信号，可以有效减小两级移位寄存器单元之间的不良影响，提高显示装置的显示质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中一种移位寄存器单元的结构示意图；

图2为本发明实施例提供的一种移位寄存器单元的结构示意图；

图3为本发明实施例提供的一种移位寄存器单元的电路连接结构示意图；

图4为本发明实施例提供的一种移位寄存器单元工作时的信号时序波形图；

图5为本发明实施例提供的一种栅极驱动电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管除栅极之外的两极，将源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型，本发明实施例结构中的晶体管均以P型晶体管为例进行说明，它的特点是当栅极电极输入低压时，晶体管开启，可以想到的是在采用N型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本发明的实施例保护范围内的。

本发明实施例提供的移位寄存器单元，如图2所示，包括：输入模块1、复位模块2、输出模块3以及滤波模块4。

其中，输入模块1，连接信号输入端INPUT、第一时钟信号端CLK、复位模块2以及输出模块3，用于根据信号输入端INPUT和第一时钟信号端CLK输入的信号控制复位模块2以及输出模块3开启。

复位模块2，还连接第一时钟信号端CLK、电压端V以及信号输出端OUTPUT，用于复位信号输出端OUTPUT输出的信号。

输出模块3，还连接第二时钟信号端CLKB以及信号输出端OUTPUT，用于控制信号输出端OUTPUT信号的输出。

滤波模块4，连接输出模块3，用于在信号输出端OUTPUT输出信号时实现信号的稳定输出。

本发明实施例提供的移位寄存器单元，通过设置于输出模块相连接的滤波模块，可以在所述信号输出端输出信号时实现信号的稳定输出。从而可以在一定程度上吸收信号的波动从而优化显示装置工作时需要的行扫描控制信号，可以有效减小两级移位寄存器单元之间的不良影响，提高显示装置的显示质量。

需要说明的是，在本发明实施例中，电压端V可以输入高电压VGH。

进一步地，如图3所示，输入模块1可以包括：

第一晶体管T1，其第一极连接信号输入端INPUT，其栅极连接第一时钟信号端CLK，其第二极连接复位模块2以及输出模块3。

复位模块2可以包括：

第二晶体管T2，其第一极连接第一时钟信号端CLK，其栅极连接第一晶体管T1的第二极。

第三晶体管T3，其第一极和栅极均连接第一时钟信号端CLK，其第二极连接第二晶体管T2的第二极。

第四晶体管T4，其第一极连接电压端V，其栅极连接第二晶体管T2的第二极，其第二极连接信号输出端OUTPUT。

第一电容C1，其一端连接电压端V，其另一端连接第四晶体管T4的栅极。

输出模块3可以包括：

第五晶体管T5，其第一极连接第二时钟信号端CLKB，其栅极连接第一晶体管T1的第二极，其第二极连接信号输出端OUTPUT。

第二电容C2，其一端连接第五晶体管T5的栅极，其另一端连接第五晶体管T5的第二极。

进一步地，在本发明实施例中，滤波模块4可以采用各种具有类似功能的已知器件或电路结构实现。例如，在如图3所示的移位寄存器单元中，滤波模块4可以包括：

滤波电阻Rc，其串联在第五晶体管T5的栅极与第二电容C2的一端之间。

滤波电容Cc，其并联于滤波电阻Rc的两端。

其中，滤波模块4由一个电阻和一个电容并联组成，形成RC滤波结构，其主要作用是在晶体管T5开启的输出阶段吸收T5栅极处控制信号产生的波动，避免由于信号波动影响自举电容C2的充放电，保证输出信号OUTPUT能够正常的输出。

其中，滤波电阻Rc可以直接用PSi走线形成，从而可以进一步节省面积。

在如图3所示的像素电路内，仅包括5个P型晶体管和2个电容的设计，这样一种结构的像素电路使用的元器件数量较少，便于设计和制造。

驱动这样一种像素电路的信号时序可以如图4所示，该移位寄存器单元电路的工作原理如下：

该移位寄存器单元由两个互补的时钟信号CLK和CLKB控制，上一级单元电路的输出G[n-1]作为本级的输入信号INPUT。该单元电路的工作过程可以分为输入采样、输出、复位三个阶段。

采样阶段：此阶段如图4中第I阶段所示，输入信号INPUT为低电位信号，时钟信号CLK亦为低，则晶体管T1导通，所以此时N1点的电平相应的被拉低到VGL+2∣Vthp∣，其中Vthp为晶体管的阈值电压。此时，晶体管T2和T3均导通，N2点为低电平，故晶体管T4导通，输出G[n]为高电平VGH。而此时由于N1点低电平，晶体管T5导通，CLKB信号也为高电平，从而确保了输出G[n]为高电平。此时电容C2被充电，对输入信号进行采样，C2两端的电压差被为VGH–VGL-∣Vthp∣。

输出阶段：此阶段如图4中第II阶段所示，INPUT和CLK信号为高，晶体管T1关闭，N1点的电平由C1保持，为VGL+2∣Vthp∣的低电平，故晶体管T5导通，CLKB为低电平，此时输入G[n]为低电平。此时N2点为高电平，晶体管T4亦关闭，不会对输出G[n]产生影响，确保了输出行驱动信号G[n]的低电平状态以打开相应的像素电路中的开关晶体管。

复位阶段：此阶段如图4中第III阶段所示，CLK为低电平，晶体管T1导通，INPUT为高电平，相应的N1点的电平将拉高为高电平，则晶体管T2关闭，同时CLK为低，晶体管T3导通，N2点的电位被拉低，则晶体管T4导通，输入G[n]再次被拉高为高电平，实现输出的复位。

在该行移位寄存器的非选通阶段，电容C1保持了N2点的低电压状态，从而确保了晶体管T5的导通，输出G[n]保持为高，增加了输出信号的稳定性。

滤波模块4由一个电阻和一个电容并联组成，形成RC滤波结构，其主要作用是在晶体管T5开启的输出阶段吸收T5栅极处控制信号产生的波动，避免由于信号波动影响自举电容C2的充放电，保证输出信号OUTPUT能够正常的输出。

采用这样一种结构的移位寄存器单元，可以在一定程度上吸收信号的波动从而优化显示装置工作时需要的行扫描控制信号，可以有效减小两级移位寄存器单元之间的不良影响，提高显示装置的显示质量。

需要说明的是，在本发明实施例所提供的像素电路中，是以第一至第五晶体管均采用P型晶体管为例进行的说明。这样一种像素电路驱动信号时序可以如图4所示。

当第一至第五晶体管均采用N型晶体管时，通过将各驱动信号分别进行反相处理，同样可以实现上述功能，具体的驱动原理可以参照上述各个阶段的描述，此处不再赘述。

本发明实施例提供的一种栅极驱动电路，如图5所示，包括串联的多个移位寄存器单元，除最后一级移位寄存器单元外，其余每一级的移位寄存器单元STAGE_n的本级信号输出端OUTPUT输出的栅极行扫描信号G[n]连接与其相邻的下一级移位寄存器单元STAGE_n+1的信号输入端INPUT。

在如图5所示的栅极驱动电路中，第一级移位寄存器单元STAGE_1的信号输入端INPUT输入帧起始信号STV。

本发明实施例提供的栅极驱动电路，包括多级移位寄存器单元，在每一级移位寄存器单元中通过设置于输出模块相连接的滤波模块，可以在所述信号输出端输出信号时实现信号的稳定输出。从而可以在一定程度上吸收信号的波动从而优化显示装置工作时需要的行扫描控制信号，可以有效减小两级移位寄存器单元之间的不良影响，提高显示装置的显示质量。

本发明实施例还提供一种显示装置，可以包括如上所述的栅极驱动电路。

其中，栅极驱动电路所包括的移位寄存器单元的结构已在前述实施例中做了详细的描述，此处不做赘述。

本发明实施例提供的显示装置，包括栅极驱动电路，该栅极驱动电路又包括多级移位寄存器单元，在每一级移位寄存器单元中通过设置于输出模块相连接的滤波模块，可以在所述信号输出端输出信号时实现信号的稳定输出。从而可以在一定程度上吸收信号的波动从而优化显示装置工作时需要的行扫描控制信号，可以有效减小两级移位寄存器单元之间的不良影响，提高显示装置的显示质量。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分流程可以通过计算机程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种移位寄存器单元，其特征在于，包括：输入模块、复位模块、输出模块以及滤波模块；

所述输入模块，连接信号输入端、第一时钟信号端、所述复位模块以及所述输出模块，用于根据所述信号输入端和所述第一时钟信号端输入的信号控制所述复位模块以及所述输出模块开启；

所述复位模块，还连接所述第一时钟信号端、电压端以及信号输出端，用于复位信号输出端输出的信号；

所述输出模块，还连接第二时钟信号端以及所述信号输出端，用于控制所述信号输出端信号的输出；

所述滤波模块，连接所述输出模块，用于在所述信号输出端输出信号时实现信号的稳定输出；

所述输入模块为第一晶体管，其第一极连接信号输入端，其栅极连接第一时钟信号端，其第二极连接复位模块以及输出模块；

所述输出模块包括：

第五晶体管，其第一极连接第二时钟信号端，其栅极连接所述第一晶体管的第二极，其第二极连接信号输出端；

第二电容，其一端连接所述第五晶体管的栅极，其另一端连接所述第五晶体管的第二极；所述滤波模块包括：

滤波电阻，其串联在所述第五晶体管的栅极与所述第二电容的一端之间；

滤波电容，其并联于所述滤波电阻的两端，所述滤波电阻直接用Psi走线而成。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括：

第二晶体管，其第一极连接第一时钟信号端，其栅极连接所述第一晶体管的第二极；

第三晶体管，其第一极和栅极均连接第一时钟信号端，其第二极连接所述第二晶体管的第二极；

第四晶体管，其第一极连接电压端，其栅极连接所述第二晶体管的第二极，其第二极连接信号输出端；

第一电容，其一端连接电压端，其另一端连接所述第四晶体管的栅极。

3.根据权利要求1-2任一项所述的移位寄存器单元，其特征在于，所述晶体管均为P型晶体管，或所述晶体管均为N型晶体管；

当所述晶体管均为P型晶体管时，每一个所述晶体管的第一极均为源极，每一个所述晶体管的第二极均为漏极。

4.一种栅极驱动电路，其特征在于，包括串联的多个如权利要求1-3任一所述的移位寄存器单元；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端连接与其相邻的下一级移位寄存器单元的信号输入端。

5.根据权利要求4所述的栅极驱动电路，其特征在于，第一级移位寄存器单元的所述信号输入端输入帧起始信号。

6.一种显示装置，其特征在于，包括如权利要求4或5所述的栅极驱动电路。