CN103457598A - 电平移位电路及包括该电平移位电路的栅极驱动电路 - Google Patents

电平移位电路及包括该电平移位电路的栅极驱动电路 Download PDF

Info

Publication number
CN103457598A
CN103457598A CN2012102764769A CN201210276476A CN103457598A CN 103457598 A CN103457598 A CN 103457598A CN 2012102764769 A CN2012102764769 A CN 2012102764769A CN 201210276476 A CN201210276476 A CN 201210276476A CN 103457598 A CN103457598 A CN 103457598A
Authority
CN
China
Prior art keywords
circuit
transistor
signal
level shift
current mirroring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102764769A
Other languages
English (en)
Other versions
CN103457598B (zh
Inventor
方诚晚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103457598A publication Critical patent/CN103457598A/zh
Application granted granted Critical
Publication of CN103457598B publication Critical patent/CN103457598B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种电平移位电路及包括该电平移位电路的栅极驱动电路。该电平移位电路包括：多个开关装置，通过电阻器被连接至预定直流电源，并由不同的驱动信号操作；增益转换单元，由分别从多个开关装置输出的第一信号操作，并生成具有在第一信号的预定范围内的电平的第二信号；以及去噪单元，被连接至所述多个开关装置中的至少一个输出端子，以防止所述增益转换单元发生故障，其中增益转换单元通过逆变电路将第二信号输入至高侧栅极驱动电路。

Description

电平移位电路及包括该电平移位电路的栅极驱动电路
相关申请的交叉引用
本申请要求于2012年5月31日向韩国知识产权局提交的韩国专利申请No.10-2012-0058072的优先权，该申请的公开内容通过引用结合与此。
技术领域
本发明涉及一种能够防止由于电压突然波动而导致的故障同时即便操作电压的范围具有负电位也能稳定操作的电平移位电路，以及包括该电平移位电路的栅极驱动电路。
背景技术
移位电路是一种平移作为具有低电压电平的控制信号的开/关信号以使高侧栅极驱动电路的电压电平或高或低的电路。为了驱动诸如高侧绝缘栅双极晶体管（IGBT）或金属氧化物半导体场效应晶体管（MOSFET）的开关装置，在相关技术中主要使用相对便宜的结构简单的脉冲变压器。然而，所述脉冲变压器的工作速度较低，因此电平移位电路已经主要被用于高侧栅极驱动电路。通常，电平移位电路包括公共源，该公共源的负载电阻器被连接至开关装置（一般为晶体管）的输出端子。
用于高侧栅极驱动电路的通用电平移位电路接收具有不同相位的脉冲信号作为输入信号并平移所接收的脉冲信号的电平以生成输出信号。将输出信号被施加到高侧栅极驱动电路的逆变器的输入端子。在这种情况下，当输出信号的电平只变为地电平时，在施加到逆变器的输入端子的输出信号的电平从高侧栅极驱动电路参考电压的电位降到负（-）电位的情况下，高侧栅极驱动电路可能会出现故障。
在下列相关技术文献中，专利文献1涉及一种用于高侧栅极驱动电路的电平移位电路，并公开了VIV移位器改变被施加到高侧栅极驱动电路的逆变器的输入端子的信号的电平范围的内容，但没有公开如在本发明中使用电流镜电路的结构简单的电平移位电路。另外，专利文献2公开了防止由于电压（dv/dt）突然波动而导致的故障的内容，但没有公开防止当高侧栅极驱动电路的参考电压降到负（-）电位时发生故障的内容。
【相关技术文献】
（专利文献1）韩国专利No.10-1083093-0000
（专利文献2）韩国专利公开号10-2006-0005515
发明内容
本发明的一方面提供一种电平移位电路，包括：增益转换单元，该增益转换单元包括即使高侧栅极驱动电路的参考电压降到负（-）电位也能够稳定操作的电流镜电路；以及去噪单元，能够防止当电压突然发生波动时增益转换单元发生故障。
根据本发明的一方面，提供了一种电平移位电路，该电平移位电路包括：多个开关装置，通过电阻器被连接至预定直流电源，并由不同的驱动信号操作；增益转换单元，由分别从多个开关装置输出的第一信号操作，并生成具有在所述第一信号的预定范围内的电平的第二信号；以及去噪单元，被连接至所述多个开关装置中的至少一个输出端子，以防止所述增益转换单元发生故障，其中，增益转换单元通过逆变电路将第二信号输入至高侧栅极驱动电路。
多个开关装置可包括第一开关装置和第二开关装置，该第一开关装置和第二开关装置由不同的驱动信号操作以生成不同的输出信号，增益转换电路可包括连接至第一开关装置的输出端子的第三开关装置，去噪单元可包括连接至第二开关装置的输出端子的第四开关装置。
所述增益转换单元可以包括由第三开关装置的导通和截止操作控制的电流镜电路。
该电流镜电路可以将电流镜比率设置为使得在第四开关装置中流动的电流高于在所述电流镜电路的输出端子中流动的电流。
该增益转换单元可以生成具有与第一信号不同的范围内的信号电平的第二信号。
该电平移位电路可进一步包括滤波电路，该滤波电路被连接在该增益转换单元的输出端子和所述逆变器的输入端子之间，以对脉冲宽度小于驱动信号的脉冲宽度的信号进行滤波。
所述多个开关装置、增益转换单元以及去噪单元包括在单一集成电路（IC）中。
根据本发明的另一方面，提供一种电平移位电路，该电平移位电路包括：第一晶体管和第二晶体管，被控制以便由具有不同相位的第一脉冲和第二脉冲导通或截止；第一电阻器和第二电阻器，分别连接在第一晶体管和第二晶体管的漏极端子与预定直流电源之间；第三晶体管，连接至所述第一晶体管的漏极端子，第四晶体管，连接至所述第二晶体管的漏极端子；以及第一电流镜电路，具有连接至所述第三晶体管的漏极端子的输入端子以及连接至所述第四晶体管的漏极端子的输出端子，其中第四晶体管防止由于所述第一电阻器和所述第二电阻器中的至少一个因直流电源变化而出现电压降导致。
所述电平移位电路可以进一步包括：第五晶体管，连接至第二晶体管的漏极端子；第六晶体管，连接至第一晶体管的漏极端子；以及第二电流镜电路，具有连接至第五晶体管的漏极端子的输入端子以及连接至第六晶体管的漏极端子，其中所述第六晶体管防止由于所述第一电阻器和所述第二电阻器中的至少一个因直流电源变化而出现电压降导致第二电流镜电路的输出波动。
第一电流镜电路可以通过处理作为输入信号的第一脉冲信号来生成第一输出信号，所述第二电流镜电路可以通过处理作为输入信号的第二脉冲信号来生成第二输出信号。
该电平移位电路可以进一步包括逆变电路，该逆变电路被连接至第一电流镜电路的输出端子以便将所述电流镜电路的输出信号传递给高侧逻辑电路。
该电平移位电路可以进一步包括滤波电路，该滤波电路被连接至第一电流镜电路的输出端子以便滤除由于脉冲宽度小于第一脉冲信号和第二脉冲信号的脉冲宽度的脉冲信号导致的噪声。
所述第一电流镜电路可以将电流镜比率设置为使得在第四晶体管中流动的电流高于在第一电流镜电路的输出端子中流动的电流。
根据本发明的另一方面，提供了一种包括上述电平移位电路的栅极驱动电路。
附图说明
结合附图，根据下文的详细描述，本发明的上述及其他方面、特征和其他优势将变得更加显而易见，其中：
图1为示出根据本发明实施方式的电平移位电路的框图；
图2和图3为示出根据本发明实施方式的电平移位电路的电路图；
图4为用于描述根据本发明实施方式的电平移位电路工作的图；
图5为示出根据本发明实施方式的包括电平移位电路的高侧栅极驱动电路的电路图。
具体实施方式
将参照附图对本发明的实施方式进行更详细的描述。将对这些实施方式进行详细描述以允许本领域的技术人员实施本发明。应理解本发明的各个实施方式不相同但不一定是排它的。例如，在不背离本发明的精神和范围的情况下，在本发明的实施方式中描述的具体形状、配置及特征可以在另一个实施方式中实现。另外，应理解在不背离本发明的精神和范围的情况下可以改变每个所公开的实施方式中的各个组件的位置及布置。因此，下面描述的具体实施方式不应被理解为是限制性的。另外，如果合适的话，本发明的范围仅由所附权利要求及其同等物限定。在所有附图中，类似参考编号将用于描述相同或类似的功能。
下文中，将参照附图对本发明的实施方式进行详细的描述，以使本领域的技术人员可以轻松实施本发明。
图1为示出了根据本发明实施方式的电平移位电路的框图。
参照图1，根据本发明实施方式的电平移位电路100可以包括多个开关装置110、增益转换单元120以及去噪单元130。多个开关装置110被连接到脉冲发生器150，去噪单元130的输出可通过逆变器140被连接到高侧栅极驱动电路160。
脉冲发生器150生成具有不同相位的一个或多个脉冲信号。由脉冲发生器150生成的脉冲信号可以分别被施加到多个开关装置110，以控制每个开关装置的接通和截止。多个开关装置110分别被连接至具有预定电压的节点，将通过分别接通和截止多个开关装置110在低压区中施加的脉冲信号被平移为高压区的第一信号，转而传递该第一信号。
通过设置分别从多个开关装置110输出的多个第一信号来对增益转换单元120进行操作。增益转换单元120可以生成具有在与多个第一信号不同的范围内的电压电平的多个第二信号。增益转换单元120被设置在多个开关装置110和逆变器140之间，从而在即使参考电压VS降到负（-）电位的情况下也确保稳定操作。下面将对增益转换单元120的详细操作进行描述。
去噪单元130接收由多个开关装置110生成的多个第一信号中的至少一部分并防止增益转换单元120出故障。当通在过电阻器连接到多个开关装置110的节点的电压突然改变（dv/dt）时，可能会出现电压降以便为存在于多个开关装置110中的寄生电容充电，因此可能出现故障。去噪单元130防止该故障，下面将与增益转换单元120类似地对所述去噪单元130的详细操作进行描述。
从增益转换单元120输出的第二信号经由逆变器140被输入至高侧栅极驱动电路160。例如，穿过逆变器140的信号可被输入至高侧栅极驱动电路160的S-R锁存器，S-R锁存器的输出信号可被输入至栅极驱动器以便驱动连接至栅极驱动器的输出端子的高电压输出装置的栅极。
图2和图3示出了根据本发明实施方式的电平移位电路的电路图。
首先参照图2，从脉冲发生器150输出的两个信号SET及RESET分别被输入至多个开关装置110。在本发明的实施方式中，多个开关装置110可以包括晶体管MS和MR。在这种情况下，信号SET可被输入至晶体管MS的栅极端子，信号RESET可被输入至晶体管MR的栅极端子。信号SET及信号RESET具有不同的相位，因此晶体管MS和晶体管MR也具有不同的导通时间。
晶体管MS和晶体管MR的漏极端子通过电阻器RS和电阻器RR分别连接至电压（VB）。例如，当晶体管MS导通时，通过电压VB在电阻器RS的一端生成电压。在电阻器RS的一端生成的电压是信号SETB，信号SETB被输入至增益转换单元120的晶体管MP1的栅极端子。
增益转换单元120的晶体管MP1包括连接到电压VB的源极端子，接收信号SETB的栅极端子以及连接到晶体管MN1的漏极端子的漏极端子。晶体管MN1根据晶体管MP1的操作被驱动，晶体管MN1与晶体管MN2一起构造电流镜电路。在下文中，将对图2所示的电路的详细操作进行描述。
当信号SET为高并被施加至晶体管MS的栅极端子时，在连接到晶体管MS的漏极端子的电阻器RS发生电压降，并且晶体管MP1由于电阻器RS发生电压降而被操作。当晶体管MP1导通时，晶体管MN1和晶体管MN2用作电流镜电路，信号SETB_P从上拉至电阻器RSS的晶体管MN2的漏极端子输出。在这种情况下，SETB_P的电压降至包括逆变器140的高侧栅极驱动电路的阈值电压VTH之下，结果恢复了信号SET，使得高侧栅极驱动电路可以正常操作。
在这种情况下，根据下列等式1，将由电阻器RS发生的电压降VRS平移为电阻器RSS上的电压降VRSS。在等式1中，Gm表示晶体管MP1的跨导电容，m表示由晶体管MN1和晶体管MN2确定的电流镜比率。
VRSS=VRS*Gm*m RSS    等式1
当电阻器RS的值增加时，提高对晶体管MS和晶体管MR的寄生电容组件的噪声特征，当参考电压VS降至负（-）电位时整个电路可能会出故障。也就是说，在电压VB高于VBS-VTH的条件下整个电路正常操作，当VS降至具有负电位时，逆变器140的阈值电压VTH还可以减至负电位，因此逆变器140不可以正常操作，因为即便当信号SETB在电位和0V的电压VB之间摇摆时该逆变器也不会越过阈值电压VTH的电位。图2所示的增益转换器单元120目的在于解决上述问题，在本发明的实施方式中，信号SETB_P而不是信号SETB被输入至逆变器140，该信号SETB_P的增益被平移（shift）。
信号SETB具有在电压VB的电位和0V的电位之间的值。另一方面，信号SETB_P的电位具有在电压VB的电位和参考电压VS的电位之间的值。因此，即便在参考电压VS的电位降到负（-）值且因此具有逆变器140的逻辑电路的阈值电压VTH的电位同样具有负（-）值的情况下，信号SETB_P在包括阈值电压VTH的电位的范围内改变，因此可以正常操作包括逆变器140的逻辑电路。
同时，跨接在电阻器RSS上的晶体管MP2可以用作去噪单元130。也就是说，当电压VB的电位（dV/dt）突然改变时，生成为晶体管MS和晶体管MR的寄生电容充电的电流，因此电阻器RS和电阻器RR之间会出现意想不到的电压降。晶体管MP2防止由意想不到的电压降产生的电路故障。
在图2中，当由于电压VB的电位突然改变而导致电阻器RR上出现电压降时，晶体管MP2导通。因此，不出现通过电阻器RSS电压降，仍然可以使信号SETB_P的电位维持在较高的状态下。可以从上述配置中除去同相噪声。在这种情况下，可以将晶体管MP2的电流设置为高于晶体管MN2的电流。
同时，图3所示的电路的操作与图2类似。然而，图3所示的电路与图2所示的电路的区别在于增益转换单元120中包括的晶体管MP3通过信号RESETB操作电流镜电路，去噪单元130中包括的晶体管MP4的导通和截止通过信号SETB控制。
图2和图3所示的电路可以包括在单个电平移位电路中，当参考电压VS的电位降至负（-）电位时，可以防止由于信号SETB和信号RESETB而导致的故障。可以通过包括图2和图3所示的晶体管MP2和晶体管MP4来解决由于电压VB的电位突然改变而出现的故障。
参照图3，滤波电路170可另外设置在增益转换单元120的输出端子和逆变器140的输入端子在之间。滤波电路170可以滤除脉冲宽度小于PW的噪声信号，使得当从脉冲发生器150输出的信号SET和RESET的脉冲宽度为PW时不向包括逆变器140的逻辑电路传递噪声信号。图3所示的滤波电路170还可以用于图2。
图4为示出了根据本发明实施方式的操作电平移位电路的曲线图。
参照图4，当将参考电压VS变为负（-）电位时，示出了高侧栅极驱动电路的输出信号H0。也就是说，即便在将参考电压VS的电位变为-10.0V的情况下，也可正常输出高侧栅极驱动电路的输出信号H0，因此，可以确保具有负（-）电位的参考电压VS相对广泛的正常操作范围。
图4的曲线模拟示出了在假定将参考电压VS变为-10.0V的情况下正常输出高侧栅极驱动电路的输出信号H0。因此，本发明的范围不限于图4的曲线，因此可以修改并实现图1至图3所示的电路以便为具有不同值和范围的参考电压VS正常生成输出信号H0。
图5为示出根据本发明实施方式的包括电平移位电路的高侧栅极驱动电路的电路图。
参照图5，脉冲发生器550生成的多个信号SET和RESET分别被输入至多个晶体管MS和MR的栅极端子。晶体管MS和MR的漏极端子分别通过电阻器RS和RR连接至电压VB，当各晶体管MS和MR导通时，发生通过电阻器RS和RR的电压降。因电压降而生成的多个信号SETB和RESETB被输入至增益转换单元520和去噪单元530，增益转换单元520输出信号SETB_P和RESETB_P用于分别操作多个逆变器INV1和INV2。增益转换单元520和去噪单元530的操作如参照图2和图3所述，滤波电路可另外设置在增益转换单元520的输出端子和逆变器INV1和INV2的输入端子之间。
多个逆变器INV1和INV2的输出信号被施加到S-R锁存器563，并且S-R锁存器563的输出信号输入至栅极驱动器565。栅极驱动器565的输出信号VOUT可以被连接到高压输出装置的栅极端子，诸如此类。
如上所述，即便在高侧栅极驱动电路的参考电压的电位降至负（-）电位的情况下也可以稳定操作电平移位电路，当电压突然波动时，可以通过排除电压降的影响来防止故障发生。
尽管结合实施例示出并描述了本发明，但对本领域技术人员显而易见的是，在不背离如所附权利要求所述的本发明的精神和范围的情况下，可以进行修改和变更。

Claims (15)

1.一种电平移位电路，包括：
多个开关装置，通过电阻器被连接至预定直流电源，并由不同的驱动信号操作；
增益转换单元，由分别从所述多个开关装置输出的第一信号操作，并生成具有在所述第一信号的预定范围内的电平的第二信号；以及
去噪单元，被连接至所述多个开关装置中的至少一个输出端子，以防止所述增益转换单元发生故障，
所述增益转换单元通过逆变电路将所述第二信号输入至高侧栅极驱动电路。
2.根据权利要求1所述的电平移位电路，其中，所述多个开关装置包括第一开关装置和第二开关装置，所述第一开关装置和所述第二开关装置由不同的驱动信号操作以生成不同的输出信号，
所述增益转换单元包括连接至所述第一开关装置的输出端子的第三开关装置，
所述去噪单元包括连接至所述第二开关装置的输出端子的第四开关装置。
3.根据权利要求2所述的电平移位电路，其中，所述增益转换单元包括电流镜电路，所述电流镜电路由所述第三开关装置的导通和截止操作控制。
4.根据权利要求3所述的电平移位电路，其中，所述电流镜电路将电流镜比率设置为使得在所述第四开关装置中流动的电流高于在所述电流镜电路的输出端子中流动的电流。
5.根据权利要求1所述的电平移位电路，其中，所述增益转换单元生成具有在与所述第一信号不同的范围内的信号电平的所述第二信号。
6.根据权利要求1所述的电平移位电路，进一步包括滤波电路，所述滤波电路被连接在所述增益转换单元的输出端子和所述逆变器的输入端子之间，以对脉冲宽度小于所述驱动信号的脉冲宽度的信号进行滤波。
7.根据权利要求1所述的电平移位电路，其中，所述多个开关装置、所述增益转换单元以及所述去噪单元包括在单个集成电路（IC）中。
8.一种电平移位电路，包括：
第一晶体管和第二晶体管，被控制以便由具有不同相位的第一脉冲信号和第二脉冲信号导通和截止；
第一电阻器和第二电阻器，分别被连接在所述第一晶体管和所述第二晶体管的漏极端子与预定直流电源之间；
第三晶体管，被连接至所述第一晶体管的漏极端子；
第四晶体管，被连接至所述第二晶体管的漏极端子；以及
第一电流镜电路，具有连接至所述第三晶体管的漏极端子的输入端子和连接至所述第四晶体管的漏极端子的输出端子，
所述第四晶体管防止由于所述第一电阻器和所述第二电阻器中的至少一个因直流电源变化而出现电压降导致所述第一电流镜电路的输出波动。
9.根据权利要求8所述的电平移位电路，进一步包括：
第五晶体管，被连接至所述第二晶体管的漏极端子；
第六晶体管，被连接至所述第一晶体管的漏极端子；以及
第二电流镜电路，具有连接至所述第五晶体管的漏极端子的输入端子和连接至所述第六晶体管的漏极端子的输出端子，
其中，所述第六晶体管防止由于所述第一电阻器和所述第二电阻器中的至少一个因直流电源变化而出现电压降导致所述第二电流镜电路的输出波动。
10.根据权利要求9所述的电平移位电路，其中，所述第一电流镜电路通过处理作为输入信号的所述第一脉冲信号来生成第一输出信号，以及
所述第二电流镜电路通过处理作为输入信号的所述第二脉冲信号来生成第二输出信号。
11.根据权利要求8所述的电平移位电路，进一步包括逆变电路，所述逆变电路被连接至所述第一电流镜电路的输出端子，以将所述电流镜电路的输出信号传递至高侧逻辑电路。
12.根据权利要求11所述的电平移位电路，进一步包括滤波电路，所述滤波电路被连接至所述第一电流镜电路的输出端子，以滤除由于脉冲宽度小于所述第一脉冲信号和所述第二脉冲信号的脉冲宽度的脉冲信号导致的噪声。
13.根据权利要求8所述的电平移位电路，其中，所述第一电流镜电路将电流镜比率设置为使得在所述第四晶体管中流动的电流高于在所述第一电流镜电路的输出端子中流动的电流。
14.根据权利要求8所述的电平移位电路，其中，所述第一至第四晶体管、所述第一和第二电阻器及所述第一电流镜电路被包括在单个集成电路（IC）中。
15.一种包括根据权利要求1至14中任一项所述的电平移位电路的栅极驱动电路。
CN201210276476.9A 2012-05-31 2012-08-04 电平移位电路及包括该电平移位电路的栅极驱动电路 Expired - Fee Related CN103457598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0058072 2012-05-31
KR1020120058072A KR101350545B1 (ko) 2012-05-31 2012-05-31 레벨 변환 회로 및 그를 포함하는 게이트 드라이버 회로

Publications (2)

Publication Number Publication Date
CN103457598A true CN103457598A (zh) 2013-12-18
CN103457598B CN103457598B (zh) 2016-06-22

Family

ID=49669417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210276476.9A Expired - Fee Related CN103457598B (zh) 2012-05-31 2012-08-04 电平移位电路及包括该电平移位电路的栅极驱动电路

Country Status (3)

Country Link
US (1) US8624655B2 (zh)
KR (1) KR101350545B1 (zh)
CN (1) CN103457598B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943065A (zh) * 2014-03-27 2014-07-23 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN108885677A (zh) * 2016-04-01 2018-11-23 侯经权 直接驱动功率控制
CN109661701A (zh) * 2016-09-01 2019-04-19 夏普株式会社 有源矩阵基板和显示装置
CN109696615A (zh) * 2017-10-23 2019-04-30 恩智浦有限公司 用于识别装置输出处的故障的方法和其系统
CN111771335A (zh) * 2018-03-05 2020-10-13 德克萨斯仪器股份有限公司 电平移位器电路
CN112019001A (zh) * 2019-05-30 2020-12-01 罗姆股份有限公司 高侧晶体管的驱动电路、开关电路、dc/dc转换器的控制器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632438B (zh) * 2016-01-08 2017-12-08 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
EP3723287A1 (en) * 2019-04-11 2020-10-14 Koninklijke Philips N.V. Ultrasound transducer driver circuit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552731A (en) * 1994-09-16 1996-09-03 Sgs-Microelectronics S.R.L. Integrated control circuit with a level shifter for switching an electronic switch
US6369612B1 (en) * 2000-07-27 2002-04-09 Xilinx, Inc. High voltage level-shifter with tri-state output driver
WO2003055072A1 (en) * 2001-12-21 2003-07-03 Bang & Olufsen Icepower A/S Half-bridge driver and power conversion system with such driver
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
KR20040080343A (ko) * 2003-03-07 2004-09-18 산요덴키가부시키가이샤 하프 브릿지형 인버터 회로
KR20060005515A (ko) * 2004-07-13 2006-01-18 페어차일드코리아반도체 주식회사 레벨 쉬프트 회로 및 이의 오동작 방지 방법
TW200849823A (en) * 2007-04-27 2008-12-16 Mosaid Technologies Inc Voltage level shifter and buffer using same
US7548029B2 (en) * 2004-06-02 2009-06-16 International Rectifier Corporation Bi-directional current sensing by monitoring VS voltage in a half or full bridge circuit
KR101083093B1 (ko) * 2004-09-03 2011-11-16 페어차일드코리아반도체 주식회사 게이트 드라이버 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635975B2 (ja) 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路
JP2005020392A (ja) 2003-06-26 2005-01-20 Toshiba Lsi System Support Kk 信号伝送回路およびドライブ装置
JP2010226703A (ja) 2009-02-27 2010-10-07 Renesas Electronics Corp レベルシフト回路及びこれを備えたスイッチ回路
TWI446713B (zh) * 2011-03-11 2014-07-21 Richtek Technology Corp 改良抗雜訊的浮接閘驅動器電路結構及其方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552731A (en) * 1994-09-16 1996-09-03 Sgs-Microelectronics S.R.L. Integrated control circuit with a level shifter for switching an electronic switch
US6369612B1 (en) * 2000-07-27 2002-04-09 Xilinx, Inc. High voltage level-shifter with tri-state output driver
WO2003055072A1 (en) * 2001-12-21 2003-07-03 Bang & Olufsen Icepower A/S Half-bridge driver and power conversion system with such driver
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
KR20040080343A (ko) * 2003-03-07 2004-09-18 산요덴키가부시키가이샤 하프 브릿지형 인버터 회로
US7548029B2 (en) * 2004-06-02 2009-06-16 International Rectifier Corporation Bi-directional current sensing by monitoring VS voltage in a half or full bridge circuit
KR20060005515A (ko) * 2004-07-13 2006-01-18 페어차일드코리아반도체 주식회사 레벨 쉬프트 회로 및 이의 오동작 방지 방법
KR101083093B1 (ko) * 2004-09-03 2011-11-16 페어차일드코리아반도체 주식회사 게이트 드라이버 회로
TW200849823A (en) * 2007-04-27 2008-12-16 Mosaid Technologies Inc Voltage level shifter and buffer using same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943065A (zh) * 2014-03-27 2014-07-23 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103943065B (zh) * 2014-03-27 2017-02-01 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN108885677A (zh) * 2016-04-01 2018-11-23 侯经权 直接驱动功率控制
CN108885677B (zh) * 2016-04-01 2022-05-17 侯经权 直接驱动功率控制
CN109661701A (zh) * 2016-09-01 2019-04-19 夏普株式会社 有源矩阵基板和显示装置
US10942409B2 (en) 2016-09-01 2021-03-09 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN109696615A (zh) * 2017-10-23 2019-04-30 恩智浦有限公司 用于识别装置输出处的故障的方法和其系统
CN109696615B (zh) * 2017-10-23 2023-04-21 恩智浦有限公司 用于识别装置输出处的故障的方法和其系统
CN111771335A (zh) * 2018-03-05 2020-10-13 德克萨斯仪器股份有限公司 电平移位器电路
CN111771335B (zh) * 2018-03-05 2024-05-31 德克萨斯仪器股份有限公司 电平移位器电路
CN112019001A (zh) * 2019-05-30 2020-12-01 罗姆股份有限公司 高侧晶体管的驱动电路、开关电路、dc/dc转换器的控制器
CN112019001B (zh) * 2019-05-30 2024-02-13 罗姆股份有限公司 高侧晶体管的驱动电路、开关电路、控制器

Also Published As

Publication number Publication date
US20130320956A1 (en) 2013-12-05
CN103457598B (zh) 2016-06-22
KR20130134509A (ko) 2013-12-10
US8624655B2 (en) 2014-01-07
KR101350545B1 (ko) 2014-01-13

Similar Documents

Publication Publication Date Title
CN103457598A (zh) 电平移位电路及包括该电平移位电路的栅极驱动电路
US10707862B2 (en) Power-on reset circuit and under-voltage lockout circuit comprising the same
JP6351736B2 (ja) 自己消弧型半導体素子の短絡保護回路
US20140062361A1 (en) Driver for switching element and control system for rotary machine using the same
US6538481B1 (en) Driving control device, power converting device, method of controlling power converting device and method of using power converting device
JP5482815B2 (ja) パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法
CN104135237B (zh) 栅极驱动电路
CN105680675A (zh) 为多开关电路提供电压的电路和方法
JP4951907B2 (ja) 半導体回路、インバータ回路および半導体装置
JP6556712B2 (ja) スイッチング過電圧を制限するように構成された電力変換器
JP2017005698A (ja) Ｉｇｂｔ駆動装置
CN105281729A (zh) 用于控制功率半导体开关的方法和电路
JP2010062860A (ja) スイッチング素子駆動回路
JP5139793B2 (ja) 電力変換装置
JP2017073872A (ja) チャージポンプ回路
JP5533313B2 (ja) レベルシフト回路及びスイッチング電源装置
WO2016143023A1 (ja) ゲートドライブ回路、インバータ回路、及びモータ制御装置
EP3528374A1 (en) Power transistor bias circuit
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
JP6371739B2 (ja) 誘導性負荷駆動装置
GB2404507A (en) An NMOS charge pump driver for an integrated high-side switch
KR20060005515A (ko) 레벨 쉬프트 회로 및 이의 오동작 방지 방법
JP2011101209A (ja) レベルシフタ誤動作防止回路
JP3905076B2 (ja) 電源装置
CN105556819A (zh) 具有改进的击穿免疫性的逆变器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160622

Termination date: 20210804