CN109696615B - 用于识别装置输出处的故障的方法和其系统 - Google Patents

用于识别装置输出处的故障的方法和其系统 Download PDF

Info

Publication number
CN109696615B
CN109696615B CN201811219844.XA CN201811219844A CN109696615B CN 109696615 B CN109696615 B CN 109696615B CN 201811219844 A CN201811219844 A CN 201811219844A CN 109696615 B CN109696615 B CN 109696615B
Authority
CN
China
Prior art keywords
signal
output
current
fault
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811219844.XA
Other languages
English (en)
Other versions
CN109696615A (zh
Inventor
罗伯特·迈尔
迈克尔·舍奈希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN109696615A publication Critical patent/CN109696615A/zh
Application granted granted Critical
Publication of CN109696615B publication Critical patent/CN109696615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Abstract

一种方法包括：在包括在电子装置处的装置驱动器的输入处接收第一信号，所述第一信号表示第一信息。在所述装置驱动器的输出处提供表示所述第一信息的第二信号。在正常操作条件下，所述装置驱动器的所述输出耦合到所述电子装置的输出端。在所述电子装置的反馈电路系统处接收所述输出端处的第三信号。所述反馈电路系统基于所述第三信号和所述第一信号而识别所述输出端处的故障。

Description

用于识别装置输出处的故障的方法和其系统
相关申请的交叉引用
本申请涉及2017年10月23日提交的标题为“用于识别装置输出处的故障的方法和其系统(METHOD FOR IDENTIFYING A FAULT AT A DEVICE OUTPUT AND SYSTEMTHEREFOR)”的第15/790,192号共同未决的美国专利申请(代理人案号82069422US01)，所述共同未决的美国专利申请的全文以引用的方式并入本文中。
技术领域
本公开大体上涉及集成电路，且更具体地说，涉及识别装置输出处的故障。
背景技术
电子系统可包括多个装置，例如集成电路。电子装置可包括用以与另一装置介接的电路系统。举例来说，集成电路可包括用于将信息传输到另一集成电路的输出端和关联输出驱动器。可使用电压或电流信号对信息进行编码和传输。举例来说，输出驱动器可包括用以提供信号的推挽式电路系统，其中使用对应于逻辑高或逻辑低状态的离散电压电平对将被传输的信息进行编码。可替换的是，可选择性地启用输出驱动器以吸收由外部上拉电路系统提供的电流，其中吸收电流的特定电平对应于个别逻辑状态。此外，输出驱动器可提供模拟接口，在此情况下，输出驱动器提供连续范围的电压或电流而非离散电平。可使用测试协议和关联测试电路系统来检测可能发生在电子装置内的许多失效。举例来说，可使用测试扫描技术来评估锁存器装置的逻辑状态。其它形式的内置式自测试可通过提供诊断刺激且评估功能块如何对刺激作出响应来验证功能块的操作。特别是在电子系统正在其正常操作模式中运行时，可能难以识别与输出驱动电路相关联的故障。与输出驱动器相关联的故障可包括驱动器电路中的有缺陷的晶体管、断裂或短路的接合导线、将输出信号耦合到接收装置的受损电缆或连接器、失效的静电放电保护组件、有缺陷的印刷电路板导体等等。未检测到的故障可能会具有严重的后果。举例来说，汽车紧急制动系统中的故障可能会导致撞车。
发明内容
根据本发明的第一方面，提供一种装置，包括：
输出端；
驱动器，所述驱动器包括输入和输出，所述驱动器被配置成在所述输入处接收表示第一信息的第一信号且在所述输出处提供表示所述第一信息的第二信号，所述输出耦合到所述输出端；以及
反馈电路，所述反馈电路用以：
从所述输出端接收第三信号；
基于所述第三信号和所述第一信号而识别所述输出端处的故障；以及
响应于识别到所述故障而生成错误指示符。
在一个或多个实施例中，所述反馈电路进一步用以：
在锁存器处存储所述错误指示符，所述锁存器包括在扫描路径处，所述扫描路径用以将所述错误指示符传达到测试逻辑。
在一个或多个实施例中，所述反馈电路进一步用以：
接收所述第一信号；
比较所述第一信号的逻辑状态与所述第三信号的逻辑状态；以及
基于所述比较而识别所述故障。
在一个或多个实施例中，所述反馈电路进一步包括：
第一比较器，所述第一比较器用以响应于确定所述第三信号的电压电平超过第一阈值电压而生成第一指示符；以及
第二比较器，所述第二比较器用以响应于确定所述第三信号的所述电压电平超过第二阀值电压而生成第二指示符。
在一个或多个实施例中，所述反馈电路进一步用以：
基于所述第一指示符和所述第二指示符而确定所述第三信号的第一转变时间；以及
基于所述第一转变时间而识别所述故障。
在一个或多个实施例中，所述反馈电路进一步用以：
响应于确定所述第一转变时间小于第一预定值而识别所述故障，所述故障对应于所述输出端处的大于预期负载阻抗的负载阻抗。
在一个或多个实施例中，所述反馈电路进一步用以：
响应于确定所述第一转变时间大于第二预定值而识别所述故障，所述故障对应于所述输出端处的小于预期负载阻抗的负载阻抗。
在一个或多个实施例中，所述反馈电路进一步用以：
接收所述第一信号；以及
响应于确定所述第三信号相对于所述第一信号的传播延迟超过预定传播值而识别所述故障。
在一个或多个实施例中，所述故障是选自由以下组成的群组：
所述输出端与外部参考电压之间的短路；
所述输出端与外部逻辑信号之间的短路；
静电放电保护电路的失灵；以及
所述驱动器与所述装置外部的接收器之间的开路。
在一个或多个实施例中，所述反馈电路进一步用以在所述装置正在正常操作模式中运行时识别所述故障，所述正常操作不包括测试模式。
根据本发明的第二方面，提供一种方法，包括：
在包括在电子装置处的装置驱动器的输入处接收第一信号，所述第一信号表示第一信息；
在所述装置驱动器的输出处提供表示所述第一信息的第二信号，在正常操作条件下，所述装置驱动器的所述输出耦合到所述电子装置的输出端；
在所述电子装置的反馈电路系统处接收所述输出端处的第三信号；以及
在所述反馈电路系统处基于所述第三信号和所述第一信号而识别所述输出端处的故障。
在一个或多个实施例中，所述方法进一步包括
在所述反馈电路系统处比较所述第一信号与所述第三信号；以及
基于所述第三信号而识别所述输出端处的故障。
在一个或多个实施例中，所述方法进一步包括：
在所述反馈电路系统处响应于识别到所述故障而生成错误指示符；以及
在锁存器处存储所述错误指示符，所述锁存器包括在扫描路径处，所述扫描路径用于将所述错误指示符传达到测试电路系统。
在一个或多个实施例中，所述方法进一步包括：
响应于在所述反馈电路系统的第一比较器处确定所述第三信号的电压电平超过第一阈值电压而生成第一指示符；以及
响应于在所述反馈电路系统的第二比较器处确定所述第三信号的电压电平超过第二阀值电压而生成第二指示符。
在一个或多个实施例中，所述方法进一步包括：
基于所述第一指示符和所述第二指示符而确定所述第三信号的第一转变时间；以及
基于所述第一转变时间而识别所述故障。
在一个或多个实施例中，所述方法进一步包括：
响应于确定所述第一转变时间小于第一预定值而识别所述故障，所述故障对应于所述输出端处的大于预期负载阻抗的负载阻抗。
在一个或多个实施例中，所述方法进一步包括：
响应于确定所述第一转变时间大于第二预定值而识别所述故障，所述故障对应于所述输出端处的小于预期负载阻抗的负载阻抗。
在一个或多个实施例中，所述方法进一步包括：
在所述反馈电路系统处接收所述第一信号；以及
响应于确定所述第三信号相对于所述第一信号的传播延迟超过预定传播值而识别所述故障。
在一个或多个实施例中，所述方法进一步包括：
在所述电子装置正在正常操作模式中运行时识别所述故障，所述正常操作模式不包括测试操作模式。
根据本发明的第三方面，提供一种汽车控制系统，包括：
电子装置，所述电子装置具有输出端；
所述电子装置处的驱动器，所述驱动器包括输入和输出，所述驱动器被配置成在所述输入处接收表示第一信息的第一信号且在所述输出处提供表示所述第一信息的第二信号，所述输出耦合到所述输出端；以及
所述第一电子装置处的反馈电路，所述反馈电路用以：
从所述输出端接收第三信号；以及
基于所述第三信号和所述第一信号而识别所述输出端处的故障。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
通过参考附图，本领域的技术人员可更好地理解本公开且清楚其众多特征和优势。
图1是示出根据本公开的特定实施例的用以检测装置接口处的故障条件的输出驱动器电路系统的示意图。
图2是示出根据本公开的特定实施例的图1的反馈逻辑的示意图。
图3是示出根据本公开的特定实施例的图1和2的反馈电路的操作的时序图。
图4是示出根据本公开的特定方面的用以检测在电流域中操作的装置接口处的故障条件的输出驱动器电路的示意图。
图5是示出根据本公开的特定实施例的故障检测逻辑的示意图。
图6是示出根据本公开的特定实施例的图4的输出驱动器电路和图5的故障检测逻辑的操作的时序图。
图7是示出根据本公开的另一方面的用以检测在电流域中操作的装置接口处的故障条件的输出驱动器电路的示意图。
在不同附图中使用相同参考符号指示相似或相同的物件。
具体实施方式
图1到7示出用于检测电子系统的输出驱动器处的故障条件的技术。故障可包括开路条件和短路条件。举例来说，用以将集成电路(IC)管芯的端连接到对应IC封装件的接合导线可能会失效，从而通常导致开路条件。IC接口通常包括静电放电(ESD)装置，ESD装置可能会失效，从而使电源轨或接地轨短路。在汽车环境中，驱动和接收装置很可能使用电缆和一个或多个电连接器而耦合，其中故障通常导致开路条件。本文中所公开的技术在输出驱动器处提供反馈信号，反馈信号可用以检测开路和短路故障，以及造成其它异常负载特性的故障。举例来说，反馈信号可监测输出信号的转变时间且确定转变时间快于还是慢于预期时间。所公开的技术可用于基于电压或电流的接口。虽然在个别集成电路之间的接口的背景中描述了所述技术，但是可在任何功能边界处利用所述技术，所述功能边界是例如包括在片上系统(SoC)装置处的知识产权(IP)块的接口。
图1是示出根据本公开的特定实施例的用以检测装置接口处的故障条件的输出驱动器电路系统100的示意图。举例来说，输出驱动器电路系统100可包括在专用集成电路(ASIC)或另一类型的电子装置处。输出驱动器电路系统100包括输出驱动器110、ESD保护装置112、经由接合导线118耦合到输出负载119的输出端114、反馈电路116和错误标志锁存器120。还示出了被包括来表示生成由信号BI表示的状态信息的功能块的部分的锁存器102、104和108以及逻辑106。输出驱动器110被配置成将状态信息传播到端114。反馈电路116包括用以从输出驱动器110的输入接收信号BI的第一输入、用以接收存在于输出端114处的信号VOUT的第二输入和用以提供被标记为ERROR的信号的输出。错误锁存器120包括用以捕获信号ERROR的逻辑状态的输入和用以提供信号ERROR FLAG的输出。
锁存器102、104和108包括用以接收时钟信号CLK的时钟输入端。错误标志锁存器120包括可被配置成接收时钟信号CLK的时钟输入端，然而，在所示出的实施例中，错误标志锁存器120的时钟输入端从延迟电路122接收时钟信号。延迟电路122被配置成生成时钟信号CLK的延迟版本，如下文所描述。锁存器102、104、108和错误标志锁存器120互连以提供扫描链124。扫描链124提供用以在每个锁存器处存储和检索状态信息的构件，状态信息包括存储在错误标志锁存器120处的错误信息。扫描链124包括被标记为Scan_in的输入和被标记为Scan_out的输出。
在操作期间，将由信号BI编码的状态信息提供到输出驱动器110的输入端。状态信息可由逻辑高电压信号或逻辑低电压信号表示。在实施例中，输出驱动器110被配置成将由信号BI表示的状态信息传达到输出端114，状态信息也呈逻辑高电压信号或逻辑低电压信号的形式。输出端114可耦合到另一装置的输入，另一装置是由意欲接收状态信息的输出负载电容器119表示。因为与端114和接收装置相关联的总电容性负载可大于锁存器108能够驱动的电容性负载，所以输出驱动器110可包括提供较大驱动能力的缓冲器。如果不存在与输出端114相关联的故障，那么信号VOUT将表示由提供到输出驱动器110的输入的信号BI表示的相同状态信息。然而，如果存在与输出端114相关联的故障，那么信号VOUT可能会被破坏。举例来说，信号VOUT可能会卡在逻辑低电平，卡在逻辑高电平，无法完全地转变到合法逻辑电平，或过快地或过慢地从一个逻辑状态转变到另一逻辑状态。反馈电路116被配置成识别这些破坏。
在另一实施例中，输出驱动器110可被配置成提供基于电流的接口，常常被称为开路集电极接口。在操作期间，输出驱动器110将如上文所描述的由信号BI表示的状态信息转换成对应吸收电流。可包括在接收装置中的上拉电阻器或基于晶体管的电流源被配置成提升端114处的电压，除非被由输出驱动器110提供的吸收电流抵消。举例来说，如果信号BI处于逻辑低电平，那么输出驱动器110可被配置成吸收第一电流量，例如七毫安，且如果信号BI处于逻辑高电平，那么输出驱动器110可被配置成吸收第二电流量，例如十四毫安。耦合到输出端114的接收装置可解释吸收电流的变化以表示由信号BI表示的原始状态信息。
在操作期间，反馈电路116被配置成识别与输出端114相关联的一个或多个故障条件。如果识别到故障条件，那么反馈电路116可断言信号Error，随后可由错误标志锁存器120锁存信号Error。具体地说，反馈电路116被配置成比较输出驱动器110的输入处的信号BI的电压电平与输出驱动器110的输出处的信号VOUT的电压电平。信号VOUT的电压电平受到输出驱动器110和外部负载119的特性影响。举例来说，输出驱动器110可能会受损，从而阻止状态信息BI适当地传播到外部负载。对于另一例子，ESD保护装置112可能会受损，从而导致到电源或接地节点的信号VOUT短路。其它电路失效包括接合导线118的断裂，或接收信号VOUT的装置处的导体的开路或短路。其它电路失效可导致由外部负载119表示的负载阻抗过低或过高，这可能会导致回爆噪声、信号振铃等等。反馈电路116可包括错误逻辑，错误逻辑可由设计者针对特殊错误检测需要进行调适以提供功能安全性。因为错误标志锁存器120配置在扫描链124内，所以由反馈电路116识别的错误可由内部内置式自测试电路系统检测。下文可参考图2来更好地理解反馈电路116的操作。
图2是示出根据本公开的特定实施例的图1的反馈电路116的示意图。反馈电路116包括可变电阻器202、可变电阻器204、电压比较器204、电压比较器206、逻辑门208、210和212以及错误逻辑216。逻辑门208提供AND功能，逻辑门210提供XOR功能，且逻辑门212提供OR功能。反馈电路116从输出端114接收信号VOUT。信号VOUT连接到比较器204的非反相输入和比较器206的非反相输入。可变电阻器202和204串联连接。可变电阻器202的剩余端连接到电源电压参考Vdd，且可变电阻器204的剩余端连接到接地电压参考Vss。电阻器202处的可变分接头被配置成将参考电压VK提供到比较器204的反相输入，且电阻器204处的可变分接头被配置成将参考电压VM提供到比较器206的反相输入。本领域的技术人员将了解，虽然示出了可变电阻器202和204，但是可通过其它手段生成电压参考VK和VM，例如使用一个或多个数/模转换器、带隙电压参考等等。
比较器204具有用以生成信号K+的输出，输出连接到逻辑门208的第一输入、逻辑门210的第一输入和逻辑门212的第一输入。相似地，比较器206具有用以生成信号M+的输出，输出连接到逻辑门208的第二输入、逻辑门210的第二输入和逻辑门212的第二输入。逻辑门208具有用以生成信号H的输出，逻辑门210具有用以生成信号XOR的输出，且逻辑门212具有用以生成信号L的输出。错误逻辑216包括用以接收信号H的第一输入、用以接收信号XOR的第二输入、用以接收信号L的第三输入、用以接收信号BI的第四输入和用以提供信号ERROR的输出。
在操作期间，在信号VOUT的电压电平超过阈值电压VM的情况下断言信号M+，且在信号VOUT的电压电平超过阈值电压VK的情况下断言信号K+。举例来说，可选择参考电压VM和VK，使得在信号VOUT表示有效逻辑高电平的情况下断言信号K+，且在信号VOUT，表示有效逻辑低电平的情况下不断言M+。在断言信号K+和M+两者的情况下断言信号H，仅在信号K+和M+表示相反逻辑状态的情况下才断言信号XOR，且在断言信号K+或M+中的任一个的情况下断言信号L。
错误逻辑216被配置成确定故障与输出端114相关联。举例来说，如果信号H、L和XOR各自处于逻辑低电平，那么这可指示端114与接地参考电压之间的短路。如果信号H和L各自处于逻辑高电平且信号XOR处于逻辑低电平，那么这可指示端114与电源参考电压之间的短路。在信号VOUT的电压电平介于参考电压VM和VK的电平之间的情况下断言信号XOR。因此，如果断言信号XOR，那么断言的持续时间(脉冲宽度)表示信号VOUT的转变时间。在实施例中，错误逻辑216可确定如由信号XOR所指示的信号VOUT的转变时间小于第一预定值还是大于第二预定值。举例来说，如果信号VOUT的转变时间过快，那么这可指示端114处的开路故障。如果信号VOUT的转变时间过慢，那么这可指示端114处的过度电阻性或电容性负载。可使用计数器和模/数转换器或另一合适技术来确定信号XOR的断言的持续时间。在实施例中，错误逻辑216可确定输出驱动器110的传播延迟，这可指示故障。举例来说，错误逻辑216可测量信号BI的断言或撤销断言与信号VOUT的对应断言/撤销断言之间的时间段。
图3是示出根据本公开的特定实施例的图1和2的反馈电路116的操作的时序图300。时序图300包括表示时间的水平轴线和表示电压的竖直轴线。时序图300进一步包括：表示信号BI的波形301、表示信号VOUT的波形302；阈值电压M 304；阈值电压K 306；信号H310；信号XOR 312；信号L 314；以及时间参考350、351、352、353和354。波形301示出信号BI从逻辑低电平到逻辑高电平的转变。响应于信号BI的转变，信号VOUT(波形302)在时间参考351时开始转变且在时间参考354时完成转变。在时间参考352时，信号VOUT的电压电平已达到阈值电压M 304；且在时间参考353时，信号VOUT的电压电平已达到阈值电压K 306。从时间参考350到时间参考352的时间段可被称为输出驱动器110的反应延迟，且从时间参考350到时间参考353的时间段可被称为输出驱动器110的传播延迟。如上文所描述，当信号VOUT的电压电平超过阈值电压K时由AND门208在时间参考353时断言信号H。当信号VOUT的电压电平超过阈值电压M时在时间参考352时断言信号XOR，且当信号VOUT的电压电平进一步上升且超过阈值电压K时撤销断言信号XOR。当信号VOUT的电压电平超过阈值电压M时断言信号L。本领域的技术人员将了解，虽然波形302被示出为分段线性形式，但是波形302很可能是如在驱动具有电阻和电容特性的负载时将预期的指数形状。此外，虽然在数字逻辑接口的背景中描述了输出驱动器110和信号VOUT，但是本领域的技术人员将了解，比较逻辑116和上文所描述的概念可应用于模拟接口。
返回到图2，错误逻辑216可在检测到与输出端114相关联的故障时断言信号ERROR。如上文所描述，可由图1的错误标志锁存器120锁存信号ERROR。在实施例中，可调整由延迟电路122提供的延迟以控制何时将信号ERROR锁存在错误标志锁存器120处。举例来说，延迟电路122可包括用以使信号CLK_D的生成相对于信号CLK延迟的可选择缓冲器延迟、延迟锁定环路等等。例如ASIC装置的数字数据处理装置可包括用以生成一个或多个内部时钟信号的时钟电路。举例来说，锁存器108包括用以接收时钟信号CLK的输入，时钟信号CLK控制信号BI的时序。输出驱动器110和反馈电路116各自引入延迟。由锁存器120基于延迟时钟信号CLK_D而捕获信号ERROR。因此，可通过调整时钟信号CLK_D的延迟来测量信号VOUT相对于信号BI(和时钟信号CLK)的传播延迟。
图4是示出根据本公开的特定方面的用以检测在电流域中操作的装置接口处的故障条件的输出驱动器电路400的示意图。相似于图1的输出驱动器电路100，输出驱动器电路400被配置成将信息从包括输出驱动器电路400的电子装置传达到另一装置。使用两个或多于两个离散电流吸收值对信息进行编码。举例来说，第一逻辑状态可由一个特定吸收电流表示，而另一逻辑状态可由不同吸收电流表示。在输出端441处从驱动器电路400外部的源接收电流。举例来说，电流源可由包括在接收装置处的上拉电阻器或晶体管电路提供，或由传输和接收装置两者外部的上拉电路系统提供。输出驱动器电路400被配置成选择性地吸收对应于两个或多于两个逻辑状态中的每个逻辑状态的预定义电流值。选择性吸收电流和外部电流源一起形成分压器。因此，输出端441处的电压VOUT将取决于由输出驱动器电路400吸收的电流量而变化。吸收电流在图4处被标记为IOUT。
输出驱动器电路400包括：晶体管401、402、403、404、405、406、407、408、409、411、412、413、414、416、417、432、433、434、436和437；电阻器421、422、425和426；电容器423、424和427；电流源410；二极管444；反相器451和452；以及输出端441。外部电流源和接收装置是由电阻器443Rload和寄生电容器442表示，电阻器443Rload和寄生电容器442经由到输出端441的接合导线444耦合到输出驱动器电路400。电阻器443和寄生电容器442耦合到与从输出驱动器电路系统100接收信息的装置相关联的电源Vext，电源Vext是由对角供应符号指示。通过将电路分割成功能块而最佳地描述输出驱动器电路400。功能块包括下文所描述的高电压输出电路481、电流吸收镜482、反馈电流镜483、参考电流电路484、电流电平开关485和电流比较器486。
电路400提供从输出端441到接地参考电压Vss的电流路径480。电流路径480传导选定吸收电流IOUT，且包括晶体管405、402和404的电流电极的串联连接。如本文中所使用，晶体管的电流电极包括场效应晶体管的漏极/源极端、双极晶体管的集电极/发射极端等等。晶体管的栅极或基极端在本文中被称为控制电极。在操作期间，晶体管402的控制电极处的电压确定多少电流被准许在电流路径480中流动。举例来说，晶体管402的控制电极用以选择性地控制输出端441处提供的吸收电流的量值。
高电压输出电路481包括输出端441、晶体管405、二极管444、电容器442和电阻器443。二极管444表示静电放电保护电路。输出驱动器电路400可支持与在电源电压Vext下操作的接收装置的通信，电源电压Vext大于包括驱动器电路400的传输装置的电源电压Vdd。因此，晶体管405是被配置成使晶体管402和404与Vext隔离的高电压晶体管。具体地说，晶体管405的漏极被制造成耐受最大指定外部电源电压Vext。在实施例中，晶体管405的控制电极耦合到电源电压Vcas，电源电压Vcas大于电源电压Vdd，使得晶体管405不会进一步限制可在电流路径480处流动的电流量。可使用电荷泵基于电源电压Vdd而生成电源电压Vcas。
参考电流电路484包括电流源410和晶体管411。电流源410将参考电流Ir提供到晶体管411的电流电极和控制电极。电流源410可在输出驱动器400外部或内部，且可由带隙电路或另一类型的电流源提供。在实施例中，电流源410提供小而高度准确的电流，且可包括用以支持修整参考电流Ir的值的特征。举例来说，可使用管芯级下的激光修整、熔丝编程、可编程数/模转换器电路系统等等来调节或校准由电流源410提供的电流值。晶体管411被配置为多个电流镜的源装置。晶体管412、413、414、416和417各自被配置成反射参考电流Ir。电流镜是电路配置，其中晶体管被偏压成传导与在另一晶体管中传导的电流成比例的电流量。如本文中所使用，短语在第二晶体管处反射在第一晶体管处传导的电流意欲意味着第二晶体管被偏压成传导与在第一晶体管处传导的电流成比例的最大电流。本领域的技术人员将了解，在第二晶体管处传导的实际电流可小于最大值。如下文所描述，每个电流镜可被配置成提供增益，其中反射电流是参考电流Ir的整数或非整数倍。
电容器427是用以使电流镜的操作稳定的制造电容器。举例来说，电容器427可以是栅极氧化物电容器、金属板电容器等等。电流电平开关485包括晶体管412、413、414、432、433和434。晶体管412、413和414中的每个晶体管的控制电极连接到晶体管411的控制电极，使得晶体管412、413和414中的每个晶体管的漏极端处的电流提供反射参考电流Ir的电流。此外，晶体管412、413和414的有效宽度被配置成提供特定电流IrH、IrL和IrS，特定电流IrH、IrL和IrS各自是参考电流Ir的倍数。举例来说，晶体管412的有效宽度可以是晶体管411的有效宽度的三倍，使得电流IrS的值是参考电流Ir的值的三倍；晶体管413的有效宽度可以是晶体管411的有效宽度的七倍，使得电流IrL的值是参考电流Ir的值的七倍；且晶体管414的有效宽度可以是晶体管411的有效宽度的十四倍，使得电流IrH的值是参考电流Ir的值的十四倍。本领域的技术人员将了解，可选择其它倍增值。此外，虽然示出了三个镜装置，但是电流电平开关可包括少到两个镜装置，或可包括大于三个镜装置。
晶体管的有效宽度是指晶体管或多个晶体管在被激活时的总载流能力。晶体管的载流能力是基于在激活晶体管时形成的沟道的宽度和长度而确定。如本文中所使用，晶体管的有效宽度可通过以下方式而提供：制造具有期望沟道宽度的单个晶体管，或提供两个或多于两个晶体管，两个或多于两个晶体管提供用于使电流行进的并联路径。举例来说，十微米的有效宽度可由具有十微米的沟道宽度的单个晶体管提供，由具有大约五微米的沟道宽度的并联连接的两个晶体管提供等等。
晶体管432、433和434被配置为分别可由信号Sw_S、Sw_L和Sw_H激活的开关。在操作期间，可使晶体管432、433和434中的一个或多个晶体管通过断言信号Sw_S、Sw_L和Sw_H中的对应一个或多个信号而激活，以调整由电流电平开关生成的输出电流IrO的值。举例来说，基于上文所描述的示例性值，同时断言信号Sw_S和Sw_L将会导致输出电流IrO具有等于电流IrS(3 x Ir)和IrL(7 x Ir)的总和或为参考电流Ir的值的十倍的值。在操作期间，激活和撤销激活开关Sw_S、Sw_L和Sw_H以控制由输出驱动器400在输出端441处提供的吸收电流，激活和撤销激活是基于传输到接收装置的状态信息而确定。举例来说，逻辑高状态可对应于与信号Sw_H的断言对应的吸收电流，且逻辑低状态可对应于与信号Sw_L的断言对应的吸收电流。对于另一例子，逻辑高状态可对应于与信号Sw_H和信号Sw_L的断言对应的吸收电流，且逻辑低状态可对应于与信号Sw_L的断言对应的吸收电流；或在输出端441处提供对应于逻辑相应状态值的吸收电流的离散值的其它开关配置。
电流吸收镜482包括晶体管401和晶体管402。晶体管401的控制电极连接到晶体管402的控制电极，且此电路节点被标记为Vr。在操作期间，由晶体管402反射由电流电平开关485选择且由晶体管401传导的电流IrO。在实施例中，晶体管402的有效宽度大于晶体管401的有效宽度，使得由晶体管402传导的反射电流是电流IrO的整数或非整数倍。晶体管402的有效宽度对晶体管401的有效宽度的比率且因此由电流吸收镜提供的电流增益将在本文中被称为电流增益J。换句话说，晶体管402被配置成传导等于J x IrO的电流。举例来说，可通过选择为晶体管401的有效宽度十倍的晶体管402的有效宽度来提供为十的电流增益。在电流吸收镜482处提供增益会减少电流电平开关485、电流比较器486和参考电流电路484的电流消耗和关联功率耗散。电流增益J根据设计可以是固定值。可替换的是，可用多个输出晶体管替代晶体管402，且可使增益J可由可操作以选择一个或多个输出晶体管的开关调整。电容器424是用以使电流吸收镜482的操作稳定的制造电容器。举例来说，电容器424可以是栅极氧化物电容器、金属板电容器等等。
当输出驱动器400和关联接收器电路系统正确地操作时，由晶体管402、404和405所提供的电流路径480传导的电流IOUT是J x IrO，其中电流IrO由电流电平开关调整。然而，如果存在与输出端441相关联的故障，那么电流IOUT可不同于期望值J x IrO。举例来说，如果开路故障使输出端441与外部上拉电流源隔离，例如，如果接合导线444断裂，那么电流IOUT将为零。其它故障可导致电流IOUT小于期望值J x IrO。下文更详细地描述故障检测。
反馈电流镜483被配置成监测在电流路径480中传导的实际电流。反馈电流镜483包括晶体管404和晶体管403，晶体管404和晶体管403一起提供另一电流镜。晶体管404的控制电极连接到晶体管403的控制电极，且此电路节点被标记为Vf。具体地说，晶体管403被配置成反射在晶体管404处传导的电流。在实施例中，此反馈电流镜被配置成提供为1/J的电流增益。举例来说，晶体管404的有效宽度可为晶体管403的有效宽度的十倍。晶体管404的有效宽度可与晶体管402的有效宽度相同，且晶体管403的有效宽度可与晶体管401的有效宽度相同。反馈电流镜483测量在电流路径480处传导的实际电流，且以为1/J的电流增益将其反射回到电流比较器486。期望反馈电流镜快速地跟随输出电流IOUT，因此寄生栅极电容423应小。进一步期望晶体管403不会显著地限制电流IrO。电阻器421和422被选择成提供大约一百毫伏的电压降。因此，由电阻器421提供的电阻大约为由电阻器422提供的电阻的十分之一。
电流比较器486被配置成比较在电流路径480处传导的实际电流IOUT与既定值IrOx J。电流比较器486包括晶体管416、417、437、437、406、407、408和409。电流比较器486包括两个可控制参考电流IrM和IrK，两个可控制参考电流IrM和IrK限定电流阈值。电流比较器486被配置成比较电流IOUT/J(电流IOUT除以电流增益J)与每个参考电流。晶体管416和417可表示反射参考电流Ir的两个或多于两个电流镜晶体管。晶体管436和437可表示两个或多于两个开关晶体管，两个或多于两个开关晶体管被控制成选择对应电流镜晶体管，以便提供参考电流IrM和IrK的期望值。在实施例中，晶体管416、417、436和437提供相似于电流电平开关485的基于电流的数/模转换器。
晶体管406和407的控制电极连接到节点Vr且因此实施电流镜，电流镜反射由晶体管401传导的电流IrO。晶体管406和407的有效宽度可与晶体管401的有效宽度相同。晶体管408和409的控制电极连接到节点Vf且因此实施电流镜，电流镜反射由晶体管404传导的电流IOUT。晶体管408和409的有效宽度可与晶体管403的有效宽度相同，且电阻器425和电阻器426的阻抗可与电阻器422的阻抗相同。
在操作期间，如果输出电流IOUT/J大于电流IrM，那么节点A处的电压将对应于逻辑低状态，且如果电流IOUT/J大于电流IrK，那么节点B将对应于逻辑低状态。反相器452和451分别使节点A和B处的逻辑状态反相。因此，如果输出电流IOUT/J大于电流IrM，那么将断言输出M+具有逻辑高电平，且如果输出电流IOUT/J大于电流IrK，那么将断言输出K+具有逻辑高电平。举例来说，由电流IrM表示的电流阈值可被选择成对应于等于输出电流IOUT/J的最大值的百分之十的值，且由电流IrK表示的电流阈值可被选择成对应于等于输出电流IOUT/J的最大值的百分之九十的值。
图5是示出根据本公开的特定实施例的故障检测逻辑500的示意图。故障检测逻辑500包括逻辑门508、510、512和错误逻辑516。故障检测逻辑500的操作相似于图2的反馈逻辑的部分的操作。故障检测逻辑500从图4的电流比较器486接收信号K+和M+以及接收信号BI，且生成信号ERROR。逻辑门508、510和512各自具有用以接收信号K+和M+的输入，以及用以分别生成信号H、XOR和L的输出。错误逻辑516包括用以接收信号H的第一输入、用以接收信号XOR的第二输入、用以接收信号L的第三输入、用以接收信号BI的第四输入和用以提供信号ERROR的输出。信号BI表示如由信号Sw_H、Sw_L和Sw_S所编码的既定电流吸收值。
在操作期间，在断言信号K+和M+两者的情况下断言信号H，仅在信号K+和M+表示相反逻辑状态的情况下才断言信号XOR，且在断言信号K+或M+中的任一个的情况下断言信号L。在实施例中，错误逻辑516可确定如由信号XOR所指示的信号IOUT/J的转变时间小于第一预定值还是大于第二预定值。故障检测逻辑500被配置成检测与输出端441相关联的故障。举例来说，如果输出端对接地参考电压Vss短路，或如果输出端441处存在开路故障，那么输出电流IOUT将为零，且信号H、L和XOR将各自处于逻辑低电平。如果输出驱动器电路400被配置成吸收高电流电平，但是故障造成输出电流IOUT/J小于对应由电流IrK表示的高电流电平，那么将不会断言信号H。如果输出端对外部电压Vext短路，那么信号XOR的断言的持续时间将小于预期持续时间，这是因为与电容器442和电阻器443相关联的时间常数将几乎为零。
图6是示出根据本公开的特定实施例的图4的输出驱动器电路400和图5的故障检测逻辑500的操作的时序图600。时序图600包括表示时间的水平轴线和表示电流的竖直轴线。时序图600进一步包括：表示电流IOUT/J的波形602；阈值电流IrM 604；阈值电流IrK606；信号H 610；信号XOR 612；信号L 614；以及时间参考650、652、654和656。波形602示出电流IOUT/J从例如IrL的表示逻辑低电平的电流电平到例如IrH的表示逻辑高电平的电流的转变。波形602在时间参考650时开始转变且在时间参考656时完成转变。在时间参考652时，电流IOUT/J已达到阈值电流IrM 604；且在时间参考654时，电流IOUT/J已达到阈值电流IrK606。如上文所描述，当电流IOUT/J超过阈值电流IrK时由AND门508在时间参考654时断言信号H。当电流IOUT/J超过阈值电流IrM时在时间参考652时断言信号XOR，且当电流IOUT/J进一步上升且超过阈值电流IrK时撤销断言信号XOR。当电流IOUT/J超过阈值电流IrM时断言信号L。本领域的技术人员将了解，虽然波形602被示出为分段线性形式，但是波形602很可能是如在驱动具有电阻和电容特性的负载时将预期的指数形状。此外，虽然在数字逻辑接口的背景中描述了输出驱动器400以及信号VOUT和IOUT，但是本领域的技术人员将了解，故障检测逻辑500和上文所描述的概念可应用于模拟电流接口。
图7是示出根据本公开的另一方面的用以检测在电流域中操作的装置接口处的故障条件的输出驱动器电路700的示意图。输出驱动器电路700基本上相似于输出驱动器电路400，但有一个例外。图7的每个参考编号7xx对应于图4的相似编号的参考4xx。举例来说，图4的电容器442对应于图7的电容器742。此外，输出驱动器电路700的功能块的操作与输出驱动器电路400的功能块的操作基本上相同。因此，下文不出现的图7的参考编号对应于功能与上文参考图4所描述的功能基本上相同的图4的元件。电路700与电路400之间的差异是电流吸收镜782和反馈电流镜783的配置。具体地说，电流路径780的晶体管704和702的串联连接次序相对于图4的电流路径480的晶体管402和404的串联连接次序被切换。晶体管703和701的串联连接次序相对于晶体管401和403被相似地颠倒。输出驱动器电路400使用生成晶体管401和晶体管403的大于两个阈值电压的电压降的威尔逊(Wilson)电流镜。因此，输出驱动器电路400针对一些集成电路工艺技术需要大于大约1.8v的电源电压。代替地，输出驱动器电路700使用生成小于电路400的电压降的电压降的共源共栅电流镜。因此，电路700针对特定工艺技术可使用低于电路400所需要的电源电压的电源电压而操作。
电流吸收镜782包括晶体管701和晶体管702。晶体管701的控制电极连接到晶体管702的控制电极，且此电路节点被标记为Vr。在操作期间，由晶体管702反射由电流电平开关785选择且由晶体管701传导的电流IrO。在实施例中，晶体管702的有效宽度大于晶体管701的有效宽度，使得由晶体管702传导的反射电流是电流IrO的整数或非整数倍。晶体管702的有效宽度对晶体管701的有效宽度的比率且因此由电流吸收镜782提供的电流增益将在本文中被称为电流增益J。换句话说，晶体管702被配置成传导等于J x IrO的电流。电容器724是用以使电流吸收镜782的操作稳定的制造电容器。举例来说，电容器724可以是栅极氧化物电容器、金属板电容器等等。
反馈电流镜783被配置成监测在电流路径780中传导的实际电流。反馈电流镜783包括晶体管704和晶体管703，晶体管704和晶体管703一起提供另一电流镜。晶体管704的控制电极连接到晶体管703的控制电极，且此电路节点被标记为Vf。具体地说，晶体管703被配置成反射在晶体管704处传导的电流。晶体管703呈共源共栅配置。在实施例中，此反馈电流镜被配置成提供为1/J的电流增益。举例来说，晶体管704的有效宽度可以是电流比较器786的晶体管706和707的有效宽度的J倍。晶体管704的有效宽度可与晶体管702的有效宽度相同，且晶体管703的有效宽度可与晶体管701的有效宽度相同。期望反馈电流镜快速地跟随输出电流IOUT，因此寄生栅极电容723应小。进一步期望晶体管703不会显著地限制电流IrO。电阻器721和722被选择成提供大约一百毫伏的电压降。因此，由电阻器721提供的电阻应大约为由电阻器722提供的电阻的十分之一。
在第一方面中，一种装置包括：输出端；驱动器，所述驱动器包括输入和输出，所述驱动器被配置成在所述输入处接收表示第一信息的第一信号且在所述输出处提供表示所述第一信息的第二信号，所述输出耦合到所述输出端；以及反馈电路，所述反馈电路用以：从所述输出端接收第三信号；基于所述第三信号和所述第一信号而识别所述输出端处的故障；以及响应于识别到所述故障而生成错误指示符。在第一方面的实施例中，所述反馈电路进一步用以：在锁存器处存储所述错误指示符，所述锁存器包括在扫描路径处，所述扫描路径用以将所述错误指示符传达到测试逻辑。在第一方面的另一实施例中，所述反馈电路进一步用以：接收所述第一信号；比较所述第一信号的逻辑状态与所述第三信号的逻辑状态；以及基于所述比较而识别所述故障。在第一方面的又一实施例中，所述反馈电路进一步包括：第一比较器，所述第一比较器用以响应于确定所述第三信号的电压电平超过第一阈值电压而生成第一指示符；以及第二比较器，所述第二比较器用以响应于确定所述第三信号的所述电压电平超过第二阀值电压而生成第二指示符。
在第一方面的实施例中，所述反馈电路进一步用以：基于所述第一指示符和所述第二指示符而确定所述第三信号的第一转变时间；以及基于所述第一转变时间而识别所述故障。在第一方面的另一实施例中，所述反馈电路进一步用以：响应于确定所述第一转变时间小于第一预定值而识别所述故障，所述故障对应于所述输出端处的大于预期负载阻抗的负载阻抗。在第一方面的又一实施例中，所述反馈电路进一步用以：响应于确定所述第一转变时间大于第二预定值而识别所述故障，所述故障对应于所述输出端处的小于预期负载阻抗的负载阻抗。在第一方面的再一实施例中，所述反馈电路进一步用以：接收所述第一信号；以及响应于确定所述第三信号相对于所述第一信号的传播延迟超过预定传播值而识别所述故障。在第一方面的另一实施例中，所述故障是选自由以下组成的群组：所述输出端与外部参考电压之间的短路；所述输出端与外部逻辑信号之间的短路；静电放电保护电路的失灵；以及所述驱动器与所述装置外部的接收器之间的开路。在第一方面的再一实施例中，所述反馈电路进一步用以在所述装置正在正常操作模式中运行时识别所述故障，所述正常操作不包括测试模式。
在第二方面中，一种方法包括：在包括在电子装置处的装置驱动器的输入处接收第一信号，所述第一信号表示第一信息；在所述装置驱动器的输出处提供表示所述第一信息的第二信号，在正常操作条件下，所述装置驱动器的所述输出耦合到所述电子装置的输出端；在所述电子装置的反馈电路系统处接收所述输出端处的第三信号；以及在所述反馈电路系统处基于所述第三信号和所述第一信号而识别所述输出端处的故障。在第二方面的实施例中，所述方法包括：在所述反馈电路系统处比较所述第一信号与所述第三信号；以及基于所述第三信号而识别所述输出端处的故障。在第二方面的另一实施例中，所述方法包括：在所述反馈电路系统处响应于识别到所述故障而生成错误指示符；以及在锁存器处存储所述错误指示符，所述锁存器包括在扫描路径处，所述扫描路径用于将所述错误指示符传达到测试电路系统。在第二方面的又一实施例中，所述方法包括：响应于在所述反馈电路系统的第一比较器处确定所述第三信号的电压电平超过第一阈值电压而生成第一指示符；以及响应于在所述反馈电路系统的第二比较器处确定所述第三信号的电压电平超过第二阀值电压而生成第二指示符。
在第二方面的再一实施例中，所述方法包括：基于所述第一指示符和所述第二指示符而确定所述第三信号的第一转变时间；以及基于所述第一转变时间而识别所述故障。在第二方面的再一实施例中，所述方法包括：响应于确定所述第一转变时间小于第一预定值而识别所述故障，所述故障对应于所述输出端处的大于预期负载阻抗的负载阻抗。在第二方面的另一实施例中，所述方法包括：响应于确定所述第一转变时间大于第二预定值而识别所述故障，所述故障对应于所述输出端处的小于预期负载阻抗的负载阻抗。在第二方面的又一实施例中，所述方法包括：在所述反馈电路系统处接收所述第一信号；以及响应于确定所述第三信号相对于所述第一信号的传播延迟超过预定传播值而识别所述故障。在第二方面的再一实施例中，所述方法包括：在所述电子装置正在正常操作模式中运行时识别所述故障，所述正常操作模式不包括测试操作模式。
在第三方面中，一种汽车控制系统包括：电子装置，所述电子装置具有输出端；所述电子装置处的驱动器，所述驱动器包括输入和输出，所述驱动器被配置成在所述输入处接收表示第一信息的第一信号且在所述输出处提供表示所述第一信息的第二信号，所述输出耦合到所述输出端；以及所述第一电子装置处的反馈电路。所述反馈电路从所述输出端接收第三信号；以及基于所述第三信号和所述第一信号而识别所述输出端处的故障。
提供结合诸图的前述描述以帮助理解本文中所公开的教示。论述集中于教示的特定实施方案和实施例。提供此焦点以帮助描述教示，且其不应被解释为限制教示的范围或适用性。然而，其它教示无疑可用于本申请中。教示还可用于其它应用中，且可具有若干不同类型的架构。
在本文档中，例如“第一”和“第二”等等的关系术语可仅仅用以区分一个实体或动作与另一实体或动作，而未必需要或意指此类实体或动作之间的任何实际此类关系或次序。术语“包括”或其任何其它变化意欲涵盖非排他的包括，使得包括一系列元件的工艺、方法、物品或设备并不仅包括那些元件，而是可包括并未明确地列出的或并非此类工艺、方法、物品或设备所固有的其它元件。跟随在“包括…”后的元件在没有更多约束的情况下并不排除在包括所述元件的工艺、方法、物品或设备中存在额外相同元件。
考虑到本文中所公开的说明书和本发明的实践，本领域的技术人员将清楚本公开的其它实施例、用途和优势。本说明书和附图应仅被视为示例性的，且本公开的范围因此旨在仅以所附权利要求书和其等效物来限定。
应注意，上文在总体描述中所描述的活动或元件并非全部是必要的，特定活动或装置的部分可能不是必要的，且除了所描述的那些活动或元件以外，还可执行一个或多个另外的活动或包括一个或多个另外的元件。更进一步，活动的所列次序未必是活动被执行的次序。
此外，已参考特定实施例而描述了概念。然而，本领域的技术人员应了解，可在不脱离如所附权利要求书中所阐述的本公开范围的情况下进行各种修改和改变。因此，应在说明性而非限制性意义上看待本说明书和图，且所有此类修改都被预期为包括在本公开的范围内。
上文已关于特定实施例而描述了益处、其它优势和对问题的解决方案。然而，益处、优势、对问题的解决方案以及可能致使任何益处、优势或解决方案发生或变得更明显的任何特征不应被认作任何或所有权利要求的决定性、必要或必需的特征。

Claims (9)

1.一种装置，其特征在于，包括：
输出端；
驱动器，所述驱动器包括输入和输出，所述驱动器被配置成在所述输入处接收表示第一信息的第一信号且在所述输出处提供表示所述第一信息的第二信号，所述输出耦合到所述输出端；以及
反馈电路，所述反馈电路用以：
从所述输出端接收第三信号；
基于所述第三信号和所述第一信号而识别所述输出端处的故障；以及
响应于识别到所述故障而生成错误指示符；
所述反馈电路进一步包括：
第一比较器，所述第一比较器用以响应于确定所述第三信号的电压电平超过第一阈值电压而生成第一指示符；以及
第二比较器，所述第二比较器用以响应于确定所述第三信号的所述电压电平超过第二阀值电压而生成第二指示符。
2.根据权利要求1所述的装置，其特征在于，所述反馈电路进一步用以：
在锁存器处存储所述错误指示符，所述锁存器包括在扫描路径处，所述扫描路径用以将所述错误指示符传达到测试逻辑。
3.根据权利要求1所述的装置，其特征在于，所述反馈电路进一步用以：
接收所述第一信号；
比较所述第一信号的逻辑状态与所述第三信号的逻辑状态；以及
基于所述比较而识别所述故障。
4.根据权利要求1所述的装置，其特征在于，所述反馈电路进一步用以：
基于所述第一指示符和所述第二指示符而确定所述第三信号的第一转变时间；以及
基于所述第一转变时间而识别所述故障。
5.根据权利要求1所述的装置，其特征在于，所述反馈电路进一步用以：
接收所述第一信号；以及
响应于确定所述第三信号相对于所述第一信号的传播延迟超过预定传播值而识别所述故障。
6.根据权利要求1所述的装置，其特征在于，所述故障是选自由以下组成的群组：
所述输出端与外部参考电压之间的短路；
所述输出端与外部逻辑信号之间的短路；
静电放电保护电路的失灵；以及
所述驱动器与所述装置外部的接收器之间的开路。
7.根据权利要求1所述的装置，其特征在于，所述反馈电路进一步用以在所述装置正在正常操作模式中运行时识别所述故障，所述正常操作不包括测试模式。
8.一种方法，其特征在于，包括：
在包括在电子装置处的装置驱动器的输入处接收第一信号，所述第一信号表示第一信息；
在所述装置驱动器的输出处提供表示所述第一信息的第二信号，在正常操作条件下，所述装置驱动器的所述输出耦合到所述电子装置的输出端；
在所述电子装置的反馈电路系统处接收所述输出端处的第三信号；以及
在所述反馈电路系统处基于所述第三信号和所述第一信号而识别所述输出端处的故障；
响应于在所述反馈电路系统的第一比较器处确定所述第三信号的电压电平超过第一阈值电压而生成第一指示符；以及
响应于在所述反馈电路系统的第二比较器处确定所述第三信号的所述电压电平超过第二阀值电压而生成第二指示符。
9.一种汽车控制系统，其特征在于，包括：
电子装置，所述电子装置具有输出端；
所述电子装置处的驱动器，所述驱动器包括输入和输出，所述驱动器被配置成在所述输入处接收表示第一信息的第一信号且在所述输出处提供表示所述第一信息的第二信号，所述输出耦合到所述输出端；以及
所述电子装置处的反馈电路，所述反馈电路用以：
从所述输出端接收第三信号；以及
基于所述第三信号和所述第一信号而识别所述输出端处的故障；
所述反馈电路进一步包括：
第一比较器，所述第一比较器用以响应于确定所述第三信号的电压电平超过第一阈值电压而生成第一指示符；以及
第二比较器，所述第二比较器用以响应于确定所述第三信号的所述电压电平超过第二阀值电压而生成第二指示符。
CN201811219844.XA 2017-10-23 2018-10-18 用于识别装置输出处的故障的方法和其系统 Active CN109696615B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/790,178 US10782347B2 (en) 2017-10-23 2017-10-23 Method for identifying a fault at a device output and system therefor
US15/790,178 2017-10-23

Publications (2)

Publication Number Publication Date
CN109696615A CN109696615A (zh) 2019-04-30
CN109696615B true CN109696615B (zh) 2023-04-21

Family

ID=63579144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811219844.XA Active CN109696615B (zh) 2017-10-23 2018-10-18 用于识别装置输出处的故障的方法和其系统

Country Status (3)

Country Link
US (1) US10782347B2 (zh)
EP (1) EP3474027B1 (zh)
CN (1) CN109696615B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11356236B2 (en) * 2019-05-16 2022-06-07 Texas Instruments Incorporated Bidirectional re-driver for half-duplex interfaces
DE102020104110A1 (de) * 2020-02-17 2021-08-19 Leoni Bordnetz-Systeme Gmbh System und Verfahren zum Erkennen von nicht schaltenden Halbleiterschaltern

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621739A (en) * 1996-05-07 1997-04-15 Intel Corporation Method and apparatus for buffer self-test and characterization
US5847561A (en) * 1994-12-16 1998-12-08 Texas Instruments Incorporated Low overhead input and output boundary scan cells
CN101800417A (zh) * 2005-07-07 2010-08-11 电力集成公司 用于条件性响应开关电源中的故障状态的方法和装置
CN201774239U (zh) * 2010-08-26 2011-03-23 王新祥 带故障检测功能的电机驱动器
CN102435904A (zh) * 2011-11-15 2012-05-02 深圳Tcl新技术有限公司 Led电路错误短路故障的检测方法及检测电路
CN102801142A (zh) * 2012-08-29 2012-11-28 深圳市英威腾电气股份有限公司 绝缘栅双极型晶体管驱动保护电路
CN103457598A (zh) * 2012-05-31 2013-12-18 三星电机株式会社 电平移位电路及包括该电平移位电路的栅极驱动电路
CN104270129A (zh) * 2014-09-26 2015-01-07 永济新时速电机电器有限责任公司 一种变流器的igbt驱动接收与故障反馈电路
CN104865514A (zh) * 2014-02-25 2015-08-26 展晶科技(深圳)有限公司 故障检测电路及采用该故障检测电路检测电路故障的方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1473299A (en) 1973-08-13 1977-05-11 Rca Corp Feedback amplifier
US4271447A (en) 1979-07-31 1981-06-02 General Electric Company Power supply for circuit breaker static trip unit
US4540900A (en) 1982-07-01 1985-09-10 Burr-Brown Corporation Reduced swing latch circuit utilizing gate current proportional to temperature
US4760285A (en) 1987-03-30 1988-07-26 Honeywell Inc. Hall effect device with epitaxal layer resistive means for providing temperature independent sensitivity
US4879523A (en) 1988-11-18 1989-11-07 Harris Corporation High accuracy, high impedance differential to single-ended current converter
US4973904A (en) 1988-12-12 1990-11-27 Ncr Corporation Test circuit and method
JP3725911B2 (ja) * 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
US5473283A (en) 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
EP0735687A3 (en) 1995-03-31 1998-03-25 STMicroelectronics, Inc. Output driver with programmable drive characteristics
KR0157900B1 (ko) 1995-10-02 1999-03-20 문정환 집적 회로내의 입출력 장치
US5612614A (en) 1995-10-05 1997-03-18 Motorola Inc. Current mirror and self-starting reference current generator
JPH1183952A (ja) 1997-09-12 1999-03-26 Fujitsu Ltd 電子回路の試験方法及び試験装置
JP3843666B2 (ja) 1999-10-06 2006-11-08 富士ゼロックス株式会社 レーザダイオード駆動回路及び画像記録装置
US6629274B1 (en) 1999-12-21 2003-09-30 Intel Corporation Method and apparatus to structurally detect random defects that impact AC I/O timings in an input/output buffer
US6477674B1 (en) 1999-12-29 2002-11-05 Intel Corporation Method and apparatus for conducting input/output loop back tests using a local pattern generator and delay elements
US6426614B1 (en) 2000-08-24 2002-07-30 Research In Motion Limited Boot-strapped current switch
TW529231B (en) 2000-09-28 2003-04-21 Fuji Electric Co Ltd Power supply circuit
IT1319613B1 (it) 2000-12-22 2003-10-20 St Microelectronics Srl Circuito generatore di una tensione di riferimento stabile intemperatura,in particolare per processi cmos
US6646488B2 (en) 2002-02-21 2003-11-11 Broadcom Corporation Delay circuit with delay relatively independent of process, voltage, and temperature variations
JP3800115B2 (ja) 2002-03-25 2006-07-26 株式会社デンソー 過電流検出機能付き負荷駆動回路
JP2004260776A (ja) 2003-02-28 2004-09-16 Matsushita Electric Ind Co Ltd 容量性負荷駆動回路および液晶表示装置
US20040193988A1 (en) * 2003-03-26 2004-09-30 James Saloio Engine speed sensor with fault detection
JP4068040B2 (ja) 2003-10-10 2008-03-26 富士通株式会社 オペアンプ、ラインドライバおよび液晶表示装置
EP1612635B1 (en) 2004-06-14 2009-11-25 Dialog Semiconductor GmbH Short-circuit detection with current-mirror
US7894174B2 (en) * 2004-08-23 2011-02-22 Monolithic Power Systems, Inc. Method and apparatus for fault detection scheme for cold cathode fluorescent lamp (CCFL) integrated circuits
US7168021B2 (en) 2005-02-01 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in test circuit for an integrated circuit device
US7551021B2 (en) 2005-06-22 2009-06-23 Qualcomm Incorporated Low-leakage current sources and active circuits
JP4814705B2 (ja) 2005-10-13 2011-11-16 パナソニック株式会社 半導体集積回路装置及び電子装置
EP1806639A1 (en) 2006-01-10 2007-07-11 AMI Semiconductor Belgium BVBA A DC current regulator insensitive to conducted EMI
WO2007083271A1 (en) 2006-01-18 2007-07-26 Nxp B.V. Amplifier circuit
US7463014B2 (en) 2006-02-27 2008-12-09 Avago Technologies General Ip (Singapore) Pte. Ltd. High impedance current mirror with feedback
JP2008232702A (ja) 2007-03-19 2008-10-02 Nec Electronics Corp 半導体装置
CN100561859C (zh) 2007-09-20 2009-11-18 成都天奥电子有限公司 新型数字音频功率放大器
ITMI20071846A1 (it) * 2007-09-25 2009-03-26 St Microelectronics Srl "dispositivo di protezione per circuiti elettronici contro malfunzionamenti"
JP5443749B2 (ja) * 2007-12-26 2014-03-19 ローム株式会社 昇圧型スイッチングレギュレータおよびその制御回路
US8294473B2 (en) 2008-04-14 2012-10-23 Texas Instruments Incorporated Cable detector
JP2009303317A (ja) * 2008-06-11 2009-12-24 Ricoh Co Ltd 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ
JP5352500B2 (ja) 2010-03-02 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
CN102193572A (zh) 2010-03-11 2011-09-21 株式会社理光 基准电压产生电路
US9106201B1 (en) * 2010-06-23 2015-08-11 Volterra Semiconductor Corporation Systems and methods for DC-to-DC converter control
CN101916547B (zh) * 2010-07-14 2012-10-17 成都芯源系统有限公司 驱动多个发光元件的驱动器以及显示设备
TWI398747B (zh) * 2010-07-16 2013-06-11 Richpower Microelectronics 功率級控制電路
US8331072B1 (en) * 2010-08-25 2012-12-11 Maxim Integrated Products, Inc. Timer controlled, short and open circuit fault detection with slew-rate boosted output driver
EP2597931B1 (de) * 2011-09-01 2015-05-27 Silicon Touch Technology, Inc. Treiberschaltung und zugehörige Fehlererkennungsschaltung und Verfahren hierfür
US9232587B2 (en) * 2011-09-30 2016-01-05 Advanced Analogic Technologies, Inc. Low cost LED driver with integral dimming capability
JP5877074B2 (ja) * 2012-01-24 2016-03-02 ローム株式会社 コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
CN203170019U (zh) * 2012-02-10 2013-09-04 欧格运动有限责任公司 一种具有可拆卸式弹性垫的飞盘
US9081404B2 (en) 2012-04-13 2015-07-14 Infineon Technologies Austria Ag Voltage regulator having input stage and current mirror
US20130328540A1 (en) * 2012-06-08 2013-12-12 Richtek Technology Corporation Buck switching regulator and control circuit thereof
WO2014006442A1 (en) 2012-07-02 2014-01-09 Freescale Semiconductor, Inc. Integrated circuit device, safety circuit, safety-critical system and method of manufacturing an integrated circuit device
US8843794B2 (en) 2012-09-24 2014-09-23 Intel Corporation Method, system and apparatus for evaluation of input/output buffer circuitry
CN104062997A (zh) 2013-03-20 2014-09-24 芯原微电子(上海)有限公司 输出电压大摆幅的高精度高速度电流驱动电路
DE102013015575A1 (de) 2013-09-20 2015-03-26 Continental Teves Ag & Co. Ohg Verfahren zum Überwachen einer Übertragungsstrecke
CN103490605B (zh) * 2013-10-12 2015-12-23 成都芯源系统有限公司 隔离式开关变换器及其控制器和控制方法
US9442184B2 (en) 2014-02-21 2016-09-13 Nxp B.V. Functional safety monitor pin
US9658276B2 (en) * 2014-06-23 2017-05-23 Microchip Technology Inc. Circuit and method for detecting short circuit failure of a switching transistor
US9906214B2 (en) * 2014-09-22 2018-02-27 Infineon Technologies Americas Corp. Fault and short-circuit protected output driver
US9715245B2 (en) 2015-01-20 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator
US9537457B2 (en) 2015-02-24 2017-01-03 Intel IP Corporation High linearity push-pull common-gate amplifier
TWI593222B (zh) * 2015-07-22 2017-07-21 茂達電子股份有限公司 用於磁滯電流控制模式的單電感雙輸出電源轉換器及其控制方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847561A (en) * 1994-12-16 1998-12-08 Texas Instruments Incorporated Low overhead input and output boundary scan cells
US5621739A (en) * 1996-05-07 1997-04-15 Intel Corporation Method and apparatus for buffer self-test and characterization
CN101800417A (zh) * 2005-07-07 2010-08-11 电力集成公司 用于条件性响应开关电源中的故障状态的方法和装置
CN201774239U (zh) * 2010-08-26 2011-03-23 王新祥 带故障检测功能的电机驱动器
CN102435904A (zh) * 2011-11-15 2012-05-02 深圳Tcl新技术有限公司 Led电路错误短路故障的检测方法及检测电路
CN103457598A (zh) * 2012-05-31 2013-12-18 三星电机株式会社 电平移位电路及包括该电平移位电路的栅极驱动电路
CN102801142A (zh) * 2012-08-29 2012-11-28 深圳市英威腾电气股份有限公司 绝缘栅双极型晶体管驱动保护电路
CN104865514A (zh) * 2014-02-25 2015-08-26 展晶科技(深圳)有限公司 故障检测电路及采用该故障检测电路检测电路故障的方法
CN104270129A (zh) * 2014-09-26 2015-01-07 永济新时速电机电器有限责任公司 一种变流器的igbt驱动接收与故障反馈电路

Also Published As

Publication number Publication date
CN109696615A (zh) 2019-04-30
EP3474027A1 (en) 2019-04-24
US10782347B2 (en) 2020-09-22
EP3474027B1 (en) 2021-06-02
US20190120903A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
US11431162B2 (en) Smart electronic switch
CN108398977B (zh) 用于监控电压的电气设备、集成电路和方法
US8238068B2 (en) Electrical over-stress detection circuit
CN109696940B (zh) 用于识别装置输出处的故障的方法和其系统
US9473133B2 (en) Control device
CN111999623A (zh) 监控开关晶体管的系统和方法
US8908748B2 (en) Interface circuit and method for enabling an output driver of the interface circuit
US11159084B2 (en) Protection circuit with a cut-off switch for power systems
CN109696615B (zh) 用于识别装置输出处的故障的方法和其系统
ES2527451T3 (es) Circuito de entrada seguro con conexión periférica monocanal para la entrada de un usuario de bus
US20040257735A1 (en) Method and device for short circuit or open load detection
CN111800141A (zh) 使用模数转换器的输入进行模式控制的系统和方法
CN111551865A (zh) 用于监测电池单元的单元阻抗测量的可靠性的设备和方法
CN112713754A (zh) 驱动电路、具有驱动电路的系统和校准程序
TW201037974A (en) System and method for using an integrated circuit pin as both a current limiting input and an open-drain output
US6590412B2 (en) Circuit and method for detecting transient voltages on a dc power supply rail
US10535990B2 (en) Power supply device, detection circuit and power supply method thereof
TW201611522A (zh) 終端裝置、終端控制方法及記錄有終端控制程式之記錄媒體
EP2876812B1 (en) Input circuit with mirroring
US6952316B2 (en) Open head detection circuit and method in a voltage or current mode driver
JP2006349466A (ja) 温度検出装置
US20180172734A1 (en) Current sense overload limiting circuit
US11955957B2 (en) Smart electronic switch
US6960915B2 (en) Electric circuit system
US7463074B2 (en) Integrated circuit and method for generating a ready signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant