CN103918068B - 用于穿过低k布线层来图案化穿板通孔的低k介电保护分隔物 - Google Patents

用于穿过低k布线层来图案化穿板通孔的低k介电保护分隔物 Download PDF

Info

Publication number
CN103918068B
CN103918068B CN201280054946.5A CN201280054946A CN103918068B CN 103918068 B CN103918068 B CN 103918068B CN 201280054946 A CN201280054946 A CN 201280054946A CN 103918068 B CN103918068 B CN 103918068B
Authority
CN
China
Prior art keywords
low
layer
dielectric
hole
interconnection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280054946.5A
Other languages
English (en)
Other versions
CN103918068A (zh
Inventor
V·拉马钱德兰
S·顾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103918068A publication Critical patent/CN103918068A/zh
Application granted granted Critical
Publication of CN103918068B publication Critical patent/CN103918068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于穿过低K值布线层(130)来图案化穿板通孔(TSV)的低K值介电保护分隔物。一种用于形成低K值介电保护分隔物(820)的方法包括穿过低K值介电互连层(130)来蚀刻通孔开口。保护层被沉积在该通孔开口中以及该低K值介电互连层上。从该通孔开口的底部并从该低K值介电互连层的水平表面蚀刻该保护层的至少一部分。该蚀刻在该通孔开口的侧壁上留下保护性侧壁分隔物(820)。穿过通孔开口的底部并穿过半导体基板来蚀刻穿板通孔。该穿板通孔用导电材料(890)来填充。

Description

用于穿过低K布线层来图案化穿板通孔的低K介电保护分隔物
相关申请的交叉引用
本申请要求2011年11月9日由RAMACHANDRAN等人提交的美国临时专利申请No.61/557,842的权益。
技术领域
本公开一般涉及集成电路(IC)。更具体地，本公开涉及用于穿过低K布线层来图案化穿板通孔(TSV)的低K介电保护分隔物。
背景技术
TSV(穿板通孔(也称为硅通孔))可通过蚀穿基板(诸如硅基板、蓝宝石基板或其他类型的基板)来创建。蚀刻还穿透基板顶上的材料，诸如低K IMD(金属间电介质)层以及导电(例如，金属)层。
在蚀穿低K IMD时，蚀刻化学物与低K IMD层之间的相互作用可造成与TSV的低K界面的电和机械降级。蚀刻工艺可造成IMD侧壁的显著锯齿以及造成对低K侧壁材料的损坏。这可以在蚀穿多个低K互连层的最终TSV中看到(参见下文详细讨论的图3)。
TSV因而使互连膜降级，并且结果所得的非理想TSV剖面可导致后续TSV制造步骤(包括内衬沉积和填充)中的困难，以及降低TSV成品率和完整性。常规情况下，与蚀刻损坏和侧壁粗糙度有关的问题是通过改进内衬隔离和TSV填充工艺来克服的。
概述
根据本公开的一个方面，描述了用于穿过低K值布线层来图案化穿板通孔(TSV)的低K介电保护分隔物。一种用于形成低K值介电保护分隔物的方法包括穿过低K值介电互连层来蚀刻通孔开口。保护层被沉积在该通孔开口中和该低K值介电互连层上。从该通孔开口的底部并从该低K值介电互连层的水平表面蚀刻该保护层的至少一部分。该蚀刻在通孔开口的侧壁上留下保护性侧壁分隔物。穿过通孔开口的底部并穿过半导体基板来蚀刻穿板通孔。穿板通孔用导电材料来填充。
在本公开的另一方面，描述了包括低K值介电保护分隔物的半导体管芯。该半导体管芯包括半导体基板。该半导体基板包括该半导体基板的表面上的低K值介电互连层。该半导体管芯还包括至少一个穿板通孔。在一种配置中，穿板通孔延伸穿过低K值介电互连层和半导体基板。该半导体管芯还包括穿板通孔与低K值介电互连层之间的保护性分隔物。
在本公开的另一方面，一种半导体管芯包括用于保护低K值介电互连层的装置。该半导体管芯包括半导体基板。半导体基板包括该半导体基板的表面上的低K值介电互连层。该半导体管芯还包括至少一个穿板通孔。在一种配置中，穿板通孔延伸穿过低K值介电互连层和半导体基板。该半导体管芯还包括置于穿板通孔与低K值介电互连层之间的用于保护低K值介电互连层的装置。
这已较宽泛地勾勒出本公开的特征和技术优势以力图使下面的详细描述可以被更好地理解。本公开的其他特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作改动或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1示出了根据本公开的一个方面的解说包括低K互连模块的集成电路(IC)封装的截面图。
图2示出了根据本公开的一个方面的解说图1的IC封装的截面图，包括用于为分隔物层提供增加大小的开口的光阻层。
图3示出了根据本公开的一个方面的解说图2的IC封装的截面图，其解说了低K互连模块与TSV(穿板通孔)之间的界面的锯齿。
图4示出了根据本公开的一个方面的解说图3的IC封装的截面图，其解说了TSV的低K界面的电和机械降级。
图5示出了根据本公开的一个方面的解说图4的IC封装的截面图，其包括保护层沉积。
图6示出了根据本公开的一个方面的解说图5的IC封装的截面图，其包括侧壁保护分隔物层。
图7示出了根据本公开的一个方面的解说图6的IC封装在穿板蚀刻之后的截面图。
图8示出了根据本公开的一个方面的解说图7的IC封装的截面图，其包括具有内衬隔离层和侧壁保护分隔物层的穿板通孔。
图9是根据本公开的一个方面的解说一种形成用于穿过低K布线层来图案化穿板通孔(TSV)的低K介电保护分隔物的方法的框图。
图10是解说其中可有利地采用本公开的一方面的无线通信系统的框图。
详细描述
本公开的各个方面提供用于减轻与由穿过低K IMD(金属间电介质)层来蚀刻TSV(穿板通孔)造成的蚀刻损坏和侧壁粗糙度有关的问题的技术。根据本公开的一个方面，提供了用于穿过低K布线层来图案化穿板通孔(TSV)的低K介电保护分隔物。在半导体管芯的一种配置中，保护性侧壁分隔物保护低K互连模块侧壁免受蚀刻损坏，同时平滑侧壁表面。结果所得的平滑侧壁表面导致改善的状况以用于后蚀刻处理。在另一种配置中，在TSV与任何周围材料之间的保护性侧壁分隔物所提供的氧化缓冲提供了附加的应力缓解。同样，保护性侧壁分隔物可提供穿过各种膜来图案化TSV的能力，而不管该膜是否被TSV蚀刻所损坏。
图1示出了解说根据本公开的一个方面的集成电路(IC)封装100的截面图，该IC封装100包括具有后端制程(BEOL)互连层136、138以及140的低K互连模块130。代表性地，IC封装100包括包含浅沟槽隔离(STI)区150的基板(例如，硅晶片)102。在这一配置中，STI区150是半金属或其他类似材料。STI区150之上是包括前端制程(FEOL)互连层110的层间介电(ILD)层120。ILD120可以保护器件(例如，晶体管)112-116和导线(通孔)121-128免受可影响该器件的将来处理步骤，同时还提供晶体管与路由层之间的电隔离。在这一配置中，ILD层120是由二氧化硅或其他类似材料形成的用于防止导线121-128之间的短路的接触ILD。在一替换性配置中，ILD层120是低K电介质或其他类似材料。ILD120之上是低K互连层(模块)130。
如图1中所示，低K互连模块130包括在低K金属间介电(IMD)层内形成的BEOL层136、138以及140。代表性地，低K互连模块130包括具有导线和隔离(例如，蚀刻停止)层134的第一BEOL互连层136。低K互连模块130进一步包括包含通孔143和147-149、导线144和146以及隔离(例如，蚀刻停止)层132的第二BEOL互连层138。低K互连模块130进一步包括包含通孔141和导线142的由抛光停止层160覆盖的第三BEOL互连层140。在这一配置中，第一BEOL互连层136的导线、第二BEOL互连层138的导线144和146、第三BEOL互连层140的导线142、以及通孔141、143、147和149由铜或其他类似导电材料形成。另外，抛光停止层160可由碳化硅、氮化硅、或其他类似保护性材料形成。低K金属间电介质可包括诸如玻璃、多孔和非多孔的碳/氮/氟掺杂的氧化物、聚合物、旋涂式玻璃以及其他类似无机绝缘体等材料。
图2示出了根据本公开的一个方面的解说图1的IC封装200的截面图，该IC封装200包括用于为分隔物层和TSV(穿板通孔)提供增加大小的TSV开口272的光阻层270。TSV开口272的增加的大小补偿了将在下文更详细地讨论的保护层。如图2中所示，在低K互连模块130的表面上沉积了抛光停止层160之后，光刻工艺限定了稍大于实际的最终TSV(参见图7和8)的TSV(穿板通孔)开口272。在这一配置中，TSV形状的大小在0.25-20微米(μm)的量级上。这一方法可以适用的典型技术是从130nm节点下至5nm节点。
图3示出了根据本公开的一个方面的解说图2的IC封装300的截面图，其解说了低K互连模块130的侧壁374的锯齿。代表性地，根据光阻层370对低K互连模块130进行蚀刻以形成通孔开口372可底切并损坏低K互连模块130的侧壁374，如图3中所示。
图4示出了根据本公开的一个方面的解说图3的IC封装400的截面图，其解说了TSV的低K界面的电和机械降级。在图4中，光阻层370已被移除。
注意，用于钻TSV(穿板通孔)的TSV(例如，Bosch)蚀刻与互连模块130的低K IMD层之间的相互作用可导致低K互连模块130与TSV之间的低K界面的电和机械降级。这一过程导致低K互连模块130在通孔开口472内的侧壁474的显著锯齿和损坏。因此，用通孔开口472形成的TSV遭受降级的互连膜。结果所得的非理想TSV剖面可导致后续TSV处理(包括内衬沉积和填充)中的困难以及降低TSV成品率和完整性。
图5示出了根据本公开的一个方面的解说图4的IC封装500的截面图，该IC封装500包括保护层沉积。如本文所述，包括不侵袭或损坏低K材料(例如，包含低浓度的氧)的化学反应的蚀刻工艺可被称为低K兼容蚀刻工艺。在这一配置中，低K兼容蚀刻工艺蚀穿低K互连模块130的低K IMD层。在蚀刻着陆在接触ILD120或STI层150的硬二氧化硅上(如由端点信号所指示的或由高度选择性蚀刻所辅助的)之后，保护性介电层520被沉积在整个IC封装500上。保护性介电层520可被形成为一层未氟化的石英玻璃(USG)、硅酸四乙酯(TEOS)、二氧化硅、氮化硅、有机膜、或用于形成绝缘膜的其他类似前体。
如图5中进一步所示，执行对保护性介电层520的定向蚀刻580。在这一配置中，定向蚀刻580可以是定向反应离子蚀刻(RIE)工艺。代表性地，定向RIE工艺形成覆盖低K侧壁574的保护性分隔物，同时在水平表面(例如抛光停止层160和ILD120)上不留下膜。在图6所解说的配置中，少量保护性膜留在抛光停止层160的水平表面上以改善保护。
图6示出了根据本公开的一个方面的解说图5的IC封装600的截面图，该IC封装600包括经蚀刻的侧壁保护分隔物层620。代表性地，侧壁保护分隔物620保护低K互连模块130。另外，侧壁保护分隔物620还用于平滑侧壁674的任何形貌。在所示的配置中，少量保护性膜可任选地留在抛光停止层160的水平表面上以提供对角676和678的改善保护。一旦低K侧壁表面674被覆盖和保护，穿过基板102的通孔开口的形成就可如图7所示地执行。
图7示出了根据本公开的一个方面的解说图6的IC封装700在穿板蚀刻之后的截面图。一旦低K侧壁表面774被保护性侧壁分隔物720覆盖并保护，就执行对TSV开口708的蚀刻(诸如Bosch蚀刻)而无需太关心这一蚀刻对低K互连模块130的影响。在这一配置中，保护性侧壁分隔物720将TSV开口的大小从光刻限定的尺寸704减小到最终蚀刻直径706。一旦蚀刻完成，就可执行TSV内衬/填充/CMP(化学机械抛光)工艺，如图8中所示。
图8示出了根据本公开的一个方面的解说图7的IC封装800的截面图，该IC封装800包括具有内衬隔离层850和侧壁保护分隔物层820的穿板通孔890。代表性地，嵌入在低K互连模块130中的那部分TSV890在它自己与低K互连模块130之间具有氧化缓冲层(保护性侧壁分隔物)820。氧化缓冲层820还提供TSV890与低K互连模块130之间的进一步应力缓解，该应力是由例如TSV890的膨胀导致的。在这一配置中，半金属内衬隔离层850围绕着TSV890的侧壁来形成。TSV随后被填充铜或其他类似导电材料。
虽然图8解说了TSV890的形成作为最终步骤，但在形成了TSV890之后还可形成附加导电层。因此，使用侧壁保护分隔物820可以保护低K互连模块侧壁免受蚀刻损坏，同时侧壁表面的平滑可导致改善的状况以用于后蚀刻处理。另外，由TSV890与任何周围材料之间的侧壁保护分隔物820提供的氧化缓冲提供了附加的应力缓解。最终，侧壁保护分隔物820可提供穿过任何种类的膜来图案化TSV890的能力，而不管该膜是否被TSV蚀刻损坏。
在一种配置中，IC封装800包括沉积在通孔与低K值介电互连层之间的用于保护低K值介电互连层的装置。在一个方面，该保护装置可以是配置成执行由该保护装置叙述的功能的图8的侧壁保护分隔物层820。在另一方面，前述装置可以是配置成执行由前述装置叙述的功能的器件或任何层。
图9是解说根据本公开的一个方面的形成用于穿过低K布线层来图案化穿板通孔(TSV)的低K介电保护分隔物的方法900的框图。在框910，穿过低K值介电互连层来蚀刻通孔开口272/372/472，例如，如图2-4中所示。在框912，将保护性介电层520沉积在通孔开口中以及低K值介电互连层上，例如，如图5中所示。在框914，从通孔开口的底部并从低K值介电互连层的水平表面蚀刻保护层。例如，如图6中所示，对保护层的蚀刻在通孔开口的侧壁674上留下侧壁保护分隔物620。在框916，穿过覆盖有保护性侧壁分隔物的通孔开口的底部并穿过半导体基板来蚀刻穿板通孔，例如如图7中所示。在框918，穿板通孔890被填充，例如，如图8中所示。
图10是示出其中可有利地采用本公开的实施例的示例性无线通信系统1000的框图。出于解说目的，图10示出了三个远程单元1020、1030和1050以及两个基站1040。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单元1020、1030和1050包括包含所公开的低K介电保护分隔物的IC器件1025A、1025C和1025B。将明白，包含IC的任何设备也可包括在此公开的低K介电保护分隔物，包括基站、交换设备、以及网络装备。图10示出从基站1040到远程单元1020、1030、和1050的前向链路信号1080，以及从远程单元1020、1030、和1050到基站1040的反向链路信号1090。
在图10中，远程单元1020被示为移动电话，远程单元1030被示为便携式计算机，而远程单元1050被示为无线本地环路系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合。尽管图10解说了根据本公开的教导的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的各方面可适用于包括所公开的低K介电保护分隔物的任何设备中。
对于设计/制造过程的固件和/或软件实现，这些方法体系可以用执行本文中所描述功能的模块(例如，规程、函数等等)来实现。任何有形地实施指令的机器可读介质可被用来实现本文中所描述的方法体系。例如，软件代码可存储于存储器中并由处理器单元执行。存储器可以实现在处理器单元内或在处理器单元外部。如本文所用的，术语“存储器”是指任何类型的长期、短期、易失性、非易失性、或其他存储器，而并不限于任何特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
尽管已详细描述了本公开及其优点，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，那么上方变成下方，反之亦然。此外，如果是侧面取向的，那么上方和下方可指代基板或电子器件的侧面。此外，本申请的范围无意被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。如本领域的普通技术人员将容易从本公开领会到的，可以利用根据本公开的现存或今后开发的与本文所描述的相应实施例执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (19)

1.一种用于形成低K值介电保护分隔物的方法，包括：
穿过低K值介电互连层来蚀刻通孔开口；
将保护层沉积在所述通孔开口中以及所述低K值介电互连层上；
从所述通孔开口的底部蚀刻所述保护层的一部分以暴露半导体基板的表面上的层间介电(ILD)层，以及蚀刻位于所述低K值介电互连层的侧壁表面上的所述保护层的一部分，所述蚀刻在所述通孔开口的侧壁上留下保护性侧壁分隔物；
穿过所述通孔开口的底部并穿过半导体基板来蚀刻穿板通孔；以及
填充所述穿板通孔。
2.如权利要求1所述的方法，其特征在于，所述低K值介电互连层包括至少一个低K值金属间介电(IMD)层。
3.如权利要求1所述的方法，其特征在于，所述保护层是由从包括以下各项的组中选择的材料形成的：未氟化的石英玻璃(USG)、硅酸四乙酯(TEOS)、二氧化硅、以及有机膜。
4.如权利要求1所述的方法，其特征在于，进一步包括执行定向反应离子蚀刻(RIE)以从所述低K值介电互连层的与所述半导体基板的表面相对的部分移除所述保护层。
5.如权利要求1所述的方法，其特征在于，沉积所述保护层包括在所述低K值介电互连层的与所述半导体基板的表面相对的表面上形成所述保护层。
6.如权利要求5所述的方法，其特征在于，进一步包括使所述保护层回流以使得有机保护层覆盖所述穿板通孔的侧壁。
7.如权利要求1所述的方法，其特征在于，还包括：
将所述穿板通孔纳入在半导体管芯内；以及
将所述半导体管芯集成到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
8.一种半导体管芯，包括：
半导体基板；
所述半导体基板内的浅沟槽隔离(STI)区；
所述半导体基板的表面上以及所述STI区的表面上的层间介电(ILD)层；
所述ILD层的与所述半导体基板的表面相对的表面上的低K值介电互连层；
延伸穿过所述低K值介电互连层、所述ILD层、所述STI区、以及所述半导体基板的至少一个穿板通孔；以及
所述至少一个穿板通孔内所述低K值介电互连层的侧壁部分上的并在所述至少一个穿板通孔内具有被蚀刻的表面的保护性分隔物。
9.如权利要求8所述的半导体管芯，其特征在于，所述低K值介电互连层包括至少一个低K值金属间介电(IMD)层。
10.如权利要求8所述的半导体管芯，其特征在于，所述保护性分隔物包括从包含以下各项的组中选择的材料：未氟化的石英玻璃(USG)、硅酸四乙酯(TEOS)、二氧化硅、以及有机膜。
11.如权利要求8所述的半导体管芯，其特征在于，所述半导体管芯被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
12.一种半导体管芯，包括：
半导体基板；
所述半导体基板内的浅沟槽隔离(STI)区；
所述半导体基板的表面上以及所述STI区的表面上的层间介电(ILD)层；
所述ILD层的与所述半导体基板的表面相对的表面上的低K值介电互连层；
延伸穿过所述低K值介电互连层、所述ILD层、所述STI区、以及所述半导体基板的至少一个通孔；以及
用于保护所述低K值介电互连层免受对穿过所述半导体基板的所述至少一个通孔的蚀刻的装置，所述装置被置于所述至少一个通孔与所述低K值介电互连层之间。
13.如权利要求12所述的半导体管芯，其特征在于，所述低K值介电互连层包括至少一个低K值金属间介电(IMD)层。
14.如权利要求12所述的半导体管芯，其特征在于，所述用于保护所述低K值介电互连层的装置包括从包含以下各项的组中选择的材料：未氟化的石英玻璃(USG)、硅酸四乙酯(TEOS)、二氧化硅、以及有机膜。
15.如权利要求12所述的半导体管芯，其特征在于，所述用于保护所述低K值介电互连层的装置被形成在所述低K值介电互连层的侧壁部分上。
16.如权利要求12所述的半导体管芯，其特征在于，所述半导体管芯被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
17.一种用于形成低K值介电保护分隔物的方法，包括：
穿过低K值介电互连层来蚀刻通孔开口的步骤；
将保护层沉积在所述通孔开口中以及所述低K值介电互连层上的步骤；
从所述通孔开口的底部蚀刻所述保护层的一部分以暴露半导体基板的表面上的层间介电(ILD)层的步骤，以及蚀刻位于所述低K值介电互连层的侧壁表面上的所述保护层的一部分的步骤，所述蚀刻在所述通孔开口的侧壁上留下保护性侧壁分隔物；
穿过覆盖有所述保护性侧壁分隔物的所述通孔开口的底部并穿过半导体基板来蚀刻穿板通孔的步骤；以及
填充所述穿板通孔的步骤。
18.如权利要求17所述的方法，其特征在于，进一步包括将所述穿板通孔纳入到半导体管芯内的步骤。
19.如权利要求18所述的方法，其特征在于，进一步包括将所述半导体管芯纳入到以下至少一者中的步骤：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
CN201280054946.5A 2011-11-09 2012-11-09 用于穿过低k布线层来图案化穿板通孔的低k介电保护分隔物 Active CN103918068B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161557842P 2011-11-09 2011-11-09
US61/557,842 2011-11-09
US13/588,438 US9059263B2 (en) 2011-11-09 2012-08-17 Low-K dielectric protection spacer for patterning through substrate vias through a low-K wiring layer
US13/588,438 2012-08-17
PCT/US2012/064531 WO2013071171A1 (en) 2011-11-09 2012-11-09 Low-k dielectric protection spacer for patterning through substrate vias through a low-k wiring layer

Publications (2)

Publication Number Publication Date
CN103918068A CN103918068A (zh) 2014-07-09
CN103918068B true CN103918068B (zh) 2016-11-09

Family

ID=48223131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280054946.5A Active CN103918068B (zh) 2011-11-09 2012-11-09 用于穿过低k布线层来图案化穿板通孔的低k介电保护分隔物

Country Status (7)

Country Link
US (1) US9059263B2 (zh)
EP (1) EP2777071B1 (zh)
JP (1) JP6068492B2 (zh)
KR (1) KR101610323B1 (zh)
CN (1) CN103918068B (zh)
IN (1) IN2014CN03081A (zh)
WO (1) WO2013071171A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245790B2 (en) * 2013-01-23 2016-01-26 GlobalFoundries, Inc. Integrated circuits and methods of forming the same with multiple embedded interconnect connection to same through-semiconductor via
US10170396B2 (en) * 2014-02-14 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through via structure extending to metallization layer
US9343403B2 (en) 2014-04-04 2016-05-17 Qualcomm Incorporated Stress mitigation structure for wafer warpage reduction
CN105225976A (zh) * 2014-06-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 焊盘的制作方法及半导体器件
US9620454B2 (en) 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
KR102652854B1 (ko) * 2016-08-17 2024-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10269559B2 (en) * 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10535636B2 (en) * 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
US10734234B2 (en) * 2017-12-18 2020-08-04 International Business Machines Corporation Metal cut patterning and etching to minimize interlayer dielectric layer loss
US10734278B2 (en) * 2018-06-15 2020-08-04 Tokyo Electron Limited Method of protecting low-K layers
US10784143B2 (en) 2019-01-31 2020-09-22 Globalfoundries Inc. Trench isolation preservation during transistor fabrication
US10832950B2 (en) 2019-02-07 2020-11-10 International Business Machines Corporation Interconnect with high quality ultra-low-k dielectric
US11532579B2 (en) * 2020-07-13 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation structure with increased thickness for metal pads
KR20220010852A (ko) 2020-07-20 2022-01-27 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11769736B2 (en) 2021-04-14 2023-09-26 Micron Technology, Inc. Scribe structure for memory device
US11715704B2 (en) * 2021-04-14 2023-08-01 Micron Technology, Inc. Scribe structure for memory device
US11600578B2 (en) 2021-04-22 2023-03-07 Micron Technology, Inc. Scribe structure for memory device
US20230068312A1 (en) * 2021-09-02 2023-03-02 Applied Materials, Inc. Backside power rail to deep vias
CN115000005A (zh) * 2022-05-27 2022-09-02 华进半导体封装先导技术研发中心有限公司 一种保护low-k介质的有源芯片硅通孔制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3696208B2 (ja) * 2003-01-22 2005-09-14 株式会社東芝 半導体装置
JP3891299B2 (ja) * 2003-05-06 2007-03-14 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
US7081407B2 (en) 2003-12-16 2006-07-25 Lam Research Corporation Method of preventing damage to porous low-k materials during resist stripping
US7169698B2 (en) 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
JP2005243993A (ja) * 2004-02-27 2005-09-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
US7205226B1 (en) 2005-02-24 2007-04-17 Lam Research Corporation Sacrificial layer for protection during trench etch
US7345343B2 (en) 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
KR100830581B1 (ko) 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US7812459B2 (en) * 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
JP5282419B2 (ja) 2007-04-18 2013-09-04 ソニー株式会社 半導体装置及びその製造方法
US7781332B2 (en) 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US20090087992A1 (en) 2007-09-28 2009-04-02 Chartered Semiconductor Manufacturing Ltd. Method of minimizing via sidewall damages during dual damascene trench reactive ion etching in a via first scheme
US7968460B2 (en) 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
US7923369B2 (en) 2008-11-25 2011-04-12 Freescale Semiconductor, Inc. Through-via and method of forming
US8501587B2 (en) 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
JP2011119432A (ja) * 2009-12-03 2011-06-16 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20110260297A1 (en) * 2010-04-27 2011-10-27 Shian-Jyh Lin Through-substrate via and fabrication method thereof
KR20120030782A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법
US8803322B2 (en) * 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer

Also Published As

Publication number Publication date
US20130113068A1 (en) 2013-05-09
US9059263B2 (en) 2015-06-16
JP6068492B2 (ja) 2017-01-25
EP2777071A1 (en) 2014-09-17
EP2777071B1 (en) 2017-01-04
JP2014533000A (ja) 2014-12-08
IN2014CN03081A (zh) 2015-07-03
KR20140093980A (ko) 2014-07-29
CN103918068A (zh) 2014-07-09
KR101610323B1 (ko) 2016-04-08
WO2013071171A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103918068B (zh) 用于穿过低k布线层来图案化穿板通孔的低k介电保护分隔物
US9355904B2 (en) Method for strain-relieved through substrate vias
EP2803081B1 (en) Integrating through substrate vias into middle-of-line layers of integrated circuits
US9219032B2 (en) Integrating through substrate vias from wafer backside layers of integrated circuits
US9583462B2 (en) Damascene re-distribution layer (RDL) in fan out split die application
US8125040B2 (en) Two mask MTJ integration for STT MRAM
US8227351B2 (en) Fabrication of magnetic tunnel junction (MTJ) devices with reduced surface roughness for magnetic random access memory (MRAM)
US20110204517A1 (en) Semiconductor Device with Vias Having More Than One Material
CN105428308A (zh) 利用衬垫层制造半导体器件的方法
CN106611709B (zh) 一种半导体器件及其制备方法、电子装置
CN104377160A (zh) 金属内连线结构及其工艺
CN104979274A (zh) 硅通孔形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant