CN103915565A - 一种多级阻变存储器单元及其制备方法 - Google Patents

Abstract

本发明的目的在于提供了一种多级阻变存储器单元及其制备方法，包括从下往上依次设置的基片、底电极、阻变层、顶电极；其特征在于，所述底电极与阻变层之间还设置有隔离层。本发明通过增加纳米级隔离层，使阻变存储器的存储窗口提高到10⁵量级以上，达到多级存储所需的首要条件；并且采用电化学活性材料作为顶电极，利用电化学活性材料的漂移特性实现不同电压激励下不同的电阻状态，达到多级存储的目的。同时，隔离层的加入减小了氧离子移动过程中的耗散，有效的保护了底电极，增大了器件的稳定性。另外，该多级阻变存储器单元的制备方法工艺简单、易控制。

Description

一种多级阻变存储器单元及其制备方法

技术领域

本发明属于电子材料与元器件技术领域，涉及信息存储技术，具体涉及一种多级阻变存储器单元及其制备方法。

背景技术

目前，市场上的存储器件主要有磁存储器和Flash存储器，如传统电脑硬盘、U盘、固态硬盘。阻变存储器主要指利用固体元器件阻变层电阻状态的可逆改变而存储相关信息的新型存储器，虽然尚未进入商业运用阶段，但作为公认的下一代非挥发存储器件，具有广阔的市场前景。

阻变存储器的结构是一种多层薄膜结构。其基本结构为：底电极/阻变层/顶电极，如图1所示。当施加电压激励时，会改变阻变层的电阻状态，利用该效应可制作出相应的存储器。阻变存储器结构简单，核心的阻变层只由一种材料组成，易于大面积制备，可极大的降低生产成本；数据保存能力强，在器件使用的环境下，基本不受温度、磁场等外界因素的影响，因此不易造成数据的丢失；存储密度大，目前阻变存储器单元已缩小至12×12nm²，且未发现任何衰减现象；存储和读取速度快，从电阻转变的机理及器件的设计上优势明显，因此存储速度远大于磁存储器和Flash存储器；耗能低，使用功率在10^-3～-8W的范围内，使用电流10^-3～-8A，产热小，对散热的要求较低。

目前，阻变存储器的存储窗口（高电阻与低电阻的比值）普遍在10²-10³的数量级上，而存储电路只有在存储窗口大于10¹时才能识别，因此目前阻变存储器仍为传统的二级存储，即存储状态仅有0、1态，这种两级存储模式限制了存储密度的进一步提升。因而，近年来科学家们提出了多级存储作为未来高密度存储器的存储模式。而要实现基于阻变存储的多级存储，阻变存储单元的存储窗口首先必须大于10³，其次需要阻变单元的电阻应在不同的激励电压下呈现不同的电阻变化，从而实现多电阻态。因而本发明着手解决这种需要。

发明内容

本发明的目的在于提供了一种多级阻变存储器单元及其制备方法，该多级阻变存储器单元存储窗口大于10⁵数量级，可实现4级以上存储，基于其可制备多级存储器。该多级阻变存储器单元制备方法工艺简单、易控制。

本发明的技术方案为：一种多级阻变存储器单元，包括从下往上依次设置的基片、底电极、阻变层、顶电极；其特征在于，所述底电极与阻变层之间还设置有隔离层。

优选的，所述隔离层的材料为Ta、Ti或Al，厚度为1～10nm。

所述多级阻变存储器单元为圆形或方形，其直径或边长为50纳米～500微米。

所述顶电极尺寸小于多级阻变存储器单元尺寸，当多级阻变存储器单元为圆形时，顶电极直径为40纳米～450微米；当多级阻变存储器单元为方形时，顶电极边长为40纳米～450微米。

所述阻变层的材料为NiO、HfO₂或ZnO，厚度为30～100nm。

所述顶电极的材料为Ag或Cu，厚度为50-300nm。

所述多级阻变存储器单元的制备方法，其特征在于，包括以下步骤：

步骤1.在覆盖Pt或Au的Si基片上采用剥离光刻工艺，经过涂胶、预烘、曝光、后烘、范爆、显影、烘干工艺，光刻出相应尺寸和形状的阻变存储器单元图形；

步骤2.采用真空镀膜方法，在经步骤1光刻出图形的基片上依次沉积隔离层与阻变层；

步骤3.采用与步骤1相同工艺，在经步骤2沉积得阻变层上制备顶电极，即最终制备得多级阻变存储器单元。

本发明提供的多级阻变存储器单元结构中隔离层的加入在增加底电极附近的氧密度的同时，限制氧向底电极的扩散，使器件的阻变机制从体控制转变变为界面控制，极大的增大存储窗口，使其达到大于10⁵量级；其次，当选用电化学活性材料（Ag、Cu）做顶电极，施加电压后，顶电极材料向底电极方向漂移，在不同的电压下，电极材料漂移的距离和数量不同，导致导电通道数量和直径不同，从而形成不同的电阻状态，实现多级存储。另外，隔离层的加入减小了氧离子移动过程中的耗散，有效的保护了底电极，增大了器件的稳定性。

本发明的有益效果是：

本发明利用纳米级隔离层，使阻变存储器的存储窗口提高到10⁵量级以上，达到多级存储所需的首要条件；并且采用电化学活性材料作为顶电极，利用电化学活性材料的漂移特性实现不同电压激励下不同的电阻状态，达到多级存储的目的。同时，隔离层的加入减小了氧离子移动过程中的耗散，有效的保护了底电极，增大了器件的稳定性。

附图说明

图1是传统阻变存储器的基本结构示意图；其中，1为顶电极、2为阻变层、3为底电极、4为基片。

图2是本发明制备的多级阻变存储器单元的示意图；其中，1为顶电极、2为阻变层、3为隔离层、4为底电极、5为基片。

图3是加入隔离层后的阻变存储器的电阻变化曲线。

图4是通过电压控制实现的多级存储电阻变化曲线。

具体实施方式

下面结合具体实施例与附图对本发明做进一步详细的说明，需要说明的是，本发明并不局限于该实施例。

一种多级阻变存储器单元，包括从下往上依次设置的基片、底电极、阻变层、顶电极；其特征在于，所述底电极与阻变层之间还设置有隔离层。其结构如图2所示。

本实施例中，多级阻变存储器单元为方形，其长边、短边均为200微米，隔离层材料选择为Ta，厚度为2nm；阻变层材料选择为NiO，厚度为55nm；顶电极为长边、短边均为100微米、厚度为150nm的Cu膜。需要说明的是，其隔离层与阻变层尺寸略小于底电极只是为了方便本实施例制备得多级阻变存储器单元的测试。

上述多级阻变存储器单元的制备方法，包括以下步骤：

步骤1：在覆盖Pt的Si基片上涂上反胶，预烘后采用光刻板图光学曝光形成图形，后烘后进行范曝，显影后再烘干，光刻出长边、短边均为200微米的存储单元图形；

步骤2：将基片置于磁控溅射设备中，利用直流磁控溅射沉积隔离层/阻变层，其中隔离层材料选择为Ta，厚度为2nm；阻变层材料选择为NiO，厚度为55nm；沉积完成后，将基片置于丙酮溶液中去掉光刻胶，去胶完成后即在基片上留下阻变存储器单元图形；

步骤3：采用同步骤1的相同工艺光刻出顶电极图形，顶电极单元长边与短边均为100微米；而后采用薄膜沉积工艺，镀制150nm厚的Cu膜作为顶电极；顶电极沉积完成后，将基片置于丙酮溶液中去掉光刻胶，去胶完成后即在基片上留下带顶电极的最终多级阻变存储器单元。

测试：将阻变存储单元置于探针测试台上，利用探针分别接触顶电极和底电极，通过控制电压，可以达到多级存储的目的。在顶电极处施加电压，底电极接地。当写入存储信息时，首先施加0.5V电压，存储器电阻达到最低状态并保持（约30欧姆），然后再施加相应的电压即可达到不同电阻状态并存储信息，如图4所示。当施加-0.4V时，电阻增大并保持约400欧姆；当施加-0.6V时，电阻越6000欧姆；当施加-0.8V时，电阻约80000欧姆；当施加-1.2V时，电阻约6000000欧姆。这样通过不同电压的激励，实现了4级以上存储。当读取存储信息时，施加小电压（如-0.1V），在不影响存储器电阻状态的情况下，即可读出对应的电阻值，代表相关的存储信息，实现信息的读出。

Claims (7)

1.一种多级阻变存储器单元，包括从下往上依次设置的基片、底电极、阻变层、顶电极；其特征在于，所述底电极与阻变层之间还设置有隔离层。

2.按权利要求1所述一种多级阻变存储器单元，其特征在于，所述隔离层的材料为Ta、Ti或Al，厚度为1～10nm。

3.按权利要求1所述一种多级阻变存储器单元，其特征在于，所述多级阻变存储器单元为圆形或方形，其直径或边长为50纳米～500微米。

4.按权利要求1所述一种多级阻变存储器单元，其特征在于，所述顶电极尺寸小于多级阻变存储器单元尺寸，当多级阻变存储器单元为圆形时，顶电极直径为40纳米～450微米；当多级阻变存储器单元为方形时，顶电极边长为40纳米～450微米。

5.按权利要求1所述一种多级阻变存储器单元，其特征在于，所述阻变层的材料为NiO、HfO₂或ZnO，厚度为30～100nm。

6.按权利要求1所述一种多级阻变存储器单元，其特征在于，所述顶电极的材料为Ag或Cu，厚度为50-300nm。

7.按权利要求1所述一种多级阻变存储器单元的制备方法，其特征在于，包括以下步骤：

步骤1.在覆盖Pt或Au的Si基片上采用剥离光刻工艺，经过涂胶、预烘、曝光、后烘、范爆、显影、烘干工艺，光刻出相应尺寸和形状的阻变存储器单元图形；

步骤2.采用真空镀膜方法，在经步骤1光刻出图形的基片上依次沉积隔离层与阻变层；

步骤3.采用与步骤1相同工艺，在经步骤2沉积得阻变层上制备顶电极，即最终制备得多级阻变存储器单元。