CN112510147B - 一种全无机量子点基阻变存储器及其制备方法 - Google Patents

一种全无机量子点基阻变存储器及其制备方法 Download PDF

Info

Publication number
CN112510147B
CN112510147B CN202011409082.7A CN202011409082A CN112510147B CN 112510147 B CN112510147 B CN 112510147B CN 202011409082 A CN202011409082 A CN 202011409082A CN 112510147 B CN112510147 B CN 112510147B
Authority
CN
China
Prior art keywords
quantum dot
random access
layer
access memory
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011409082.7A
Other languages
English (en)
Other versions
CN112510147A (zh
Inventor
周静
王志青
陈文�
沈杰
赵利军
侯大军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University of Technology WUT
Original Assignee
Wuhan University of Technology WUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University of Technology WUT filed Critical Wuhan University of Technology WUT
Priority to CN202011409082.7A priority Critical patent/CN112510147B/zh
Publication of CN112510147A publication Critical patent/CN112510147A/zh
Application granted granted Critical
Publication of CN112510147B publication Critical patent/CN112510147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种全无机量子点基阻变存储器及制备方法,涉及半导体领域,包括自下而上依次设置的基板、底电极、阻变层和顶电极,其中,所述底电极与阻变层之间还设置有缓冲层。本发明通过增加铁电材料缓冲层,使阻变存储器的工作电压降低至0.3V以下,存储窗口提高到107量级以上;器件在持续工作1.4×106s后阻变性能退化小于0.01%,并且在104次快速读取测试中显示出良好的耐久性。所述设计大大提升了量子点阻变存储器的阻变性能,加速了量子点基阻变存储器的商业化进程。

Description

一种全无机量子点基阻变存储器及其制备方法
技术领域
本发明涉及半导体制造技术领域,具体涉及一种全无机量子点基阻变存储器及制备方法。
背景技术
当代大数据的开发,云计算、通信和电子产品的发展对信息存储器提出了更高的性能要求,信息存储市场对非易失性存储器的需求量与日剧增。随着半导体工艺技术节点进入20nm,基于浮栅结构的传统闪存(Flash)正面临严重的技术瓶颈。因此,开发更高密度、更小体积、更低功耗、更高稳定性和更低成本的存储器来取代Flash,以满足新时代大数据和物联网技术对信息存储器的性能要求成为存储领域的工作重点。其中,阻变存储器(RRAM)因其低成本、低能耗和卓越的数据存储特性而受到学术领域和工业领域的高度重视和广泛研究。然而,由于传统阻变材料存在阻变性能差和阻变机理模糊不清等因素,大大限制了RRAM的商业化应用,开发新型阻变存储材料,提升材料阻变性能并探究详细阻变机理成为当前研究的热点。
最新的研究结果表明,将量子点(QDs)用作RRAM中的阻变功能层可表现出典型的双极性阻变特征,且器件的阻变性能可以通过调整量子点膜层厚度精确控制。在RRAM中,由于量子点的库伦阻塞与量子遂穿效应,量子点可实现对注入电子的自俘获从而具有阻变性能;受量子尺寸效应影响,俘获电子的数量与量子点的尺寸有关,因此可以通过控制量子点层的厚度来调控器件阻变特征,实现数据的多级存储。这使零维量子点纳米材料用作RRAM阻变功能材料具有不可替代的优势而备受青睐。石墨烯量子点、二硫化钼量子点(MoS2QDs)、黑磷量子点(BP QDs)、MXene QDs和钙钛矿结构量子点(如CsPbBr3 QDs)等均被用于RRAM中,并取得了优异的数据存储性能。
在以上的工作中,均将低维无机材料引入聚合物基体形成有机-无机复合材料,实现基于电荷捕获效应的阻变开关性能,这也是制备量子点基RRAM的有效方法。然而,在材料制备过程中,无机量子点很难在有机物基体中均匀分散,同时由于量子点层和聚合物基体的复杂结构和性质,以及量子点/聚合物层和电极之间的界面不可控性,使得电阻开关特性难以控制,器件稳定性较低。无机材料具有更高的稳定性,且能更好的与CMOS兼容。为了克服有机-无机RRAM稳定性差的缺点,采用全无机量子点作为阻变材料是一种有效的解决方案。但全无机量子点阻变存储器一般具有较小的阻变开关比,为满足大数据时代的需求,全无机量子点基RRAM的阻变性能和数据保留能力需要进一步提高。
传统的存储技术只使用单物理量输入(如电压),来操作整个存储设备,实现数据的写入与擦除。研究表明,将多个物理量(如光、电场和磁场)与电压结合在同一个设备上来操作整个存储设备,可有效提升存储器的数据存储能力。针对量子点阻变材料,较多的点缺陷(包括空位、间隙和阳离子取代等)存在于量子点中,这些点缺陷的形成能较低,实验结果已经证实,其在量子点内的迁移会更容易受到电场的调控。铁电材料作为人类应用最广泛的功能材料之一,其极化过程会破坏材料内部的空间平移对称性,在表面产生电荷相同但极性相反的极化电荷,将铁电材料与量子点阻变材料复合,利用铁电材料/量子点阻变材料界面处的内建电场可简单并有效的在量子点内引入电场。因此,利用铁电材料可切换的铁电极化调控铁电材料/量子点阻变材料界面的内建电场进而调控缺陷在量子点阻变材料内的迁移以改善量子点的阻变性能,可进一步提升全无机量子点基阻变存储器的数据存储能力。
发明内容
本发明的目的在于提供一种全无机量子点基阻变存储器及其制备方法,以解决全无机量子点基RRAM的阻变性能和数据保留能力差的问题。
为解决上述技术问题,本发明提供了一种全无机量子点基阻变存储器及其制备方法,其特征在于:其结构包括自下而上依次设置的基板、底电极、阻变层和顶电极,其中,底电极与阻变层之间设置有铁电材料缓冲层;所述铁电材料缓冲层选自锆钛酸铅、钛酸铅及钛酸钡中的至少一种,优选为锆钛酸铅压电陶瓷(PZT)。
进一步地,所述基板材料选自硅基片、导电玻璃和柔性塑料的至少一种,其中优选为硅基片,进一步优选为Pt/TiO2/SiO2/Si基片;
所述顶电极和底电极材料选自包含导电金属、导电金属氧化物和导电高分子有机物的至少一种或其组合;
所述阻变层材料为全无机量子点,选自包含铜锑硫量子点、钙钛矿量子点、黑磷量子点的至少一种或其组合;
进一步地,当所述的全无机量子点材料与该铁电缓冲层满足以下条件:
Figure BDA0002816069260000031
Figure BDA0002816069260000032
时(该式中,VD是量子点层和缓冲层的接触电势差,VD1为在量子点自整流层处的电势差,VD2为在缓冲层处的电势差,ND1为量子点的载流子浓度,ND2为缓冲层的载流子浓度,ε1为量子点的介电常数,ε2为缓冲层的介电常数),则本发明所述的全无机量子点基阻变存储器的数据存储性能可被显著增强;
进一步地,所述全无机量子点基阻变存储器的制备方法包括以下步骤:
步骤1.在覆盖底电极的基板上沉积铁电功能材料作为功能层;
步骤2.采用热注入法或水热法制备全无机量子点阻变材料;
步骤3.将全无机量子点阻变材料旋涂在铁电功能材料功能层上表面;
步骤4.通过真空镀膜法在全无机量子点阻变材料上表面制备顶电极。
进一步地,步骤1中沉积方法列举为真空镀膜法、磁控溅射法、流延法、溶胶凝胶法等。
进一步地,优选基板材料为Pt/TiO2/SiO2/Si,底电极为Pt,铁电缓冲层为PZT,阻变层为铜锑硫量子点(CAS QDs),上电极为Au。
进一步地,所述其中铜锑硫量子点(CAS QDs)通过如下方法进行制备:
称取1-2mmol碘化亚铜和30mL-50mL油胺,通气搅拌15-30分钟,升高温度使铜盐溶解,得到浅黄色澄清溶液,然后再加入0.5-1.5mmol氯化锑,保温直至氯化锑与油胺完全络合,溶液仍然保持浅黄色,将1.25-4mmol硫源前驱体溶液快速注入到溶液中,溶液颜色迅速由黄色变为深棕色;反应3-10分钟,停止加热和搅拌,迅速冷却,当溶液温度降至室温后,对制备的量子点进行清洗,即得。
与现有技术相比,本发明具有以下有益效果:
1.相较于一般的传统阻变存储器,本发明增加了铁电缓冲层,将铁电材料与全无机量子点阻变材料复合,巧妙利用两相界面处的内建电场,简单并有效的在量子点内引入电场;
2.本发明增加的铁电缓冲层,利用铁电材料可切换的铁电极化调控铁电缓冲层和量子点层的界面的内建电场,进而调控缺陷在量子点层内的迁移,使量子点基阻变存储器的工作电压降低至0.3V以下,存储窗口提高到107量级以上,器件在持续工作1.4×106s后阻变性能退化远小于0.1%,并在104次快速读取测试中显示出良好的耐久性。
附图说明
图1是本发明实施例中全无机量子点基阻变存储器的结构示意图,其中,1-顶电极,2-量子点阻变层,3-铁电材料缓冲层,4-底电极,5-基板;
图2是本发明中纯CAS QDs基阻变存储器阻变曲线;
图3是全无机量子点基阻变存储器与PZT铁电层在普适条件下复合时的电阻变化曲线;
图4是本发明全无机量子点基阻变存储器的能级结构示意图;
图5是本发明实施例1全无机量子点基阻变存储器阻变曲线;
图6是本发明实施例1全无机量子点基阻变存储器反复读取耐久性曲线;
图7是本发明实施例1全无机量子点基阻变存储器时间稳定性曲线。
具体实施方式
下文将结合具体实施例对本发明的技术方案做更进一步的详细说明。下列实施例仅为示例性地说明和解释本发明,而不应被解释为对本发明保护范围的限制。凡基于本发明上述内容所实现的技术均涵盖在本发明旨在保护的范围内。
除非另有说明,以下实施例中使用的原料和试剂均为市售商品,或者可以通过已知方法制备。
实施例1
实施例1制备一种全无机量子点基阻变存储器,其中基板材料为Pt/TiO2/SiO2/Si,底电极为Pt,铁电缓冲层为PZT,阻变层为铜锑硫量子点(CAS QDs),上电极为Au。具体制备过程为:
(1)选用Pt/TiO2/SiO2/Si作为衬底,通过磁控溅射法将锆钛酸铅压电陶瓷(PZT)沉积在衬底表面,选用组分为52:48的锆钛酸铅溅射靶材(Pb1.1(Zr0.52Ti0.48)O3),溅射参数分别为:溅射功率为100W基片至靶间距100mm;溅射气氛为Ar/O=45:1;溅射气压为0.4Pa;溅射温度为200℃。退火工艺为650℃保温30min。
(2)采用热注入法制备CAS QDs。首先称取285.6mg的碘化亚铜(CuI,99%)置于三颈烧瓶中,并将其固定在加热套上。填入石英砂保温,确保三颈烧瓶受热均匀。选择OLA作为反应溶剂,量取30mL油胺(OLA,80-90%)加入三颈烧瓶中并在氩气氛围下逐渐升温至反应温度(分别为110℃、130℃和150℃)并保持10分钟。然后将114mg三氯化锑(SbCl3,99%)加入反应混合物中,并连续搅拌3分钟。在另一个试剂瓶中,将称取513.70mg N,N-二苯基硫脲(C13H12N2S,98%),添加到2.25mL二苯醚(C12H10O,>99%)中加热到90℃至溶解。使用石英注射器将C13H12N2S-C12H10O溶液快速注入OLA中并保温300s。反应完成后,将所得溶液迅速冷却至室温。进行洗涤和离心过程以获得纯化的CAS QDs,将其分散在己烷中并存储于氮气手套箱中。
(3)将制备好的CAS QDs前驱体溶液旋涂在PZT铁电缓冲层上,组装得到全无机量子点基阻变存储器;
(4)最后通过磁控溅射法,在全无机量子点基阻变存储器表面沉积Au,形成Au顶电极。Au电极纯度为99.99%,溅射参数分别为:溅射功率为100W基片至靶间距100mm;溅射气氛为Ar;溅射气压为0Pa;溅射温度为室温。
测试方法:
对实施例1制备得到的全无机量子点基阻变存储器的电阻变化曲线,循环稳定性进行测试。
图2所示为纯CAS QDs的I-V曲线。可以看出,当电压从0V缓慢增加时,电流值也随之增加(过程1),当反向电压增加到-0.46V时,电流从10-6A附近迅速增加到10-2A左右(过程2)。说明在不施加电压(或低电压)状态时,CAS QDs器件表现出很高的绝缘性,器件处于高电阻状态(HRS),称为OFF状态。当施加电压达到一定值(-0.46V)时,器件从HRS过渡到低电阻状态(LRS),称为ON状态。此时阈值电压-0.46V被称为RRAM的写入电压(SET Voltage)。此时,进一步增加施加电压值,处于LRS态的器件,不论是处于负向电压扫描(过程3,4)还是正向电压扫描(过程5,6)中,均表现出良好的稳定性。随后,当扫描电压从正向施加高电压逐渐减小到0.51V附近时,电流从大约10-2A突然减小到10-6A(过程7)。施加电压降低到一定值时器件从LRS过渡到HRS,称为OFF状态,此时的阈值电压(0.51V)被称为复位电压(RESETVoltage)。可见纯CAS QDs的开/关电压分别为-0.46V/0.51V,存储场口为104
图3所示是全无机量子点基阻变存储器与PZT铁电层在普适条件下复合时的电阻变化曲线,可以看出,器件的电阻开关行为与图2相似,但是关键数据差别较大。此时器件的写入电压为-4.1V,复位电压为4.0V。器件开关比约为103,可见一般条件下,铁电层的存在抑制了存储器的阻变性能。可以推测的原理是:由于铁电材料表面亲水,而胶体量子点表面富含油性基团,在实际应用中不能直接结合到一起,通过建立铁电材料与全无机量子点的有效结合是获得高阻变性能的量子点基阻变存储器的关键。
为了建立铁电材料与全无机量子点的有效结合,本发明的研究人员构建了CASQD-PZT复合薄膜的能带结构,在理论上分析铁电材料与全无机量子点有效结合的条件。
图4所示为全无机量子点基阻变存储器的能级结构示意图,图中的Eg,PZT,Eg,Cu-Sb-S分别代表两种材料的禁带宽度;ΦPZT,ΦCAS分别代表两种材料的真空电子能级与费米能级之间的能量差,即电子的功函数;χPZT,χCAS分别为真空电子能级与导带底的能量差,即电子亲和能。CAS QDs和PZT的电子亲和势分别采用χPZT=3.5eV和χC-Sb-S=3.5eV,假定PZT的费米能级在带隙的中央位置,对应的PZT功函数大约为ΦPZT=5.34eV,CAS QDs的功函数为ΦCAS=4.58eV。PZT与CAS QDs的带隙分别为EgPZT=3.4eV和EgCAS=1.95eV。假设CASQDs/PZT界面不存在缺陷,理想条件下由于PZT和CAS QDs功函数的不同会在界面产生一个内建电势差VD,而这个内建电势差就是PZT与CAS QDs功函数的差值,即VD=ΦPZTCAS=0.49eV。其中,VD=VD1+VD2。在下述的模型中,有下标“1”者均为禁带宽度小的半导体物理参数,有下标“2”者均为禁带宽度大的半导体物理参数。
计算模型假设:
1.异质结具有突变的耗尽层;
2.在耗尽层两端,载流子分布满足玻尔兹曼统计分布;
3.通过耗尽层的电子和空穴电流为常量,不考虑耗尽层中载流子的产生及复合作用;
4.注入的少数载流子浓度比平衡时多数载流子浓度小得多,因此可以采用小注入假设。
5.不考虑界面处的晶格失配情况。
现在来计算平衡界面处的载流子浓度。由于此时形成的是低势垒尖峰情形,异质结的电子流主要由扩散机制决定,采用扩散模型处理,根据扩散理论基本方程:
Figure BDA0002816069260000081
其中,n代表电子密度,v代表静电势,μ代表载流子迁移率,x为一维空间坐标。
由此认为PZT与量子点之间具有突变型的异质结构。在J≠0时,对上式积分,对于PZT区:
Figure BDA0002816069260000091
其中,n1(x1)表示窄禁带材料的本征载流子浓度。
对于CAS QDs区:
Figure BDA0002816069260000092
其中,n2(x2)表示宽禁带材料的本征载流子浓度。
由于在平衡时,整个结构中流过的电流是相同的,因此,在这两个方程中,用同一个j来表示其电流密度。然后我们得到电流密度j为:
Figure BDA0002816069260000093
其中Lnn可以通过以下积分得到:
Figure BDA0002816069260000094
Lnn受外加电势和温度影响很小,主要受耗尽区宽度影响。当通过耗尽区的静电势发生变化时,由于异质结构两界面处是高度对称的,当指数趋近于0时,Lnn将趋近于:
Figure BDA0002816069260000095
即过渡区的宽度。在实际异质结构中,在过渡区会产生复合来削弱指数项对其影响,从而降低V和T对其影响。
在热平衡状态下,异质结构达到平衡,电流为0。此时,当V1=V2时,则有下式成立:
Figure BDA0002816069260000101
进一步地,
Figure BDA0002816069260000102
假定势垒区杂质是完全电离的,则空间电荷密度等于电离杂质浓度。
n1(x1)=ND1,n2(x2)=ND2
解得最终的伏安特性为:
Figure BDA0002816069260000103
其中
Figure BDA0002816069260000104
针对CAS QDs-PZT异质结构,电压产生在铁电材料一侧,即
Figure BDA0002816069260000105
Figure BDA0002816069260000106
解上式得,当
Figure BDA0002816069260000107
时,则该异质结构实现了有效结合;
其中,
Figure BDA0002816069260000108
ND1为CAS QDs载流子浓度,ND2为PZT载流子浓度,ε1为CAS QDs介电常数,ε2为PZT介电常数。
图5为本发明实施例1全无机量子点基阻变存储器阻变曲线;,可以看出,当刚开始施加负电压时,器件的电流小于10-10A,此时器件处于HRS。当负向电压从0V缓慢增加时,电流值也随之增加(过程1),但是器件的电流仍然小于10-8A。当施加的负向电压达到-0.26V时,电流从10-8A附近迅速增加到10-1A左右,器件从HRS过渡到LRS(过程2),说明器件的写入电压为-0.26V。此时,进一步增加施加电压值,处于LRS态的器件,不论是在负向电压扫描(过程3,4)还是正向电压扫描(过程5,6)中均表现出良好的稳定性,说明在CAS QDs与底电极之间引PZT薄膜并没有影响它的非易失特性。随后,当扫描电压从正向施加高电压逐渐减小到0.54V附近时,电流从大约10-1A突然减小到10-8A(过程7)。说明器件复位电压为0.54V。在低于复位电压之间扫描,器件始终保持在其HRS状态(阶段8)。由此可见,器件呈现双极性阻变特征,存储窗口达到107量级以上,CAS QDs的阻变性能性能被显著增强。
图6和图7分别为全无机量子点基阻变存储器反复读取耐久性和时间稳定性变化曲线。采用矩形脉冲波对器件交替施加正向和负向电压进行耐久性测试,写入和擦除电压脉冲分别为-0.1V/1ms和0.1V/1ms。可以看出,在经过104次的重复擦除和写入之后,器件的存储窗口始终保持在107左右,且数据存储状态无明显变化,表明器件具有良好的数据写入与读取特性。器件以-0.1V为读取电压,在持续工作1.4×106s后阻变性能退化率小于0.01%,且开/关比仍稳定保持在107以上,说明器件具有很好的存储稳定性。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或者基本特征的情况下,能够以其他任何具体形式实现本发明。因此,本实施例仅仅只是示范性案例,而且是非限制性的。本发明的范围由所附权利要求而不是上述说明限定,旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照具体实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种全无机量子点基阻变存储器,其特征在于:所述全无机量子点基阻变存储器包括自下而上依次设置的基板、底电极、阻变层和顶电极,其中,底电极与阻变层之间设置有铁电缓冲层;所述铁电缓冲层选自锆钛酸铅、钛酸铅及钛酸钡中的至少一种;
所述阻变层材料为全无机量子点,所述阻变层与铁电缓冲层满足以下条件:
Figure FDA0003557765740000011
Figure FDA0003557765740000012
其中VD是阻变层和铁电缓冲层的接触电势差,VD1为在阻变层处的电势差,VD2为在铁电缓冲层处的电势差,ND1为阻变层的载流子浓度,ND2为铁电缓冲层的载流子浓度,ε1为阻变层的介电常数,ε2为铁电缓冲层的介电常数。
2.根据权利要求1所述的全无机量子点基阻变存储器,其中所述基板材料选自硅基片、导电玻璃和柔性塑料的至少一种。
3.根据权利要求1所述的全无机量子点基阻变存储器,其中所述顶电极和底电极材料选自包含导电金属、导电金属氧化物和导电高分子有机物的至少一种或其组合。
4.根据权利要求1所述的全无机量子点基阻变存储器,其中所述阻变层材料选自包含铜锑硫量子点、钙钛矿量子点、黑磷量子点的至少一种或其组合。
5.根据权利要求1所述的全无机量子点基阻变存储器的制备方法,具体包括如下步骤:
步骤1.在覆盖底电极的基板上沉积铁电功能材料作为功能层;
步骤2.采用热注入法或水热法制备全无机量子点阻变材料;
步骤3.将全无机量子点阻变材料旋涂在铁电功能材料功能层上表面;
步骤4.通过真空镀膜法或磁控溅射法在全无机量子点阻变材料上表面制备顶电极;
其中在步骤1中,沉积方法包括真空镀膜法、磁控溅射法、流延法、溶胶凝胶法。
6.根据权利要求1所述的全无机量子点基阻变存储器的制备方法,其中基板材料为Pt/TiO2/SiO2/Si,底电极为Pt,铁电缓冲层为锆钛酸铅,阻变层为铜锑硫量子点(CAS QDs),上电极为Au。
7.根据权利要求6所述的全无机量子点基阻变存储器的制备方法,其中铜锑硫量子点(CAS QDs)通过如下方法进行制备:
称取1-2mmol碘化亚铜和30mL-50mL油胺,通气搅拌15-30分钟,升高温度使铜盐溶解,得到浅黄色澄清溶液,然后再加入0.5-1.5mmol氯化锑,保温直至氯化锑与油胺完全络合,溶液仍然保持浅黄色,将1.25-4mmol硫源前驱体溶液快速注入到溶液中,溶液颜色迅速由黄色变为深棕色;反应3-10分钟,停止加热和搅拌,迅速冷却,当溶液温度降至室温后,对制备的量子点进行清洗,即得。
CN202011409082.7A 2020-12-04 2020-12-04 一种全无机量子点基阻变存储器及其制备方法 Active CN112510147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011409082.7A CN112510147B (zh) 2020-12-04 2020-12-04 一种全无机量子点基阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011409082.7A CN112510147B (zh) 2020-12-04 2020-12-04 一种全无机量子点基阻变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN112510147A CN112510147A (zh) 2021-03-16
CN112510147B true CN112510147B (zh) 2022-05-20

Family

ID=74971718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011409082.7A Active CN112510147B (zh) 2020-12-04 2020-12-04 一种全无机量子点基阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN112510147B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488588B (zh) * 2021-06-01 2022-11-01 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种由自组装异质结材料作为存储介质层构建的忆阻器及其制备方法
CN114171677A (zh) * 2021-11-10 2022-03-11 武汉理工大学 实现多值存储的介质层、阻变存储器及其制备方法与应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915565A (zh) * 2014-04-03 2014-07-09 电子科技大学 一种多级阻变存储器单元及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284300C (zh) * 2002-07-22 2006-11-08 松下电器产业株式会社 概率运算元件、其驱动方法和使用它的识别处理装置
JP5388710B2 (ja) * 2009-06-12 2014-01-15 株式会社東芝 抵抗変化メモリ
CN101789490B (zh) * 2010-01-28 2012-09-05 复旦大学 一种铁电氧化物/半导体复合薄膜二极管阻变存储器
US8724369B2 (en) * 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
CN102244196B (zh) * 2011-06-21 2013-06-19 南京大学 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法
CN107623070A (zh) * 2016-07-15 2018-01-23 中国科学院金属研究所 一种铁电阻变存储器及其开关比的调控方法
CN106783861B (zh) * 2016-12-21 2019-11-05 深圳大学 一种基于黑磷量子点的柔性非易失型存储器及制备方法
CN106992250B (zh) * 2017-04-11 2020-01-14 中国石油大学(华东) 一种基于铁电异质结的具有多值存储特性的非易失性阻变存储单元及其制备方法
KR20180134124A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전성 메모리 소자
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
CN107863442A (zh) * 2017-10-30 2018-03-30 深圳大学 一种柔性阻变式存储器及其制备方法
CN209357755U (zh) * 2018-10-16 2019-09-06 叶建国 一种存储器件
CN111627981B (zh) * 2020-05-08 2021-06-18 北京大学 一种易扩展加工的原位tem电学芯片及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915565A (zh) * 2014-04-03 2014-07-09 电子科技大学 一种多级阻变存储器单元及其制备方法

Also Published As

Publication number Publication date
CN112510147A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
Bertolazzi et al. Nonvolatile memories based on graphene and related 2D materials
Han et al. Black phosphorus quantum dots with tunable memory properties and multilevel resistive switching characteristics
Wang et al. Excellent resistive switching properties of atomic layer-deposited Al 2 O 3/HfO 2/Al 2 O 3 trilayer structures for non-volatile memory applications
CN112510147B (zh) 一种全无机量子点基阻变存储器及其制备方法
US7012297B2 (en) Scalable flash/NV structures and devices with extended endurance
Liu et al. Ferroelectric memory based on nanostructures
CN104022155B (zh) 稳定的无定形金属氧化物半导体
US7879674B2 (en) Germanium-silicon-carbide floating gates in memories
Wang et al. Functional non‐volatile memory devices: from fundamentals to photo‐tunable properties
KR20100054074A (ko) 투명 전자소자용 투명 메모리.
Ribierre et al. Hybrid organic–inorganic liquid bistable memory devices
Lee et al. Highly flexible and stable resistive switching devices based on WS2 nanosheets: poly (methylmethacrylate) nanocomposites
Hussain et al. A first-principles study of Cu and Al doping in ZrO2 for RRAM device applications
Zou et al. Uniform bipolar resistive switching properties with self-compliance effect of Pt/TiO2/p-Si devices
Yun et al. Memory stabilities and mechanisms of organic bistable devices with giant memory margins based on Cu2ZnSnS4 nanoparticles/PMMA nanocomposites
Kim et al. Improvement of multi-level resistive switching characteristics in solution-processed AlOx-based non-volatile resistive memory using microwave irradiation
Li et al. The Doping Effect on the Intrinsic Ferroelectricity in Hafnium Oxide-Based Nano-Ferroelectric Devices
Onlaor et al. Bi-stable switching behaviors of ITO/EVA: ZnO NPs/ITO transparent memory devices fabricated using a thermal roll lamination technique
CN105575991B (zh) 记忆体结构及形成记忆体结构的方法
Van et al. Tunable threshold voltage of an n-type Si nanowire ferroelectric-gate field effect transistor for high-performance nonvolatile memory applications
KR101016440B1 (ko) 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자
Oh Analysis of surface current by quantum tunneling effect of thin film transistors with topological insulators
Zhang et al. Perovskite Materials for Resistive Random Access Memories
Zhang et al. Introduction to semiconducting metal oxides
Shu et al. A flexible floating-gate based organic field-effect transistor non-volatile memory based on F8BT/PMMA integrated floating-gate/tunneling layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant