CN103915419B - 半导体装置的硅穿孔双向修补电路 - Google Patents
半导体装置的硅穿孔双向修补电路 Download PDFInfo
- Publication number
- CN103915419B CN103915419B CN201310469842.7A CN201310469842A CN103915419B CN 103915419 B CN103915419 B CN 103915419B CN 201310469842 A CN201310469842 A CN 201310469842A CN 103915419 B CN103915419 B CN 103915419B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- silicon perforation
- input
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 230000002457 bidirectional effect Effects 0.000 title abstract description 6
- 230000008439 repair process Effects 0.000 title abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 263
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 263
- 239000010703 silicon Substances 0.000 claims abstract description 263
- 230000005540 biological transmission Effects 0.000 claims abstract description 150
- 238000001514 detection method Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000005611 electricity Effects 0.000 claims description 14
- 230000008030 elimination Effects 0.000 abstract description 2
- 238000003379 elimination reaction Methods 0.000 abstract description 2
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 48
- 101100371495 Colletotrichum gloeosporioides UBC1 gene Proteins 0.000 description 47
- 235000012431 wafers Nutrition 0.000 description 37
- 101000801701 Homo sapiens Tropomyosin alpha-1 chain Proteins 0.000 description 23
- 102100033632 Tropomyosin alpha-1 chain Human genes 0.000 description 23
- 230000008054 signal transmission Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 20
- 101000640246 Homo sapiens SCAN domain-containing protein 1 Proteins 0.000 description 17
- 101000868465 Homo sapiens Sorting nexin-9 Proteins 0.000 description 17
- 102100032854 Sorting nexin-9 Human genes 0.000 description 17
- 101000851892 Homo sapiens Tropomyosin beta chain Proteins 0.000 description 16
- 102100036471 Tropomyosin beta chain Human genes 0.000 description 16
- 101100150128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) spo14 gene Proteins 0.000 description 14
- 101000850794 Homo sapiens Tropomyosin alpha-3 chain Proteins 0.000 description 10
- 102100033080 Tropomyosin alpha-3 chain Human genes 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种半导体装置的硅穿孔双向修补电路。硅穿孔双向修补电路包括：第一及第二双向开关以及至少两个传输路径模块。第一及第二双向开关依据切换信号或反相切换信号以决定导引第一芯片或第二芯片的输入信号到各个传输路径模块的两端的其中一个。每个传输路径模块包括至少两个数据路径电路及对应的硅穿孔。各个数据路径电路包括：输入驱动电路、短路侦测电路以及漏电流消除电路。短路侦测电路侦测直通硅晶穿孔是否与硅基板发生短路，并产生短路侦测输出信号。漏电流消除电路依据短路侦测输出信号以避免由第一准位电压所产生的漏电流流入硅基板。
Description
技术领域
本发明涉及一种芯片堆迭技术，且特别涉及一种半导体装置的硅穿孔(ThroughSilicon Via；TSV)双向修补电路。
背景技术
由于集成电路(Integrated Circuit；IC)中晶体管数量的不断增加，因而增加了芯片的使用面积，使得信号的延迟时间(Delay Time)和功率消耗(Power Consumption)变得更加严重。为了改善严重的延迟与功率消耗等问题，三维芯片(Three Dimension IC；3DIC)堆迭技术是有效且目前正积极研发的解决方法，其将多颗芯片进行立体空间的垂直迭合，不同芯片之间利用贯穿硅基板的直通硅晶穿孔(TSV)结构以传递信号与电源电压，达到尺寸精简的最佳效益。
3DIC的制程技术主要着重在三个步骤，第一步骤为TSV通道的形成与导电金属的填入；第二步骤是晶圆薄化制程；第三步骤则为芯片堆迭与结合。在第一步骤中，受限于现阶段的制程技术，作为TSV导孔侧壁(Sidewall)的绝缘层薄膜(如SiO2)有可能在制程中破损(break)或是受到外来杂质(Impurity)的侵入，因而造成TSV的开路或硅基板(SiliconSubstrate)的短路。并且，在第三步骤以迭合数颗IC时，往往因为小小的位置偏移量(offset)而造成TSV之间无法正确导通而开路，亦即此TSV无法在不同芯片之间提供有效路径来传递信号。
虽然传统的平面IC在设计时可以采用多条路径同时传输同一信号，来预防数据传输不良的问题。但是，在3DIC技术中，只要其中一个TSV与硅基板发生短路，电源电压所产生的漏电流将会经由TSV流入硅基板，造成硅基板中整体的电压准位发生漂移而不稳定，使得在其他TSV中传输的信号也可能会因为硅基板的电压准位漂移而发生传送错误。因此，许多3DIC领域的厂商皆在寻求能够自动侦测TSV的短路缺陷，并且具备数据自我修复功能的双向数据传输电路。
发明内容
本申请实施例提供一种适用于半导体装置的硅穿孔(TSV)双向修补电路，其可控制两个芯片之间的数据流向，并自动侦测TSV是否发生短路以避免漏电流流入硅基板，还可依据已传输的信号而自我修复为正确的输出信号，让三维芯片(3DIC)能够正确且双向地传输数据。
本申请实施例提出一种半导体装置的硅穿孔双向修补电路，其包括第一芯片以及第二芯片、第一双向开关及第二双向开关、至少两个传输路径模块、第一输出逻辑电路以及第二输出逻辑电路。所述第一芯片与第二芯片相互上下堆迭。第一双向开关及第二双向开关分别设置于第一芯片以及第二芯片。第一双向开关及第二双向开关分别接收切换信号及反相切换信号以决定导引所述第一芯片或是第二芯片的输入信号到其输出端。各个传输路径模块的两端分别连接第一双向开关以及第二双向开关的输出端，且每个传输路径模块包括至少一直通硅晶穿孔。第一输出逻辑电路以及第二输出逻辑电路分别设置于所述第二芯片以及第一芯片。第一输出逻辑电路以及第二输出逻辑电路的输入端分别连接直通硅晶穿孔的第二端以及第一端，藉以分别接收至少两个第一传输信号以及至少两个第二传输信号，从而分别产生第一输出信号以及第二输出信号。
承上所述，每个传输路径模块包括至少一直通硅晶穿孔、以及第一与第二数据路径电路。各个直通硅晶穿孔分别穿透硅基板以相互传递第一芯片与第二芯片之间的信号。第一数据路径电路以及第二数据路径电路分别设置于所述第一芯片以及第二芯片。第一数据路径电路以及第二数据路径电路的输入端分别连接所述第一双向开关以及第二双向开关的输出端，藉以接收第一芯片或第二芯片的输入信号。第一数据路径电路以及第二数据路径电路的输出端分别连接直通硅晶穿孔的第一端以及第二端，以透过所述直通硅晶穿孔且依据切换信号或反相切换信号而传递数据。
承上所述，第一数据路径电路以及第二数据路径电路分别包括输入驱动电路、短路侦测电路以及漏电流消除电路。输入驱动电路接收所述输入信号，依据第一准位电压与第二准位电压以转换所述输入信号为待传信号，并将待传信号传送至直通硅晶穿孔的对应端点。短路侦测电路连接所述直通硅晶穿孔的对应端点，依据所述输入信号、所述反相切换信号或切换信号以及所述直通硅晶穿孔对应端点的电位，藉以侦测所述直通硅晶穿孔是否与硅基板发生短路，并产生短路侦测输出信号。漏电流消除电路连接所述短路侦测电路以及输入驱动电路，其依据所述短路侦测输出信号，藉以避免由第一准位电压所产生的漏电流流入所述硅基板。
另一角度而言，本申请实施例提出一种半导体装置的硅穿孔双向修补电路，其包括多个芯片、第一双向开关以及第二双向开关、至少两个直通硅晶穿孔、至少两个数据路径模块以及多个输出逻辑电路。多个芯片相互堆迭，且这些芯片中包括第一芯片以及第二芯片。第一双向开关以及第二双向开关分别设置于第一芯片以及第二芯片。第一及第二双向开关分别接收切换信号及反相切换信号，藉以决定导引第一芯片或第二芯片的输入信号到其输出端。直通硅晶穿孔分别穿透硅基板以相互传递所述芯片之间的信号。
承上所述，每个数据路径模块包括至少两个具相同输入端的数据路径电路，各个数据路径模块的输入端分别连接所述第一以及第二双向开关的输出端以接收所述输入信号。各个数据路径模块中各该数据路径电路的输出端分别连接所在的对应芯片中通往下一级芯片的至少两个直通硅晶穿孔的端点，以透过所述直通硅晶穿孔且依据所述切换信号或反相切换信号而传递数据。多个输出逻辑电路分别设置于任一芯片。各该输出逻辑电路的输入端连接任一芯片中所述直通硅晶穿孔在同一侧的端点，以接收至少两个传输信号，从而分别产生输出信号。
承上所述，各该数据路径电路分别包括输入驱动电路、短路侦测电路以及漏电流消除电路。输入驱动电路接收所述输入信号，依据第一准位电压与第二准位电压以转换所述输入信号为待传信号，并将待传信号传送至直通硅晶穿孔的对应端点。短路侦测电路连接所述直通硅晶穿孔的对应端点，依据所述输入信号、所述反相切换信号或切换信号以及所述直通硅晶穿孔对应端点的电位，藉以侦测所述直通硅晶穿孔是否与硅基板发生短路，并产生短路侦测输出信号。漏电流消除电路连接所述短路侦测电路以及输入驱动电路，其依据所述短路侦测输出信号，藉以避免由第一准位电压所产生的漏电流流入所述硅基板。
再一观点而言，本申请实施例提出一种直通硅晶穿孔的双向自我修补装置，其包括多个芯片、第一双向开关以及第二双向开关、至少两个直通硅晶穿孔、至少两个数据路径模块以及多个输出逻辑电路。多个芯片相互堆迭，且这些芯片中包括第一芯片以及第二芯片。第一双向开关以及第二双向开关分别设置于第一芯片以及第二芯片。第一及第二双向开关分别接收切换信号及反相切换信号，藉以决定导引第一芯片或第二芯片的输入信号到其输出端。直通硅晶穿孔分别穿透硅基板以相互传递所述芯片之间的信号。
所述多个数据路径模块设置于每一芯片中。每个数据路径模块包括至少两个具相同输入端的数据路径电路。各个数据路径模块的输入端分别连接第一双向开关以及第二双向开关的输出端以接收所述输入信号或是接收上一级芯片的输出信号，且各个数据路径模块中各个数据路径电路的输出端分别连接所在的对应芯片中通往下一级芯片的至少两个直通硅晶穿孔的端点，以透过所述直通硅晶穿孔且依据所述切换信号或反相切换信号而传递数据。多个输出逻辑电路则分别设置于每一芯片。这些输出逻辑电路的输入端连接每一芯片中所述直通硅晶穿孔在同一侧的端点，以接收至少两个传输信号，从而分别产生输出信号。
承上所述，各该数据路径电路分别包括输入驱动电路、短路侦测电路以及漏电流消除电路。输入驱动电路接收所述输入信号，依据第一准位电压与第二准位电压以转换所述输入信号为待传信号，并将待传信号传送至对应的直通硅晶穿孔的对应端点。短路侦测电路连接对应的所述直通硅晶穿孔的对应端点，依据所述输入信号、所述反相切换信号或切换信号以及所述直通硅晶穿孔对应端点的电位，藉以侦测所述直通硅晶穿孔是否与硅基板发生短路，并产生短路侦测输出信号。漏电流消除电路连接所述短路侦测电路以及输入驱动电路，其依据所述短路侦测输出信号，藉以避免由第一准位电压所产生的漏电流流入所述硅基板。
基于上述，本申请实施例所述的硅穿孔双向修补电路利用两个双向开关以及切换信号或反相切换信号以在多个芯片中双向地传输数据，并依据输入信号、切换信号或反相切换信号、以及TSV的电位来侦测TSV是否与硅基板发生短路。并且，在TSV发生短路时，硅穿孔双向修补电路利用关闭电源电压和/或将TSV连接至接地电压等方式，避免漏电流流入硅基板，从而防止硅基板中的电压准位发生漂移。每个输出逻辑电路还可依据已传输的多个传输信号来自我修复为正确的输出信号，让半导体装置(如，三维芯片(3DIC))就算是已经有部分TSV发生短路的情况下，仍然能够正确且双向地传输数据。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本申请第一实施例说明半导体装置的硅穿孔双向修补电路的示意图。
图2是图1中第一双向控制开关及第一数据路径电路的功能方块图。
图3是图2中第一数据路径电路的电路图。
图4A及图4B是图3的偏压电路在其他实施例的电路图。
图5是本申请第一实施例说明半导体装置的硅穿孔双向修补电路的电路图。
图6是本申请第二实施例说明半导体装置的硅穿孔双向修补电路的电路图。
图7是本申请第三实施例说明半导体装置的硅穿孔双向修补电路的示意图。
图8是本申请第四实施例说明半导体装置的硅穿孔双向修补电路的示意图。
图9是本申请第五实施例说明半导体装置的硅穿孔双向修补电路的示意图。
图10是本申请第六实施例说明半导体装置的硅穿孔双向修补电路的示意图。
【主要元件符号说明】
100、700、800、900、1000：半导体装置的硅穿孔双向修补电路
110：第一双向控制开关
112：第二双向控制开关
120、122、124、720、721：第一数据路径电路
130、132、710、711、712：硅穿孔(TSV)
140、740：第一输出逻辑电路
142、742：第二输出逻辑电路
150：硅基板
160、162、164、722、723：第二数据路径电路
CHIP1～CHIP4：芯片
TPM1～TPM3：传输路径模块
SDP1～SDP3、SDPB1～SDPB3：数据路径模块
N11、N12、N21、N22、A、B、C、D：端点
sw：切换信号
swb：反相切换信号
st11、st12、st13、st21、st22、st23：传输信号
Vout1、Vout2：输出信号
210：输入驱动电路
220：短路侦测电路
230：漏电流消除电路
240、240_11、240_12、240_21、240_22：电源控制电路
250：短路保护电路
260：偏压电路
310：信号反相器
320、320_11、320_12、320_21、320_22：或非门
340：第一开关
342、342_11、342_12、342_21、342_22：或门
350：第二开关
510、520、640、642：或非门
I1、I2：漏电流
Vin1、Vin2：输入信号
VDD：电源电压
Va、Va1～Va2：待传信号
Sds、Sds1～Sds4：短路侦测输出信号
P1～P9：P型晶体管
N1～N9：N型晶体管
R1：电阻
具体实施方式
图1是本申请第一实施例说明半导体装置的硅穿孔双向修补电路100的示意图。如图1所示，硅穿孔双向修补电路100包括相互上下堆迭的至少两个芯片CHIP1、CHIP2、第一双向控制开关110及第二双向控制开关112、至少两个传输路径模块TPM1～TPM2、第一输出逻辑电路140以及第二输出逻辑电路142。
图1中虽然揭示第一芯片CHIP1以及第二芯片CHIP2相互上下堆迭，但应用本申请实施例者应可由多个芯片相互上下堆迭而形成半导体装置(例如，三维芯片)，并让其中两个想要传递数据的芯片分别作为第一芯片CHIP1以及第二芯片CHIP2，第一芯片CHIP1与第二芯片CHIP2之间也可包括一或多层层数的其他芯片。
第一双向控制开关110设置于第一芯片CHIP1，且第二双向控制开关112设置于第二芯片CHIP2。本申请实施例可透过选择信号sw及反相的选择信号swb来选择信号的传输方向，也就是，本申请实施例可选择将第一芯片CHIP1的输入信号Vin1传到第二芯片CHIP2的第一输出逻辑电路140中，或是将第二芯片CHIP2的输入信号Vin2传到第一芯片CHIP1的第二输出逻辑电路142中。硅穿孔双向修补电路100不能同时双向传输输入信号Vin1以及输入信号Vin2，因此，当选择要传输输入信号Vin1时，第一双向控制开关110便会导通(turnedon)，以将输入信号Vin1导引到第一双向控制开关110的输出端。第二双向控制开关112则会关闭(turned off)，避免输入信号Vin2传送到第二双向控制开关112的输出端。相对地，当选择要传输输入信号Vin2时，第一双向控制开关110便会关闭，而第二双向控制开关112则会导通，以将输入信号Vin2传输到第二双向控制开关112的输出端。
本申请实施例所述的至少两个传输路径模块由图1的传输路径模块TPM1、TPM2作为说明，然而，应用本实施例者也可额外扩充其他的传输路径模块来实现本申请实施例，藉以提升双向数据传输的准确度。各个传输路径模块TPM1～TPM2两端中的第一端N11、N21连接到第一双向开关110的输出端，传输路径模块TPM1～TPM2两端中的另一端N12、N22则连接到第二双向开关112的输出端。每个传输路径模块TPM1、TPM2分别包括至少一个硅穿孔130、132。直通硅晶穿孔130、132分别穿透硅基板150以相互传递第一芯片CHIP1与第二芯片CHIP2之间的信号。如果本申请实施例是由多个芯片相互堆迭而成的半导体装置(例如，三维芯片(3DIC))，TSV130、132则会穿透位于第一芯片CHIP1至第二芯片CHIP2之间相应层数的硅基板。各个传输路径模块TPM1～TPM2在透过切换信号sw而得知信号的传输方向后，便可将第一芯片CHIP1的输入信号Vin1或是第二芯片CHIP2的输入信号Vin2透过硅穿孔130、132传送到另一个芯片。
本申请实施例在一般应用时是单个传输路径模块TPM1、TPM2分别包括单个TSV130、132来传递数据。由于制程良率的不同，单个TSV的导孔侧壁(Sidewall)可能很容易破损和受外来杂质的侵入，使得数据在透过TSV时将会与硅基板150相互电性连接，导致数据传输不稳定。因此，应用本实施例者可依照实际需求而采用单个传输路径模块TPM1、TPM2包括一至多个TSV(例如，两条以上TSV)来实现，以使数据能够顺利传输。例如，传输路径模块TPM1中可以包括多个TSV130以同时传输数据。
第一输出逻辑电路140以及第二输出逻辑电路142分别设置于第二芯片CHIP2以及第一芯片CHIP1。第一输出逻辑电路140以及第二输出逻辑电路142的输入端分别连接TSV130、132的第二端以及第一端，藉以分别接收至少两个第一传输信号以及至少两个第二传输信号，从而分别产生第一输出信号以及第二输出信号。详细而言，第一输出逻辑电路140的输入端连接TSV130、132位于第二芯片CHIP2处的第二端，以在当输入信号Vin1从第一芯片CHIP1传输到第二芯片CHIP2时，第一输出逻辑电路140分别透过传输路径模块TPM1、TPM2中的TSV130、132而接收至少两个第一传输信号(例如，第一传输信号st11、st12)，并依据此第一传输信号st11、st12产生第一输出信号Vout1。第二输出逻辑电路142的输入端连接TSV130、132位于第一芯片CHIP1处的第一端，以在当输入信号Vin2从第二芯片CHIP2传输到第一芯片CHIP1时，第二输出逻辑电路142分别透过传输路径模块TPM1、TPM2中的TSV130、132而接收至少两个第二传输信号(例如，第二传输信号st21、st22)，并依据此第二传输信号st21、st22产生第二输出信号Vout2。如果有扩充其他的传输路径模块来增加传输精确度时，此时第一输出逻辑电路140的输入端会相等于传输路径模块的总数，从这些传输路径模块中TSV位于第二芯片CHIP2处的第二端而分别接收相应数量的第一传输信号，藉以计算出第一传输信号Vout1；第二输出逻辑电路142则从这些传输路径模块中TSV位于第一芯片CHIP1处的第一端而分别接收相应数量的第二传输信号，藉以计算出第二传输信号Vout2。
在此详述传输路径模块TPM1、TPM2及其内部元件。在图1中，每个传输路径模块TPM1、TPM2分别包括至少一个直通硅晶穿孔130、132、第一数据路径电路120、122以及第二数据路径电路160、162。第一数据路径电路120、122设置于第一芯片CHIP1，而第二数据路径电路160、162则设置于第二芯片CHIP2。第一数据路径电路120、122的输入端N11、N21连接第一双向控制开关110的输出端，以接收第一芯片CHIP1的输入信号Vin1。第二数据路径电路160、162的输入端N12、N22则连接第二双向控制开关112的输出端，以接收第二芯片CHIP2的输入信号Vin2。第一数据路径电路120、122的输出端分别连接TSV130、132于第一芯片CHIP1处的第一端，而第二数据路径电路160、162的输出端则分别连接TSV130、132于第二芯片CHIP2处的第二端。藉此，传输路径模块TPM1、TPM2中的第一数据路径电路120、122以及第二数据路径电路160、162可分别透过TSV130、132以及切换信号sw所决定的信号传输方向而双向地传递数据。
图1中的第一数据路径电路120、122以及第二数据路径电路160、162皆具备相似的电路结构，因此本申请实施例将详述图1的第一数据路径电路120，应用本实施例者可参阅第一数据路径电路120来实现其他的数据路径电路122、160、162。图2是图1中第一双向控制开关110及第一数据路径电路120的功能方块图。
请参照图2，第一双向控制开关110接收切换信号sw以及反相切换信号swb，而决定是否将其输入端的输入信号Vin1导引到其输出端。为了简略描述，在本申请实施例中，如果信号的传输方向是使输入信号Vin1从第一芯片CHIP1传输到第二芯片CHIP2时，称为正向信号传输状态；如果信号的传输方向是使输入信号从第二芯片Vin2传输到第一芯片CHIP1时，称为反向信号传输状态。第一数据路径电路120包括输入驱动电路210、短路侦测电路220、漏电流消除电路230以及偏压电路260。当位于正向信号传输状态时，输入驱动电路210透过输入端N11而接收输入信号Vin1，依据第一准位电压(如，电源电压VDD)与第二准位电压(如，接地电压GND)以转换输入信号Vin1为待传信号Va，同时增加待传信号Va的驱动能力，并将待传信号Va传送至TSV130于第一芯片CHIP1处的对应端点(图2的端点A)。所述增加待传信号Va的驱动能力是为了避免待传信号Va在传输过程中发生信号衰减而发生数据错误。此外，第一准位电压(电源电压VDD)的电压准位应大于第二准位电压(接地电压GND)的电压准位。
短路侦测电路220连接TSV130于第一芯片CHIP1处的对应端点A，其依据输入信号Vin1、反相切换信号swb以及TSV130对应端点A的电位，藉以侦测TSV130是否与图1的硅基板150发生短路，从而产生短路侦测输出信号Sds。本发明实施例利用短路侦测电路220来自动侦测TSV130是否与硅基板150发生短路，并透过反向切换信号swb判断信号的传输方向，而决定是否致能短路侦测输出信号Sds。当位于正向信号传输状态时，如果TSV130制作良好且TSV130与硅基板150并没有相互短路时，则短路侦测输出信号Sds将会禁能，使得电源电压VDD能够持续提供输入驱动电路210。但是，如果TSV130的绝缘层在制程中破损或是受到外来杂质的侵入，导致TSV130与其所在的第一芯片CHIP1的硅基板150发生短路时，短路侦测输出信号Sds将会致能，藉以通知漏电流消除电路230使其避免漏电流流入硅基板。
详细来说，漏电流消除电路230连接短路侦测电路220以及输入驱动电路210，其依据短路侦测输出信号Sds，藉以避免由第一准位电压(电源电压VDD)所产生的漏电流流入硅基板150。也就是说，当短路侦测电路220判断TSV130与硅基板发生短路而使短路侦测输出信号Sds致能时，漏电流消除电路230便透过电源控制电路240而关闭电源电压VDD流入输入驱动电路210，从而避免产生漏电流I1。漏电流消除电路230也可以透过短路保护电路250将TSV130的对应端点A迅速连接至接地电压GND，将漏电流I2导引到接地端以避免漏电流I2流入硅基板，便可防止硅基板150中的电压准位发生漂移。此外，偏压电路260连接至短路侦测电路220以及漏电流消除电路230，以维持短路侦测输出信号Sds的偏压。
在本实施例中，图2的漏电流消除电路230包括电源控制电路240和/或短路保护电路250，上述两个电路在应用时可以同时实施，也可以择一实施。图1中第一数据路径电路120、122的电源控制电路240连接短路侦测电路220以接收短路侦测输出信号Sds，并依据短路侦测输出信号Sds以及反相切换信号swb，从而决定是否停止提供第一准位电压(电源电压VDD)给输入驱动电路210。也就是说，当位于正向信号传输状态，且短路侦测电路220判断对应的TSV130与硅基板发生短路时，电源控制电路240停止提供第一准位电压(电源电压VDD)至输入驱动电路210，使得由电源电压VDD以及输入驱动电路210在传输信号时所产生的漏电流I1将会停止提供至TSV130。当电源控制电路240从反相切换信号swb得知此时位于反向信号传输状态，表示第一数据路径电路120不需传输输入信号Vin1，电源控制电路240也会因此停止提供第一准位电压(电源电压VDD)至输入驱动电路210。
短路保护电路250则连接短路侦测电路220以及TSV130的对应端点A，其依据短路侦测输出信号Sds以决定将TSV130的对应端点A导通至接地电压GND。也就是说，位于正向信号传输状态下，当短路侦测电路220判断TSV130与硅基板发生短路时(短路侦测输出信号Sds为致能)，短路保护电路250会使TSV130的对应端点A与接地电压GND导通，以使由电源电压VDD产生的漏电流I2能够透过短路保护电路250而导引至接地端，避免漏电流I2流入TSV110所在的硅基板150中。当位于反向信号传输状态下，为避免输入信号Vin2无法透过TSV130传送到第一芯片CHIP1，因此短路侦测电路220将禁能短路侦测输出信号Sds，短路保护电路250因而使TSV130的对应端点A与接地电压GND关闭。
短路侦测电路220以及电源控制电路240更可依据反相切换信号swb或是切换信号sw来判断信号的传输方向。第一数据路径电路120、122中的短路侦测电路220及电源控制电路240是依据反相切换信号swb来判断，而第二数据路径电路160、162中的短路侦测电路220及电源控制电路240则是依据切换信号sw来判断。以图1中第一数据路径电路120、122的短路侦测电路220而言，如果位于反向信号传输状态，由于第一数据路径电路120、122不需要传送输入信号Vin1，因此其电源控制电路240便不提供电源电压VDD到输入驱动电路210，且第一数据路径电路120、122中的短路侦测电路220控制短路保护电路250以使TSV130、132的第一端与接地端关闭。相对地，以图1中第二数据路径电路160、162的短路侦测电路220而言，如果位于正向信号传输状态，第二数据路径电路160、162不需要传送输入信号Vin2，因此其电源控制电路240便不提供电源电压VDD到输入驱动电路210，且第二数据路径电路160、162的短路侦测电路220将控制短路保护电路250以使TSV130、132的对应端(也就是，第二端)与接地端关闭。
图3是图2中第一数据路径电路120的电路图。也就是，图3绘示图2第一数据路径电路120各个元件的电路架构。图1中各个数据路径电路120、122、160、162皆具有相同的电路结构，在此以第一数据路径电路120中的内部元件作为范例详细说明。请参照图3，输入驱动电路210包括用作输入级电路的信号反相器310。此信号反相器310包括N型金属氧化物半导体场效晶体管(MOSFET)N1以及P型金属氧化物半导体场效晶体管P1。晶体管N1以及P1的控制端(闸极端)连接第一双向控制开关110的输出端以接收输入信号Vin1，从而作为信号反相器310的第一端。P型晶体管P1的第一端(源极端)接收来自电源控制电路240的第一准位电压(例如，电源电压VDD)作为信号反相器310的电源端。P型晶体管P1的第二端(汲极端)连接N型晶体管N1的第一端(汲极端)以成为信号反相器310的输出端。信号反相器310的输出端连接TSV130的对应端，也就是图3的端点A。N型晶体管N1的第二端(源极端)接收接地电压GND。因此，待传信号Va便是反相的输入信号Vin1。
短路侦测电路220包括或非门(NOR gate)320(亦称为第一或非门)，其第一输入端连接TSV130的第一端(端点A)，或非门320的第二输入端接收输入信号Vin1，或非门320的第三输入端接收反相切换信号swb，且或非门320的输出端产生短路侦测输出信号Sds。
偏压电路260的第一端连接短路侦测电路220的输出端，也就是或非门320的输出端，以维持短路侦测输出信号Sds的偏压。本申请实施例的偏压电路260包括偏压电阻R1，偏压电阻R1的第一端分别连接至短路侦测电路220的输出端，且偏压电阻R1的第二端接收第二准位电压(接地电压GND)。
偏压电路260在其他实施例中也可以利用P型金属氧化物半导体场效晶体管、N型金属氧化物半导体场效晶体管来设置，或是不设置偏压电路260。图4A及图4B是图3的偏压电路260在其他实施例的电路图。图4A的偏压电路260包括N型晶体管N2，N型晶体管N2的汲极端及闸极端连接至图3短路侦测电路220的输出端，且N型晶体管N2的源极端接收接地电压GND，以使偏压电路260具备足够的偏压电阻。图4B的偏压电路260则包括P型晶体管P2，P型晶体管P2的源极端连接至图3短路侦测电路220的输出端，且P型晶体管P2的汲极端及闸极端接收接地电压GND，以使偏压电路260具备足够的偏压电阻。
请回到图3，本实施例的电源控制电路240包括第一开关340以及或门(OR)342。或门342的第一输入端接收反相切换信号swb，或门342的第二输入端接收短路侦测输出信号Sds，或门342的输出端产生第一开关切换信号Vsw1。另一方面，本申请实施例以P型金属氧化物半导体场效晶体管(MOSFET)P3来实现第一开关340。P型晶体管P3的源极端接收电源电压VDD，P型晶体管P3的汲极端连接输入驱动电路210的电源端，且P型晶体管P3的闸极端接收第一开关切换信号Vsw1。
短路保护电路250包括第二开关350，本实施例以N型金属氧化物半导体场效晶体管N3来实现第二开关350。N型晶体管N3的汲极端连接TSV130的第一端(端点A)，N型晶体管N3的源极端连接接地电压GND，且N型晶体管N3的闸极端接收短路侦测输出信号Sds。第二开关350依据短路侦测输出信号Sds以决定是否将TSV130的第一端导通至接地电压GND。
由上所述，本申请图3的第一数据路径电路120中电路结构的动作方式可由下列真值表(1)来说明：
表(1)
请同时参照图1、图3及表(1)。状态1表示输入信号Vin2从第二芯片CHIP2传到第一芯片CHIP1的情况(反向信号传输状态)，切换信号sw是逻辑“0”，而反相切换信号swb是逻辑“1”。此时，基于逻辑“1”的反相切换信号swb，短路侦测电路220的或非门320所产生的短路侦测输出信号Sds将为逻辑“0”，第二开关350的N型晶体管N3因而关闭，避免TSV130的端点A导通至地。并且，电源控制电路240的或门342所产生的第一开关切换信号Vsw1将为逻辑“1”，第一开关340的P型晶体管P3也因而关闭，避免电源电压VDD传送到输入驱动电路240。
状态2～5表示输入信号Vin1从第一芯片CHIP1传到第二芯片CHIP2的情况(正向信号传输状态)，切换信号sw是逻辑“1”，而反相切换信号swb是逻辑“0”。其中，状态2～3表示TSV130为正常状态，也就是TSV130没有与硅基板发生短路的情况。
在状态2中，输入信号Vin1是逻辑“0”，待传信号Va则基于信号反相器310而成为逻辑“1”，因此短路侦测电路220的或非门320所产生的短路侦测输出信号Sds为逻辑“0”，第二开关350的N型晶体管N3因而关闭。电源控制电路240的或门342所产生的第一开关切换信号Vsw1将为逻辑“0”，第一开关340的P型晶体管P3因而导通，以持续提供电源电压VDD到输入驱动电路210。
在状态3中，输入信号Vin1是逻辑“1”，待传信号Va则基于信号反相器310而成为逻辑“0”，短路侦测电路220的或非门320所产生的短路侦测输出信号Sds为逻辑“0”，第二开关350的N型晶体管N3因而关闭。电源控制电路240的或门342所产生的第一开关切换信号Vsw1将为逻辑“0”，第一开关340的P型晶体管P3因而导通。因此，状态2、3的待传信号Va能够透过TSV130以正常传输到图1的第一输出逻辑电路140以作为第一传输信号st11。
状态4～5则表示TSV130为短路状态，也就是TSV130已经与硅基板发生短路的情况。在状态5中，输入信号Vin1是逻辑“1”，由于原本应该为逻辑“0”的待传信号Va在经由TSV130的短路后还是逻辑“0”，因此便如同状态3一般，晶体管N3将关闭且晶体管P3将导通。
在状态4中，虽然输入信号Vin1是逻辑“0”，但是原本为逻辑“1”的待传信号Va因为TSV130的短路而成为逻辑“0”。因此，短路侦测电路220的或非门320所产生的短路侦测输出信号Sds便为逻辑“1”，第二开关350的N型晶体管N3因而导通，使漏电流能够透过TSV130的端点A而导通至地。然而，透过TSV130传送到第一输出逻辑电路140的第一传输信号st11则会因而为逻辑“0”，藉以无法传送正确的第一传输信号st11到第一输出逻辑电路140。虽然图3的第一数据路径电路120无法针对表(1)的状态4进行正确的数据自我修补，但上述问题可以透过图1中两个或两个以上的传输路径模块TPM1、TPM2加以解决。
图5是本申请第一实施例说明硅穿孔双向修补电路100的电路图。也就是，图5绘示图1中各个元件的电路架构。由于图5的第一数据路径电路120、122与图3绘示的第一数据路径电路120相同，在此不再赘述其运作机制。图5的第二数据路径电路160、162与第一数据路径电路120、122的差异仅在于，第二数据路径电路160、162中电源控制电路240_21、240_22的或门342_21、342_22的输入端接收切换信号sw而非反相切换信号swb，以在正向信号传输状态时，电源控制电路240_21、240_22将因而停止提供电源电压VDD到对应的输入驱动电路。第二数据路径电路160、162中短路侦测电路220_21、240_22的或非门320_21、320_22的输入端接收切换信号sw而不是非反相切换信号swb，以在正向信号传输状态时，使得短路侦测输出信号Sds3、Sds4禁能，避免TSV130、132的第二端C、D透过晶体管N7、N9连接至地。
图5具备两个传输路径模块TPM1、TPM2，因此第一输出逻辑电路140包括或非门510(亦称第二或非门)。当位于正向信号传输状态时，或非门510的第一输入端以及第二输入端分别透过TSV130、132的第二端C、D以接收从第一数据路径电路120、122传来的第一传输信号st11、st12，透过或非门510的信号处理机制，便可自我修补成正确的第一输出信号Vout1，以将输入信号Vin1从第一芯片CHIP1传到第二芯片CHIP2。第二输出逻辑电路142包括或非门520(亦称第三或非门)。当位于反向信号传输状态时，或非门520的第一输入端以及第二输入端分别透过TSV130、132的第一端A、B以接收从第二数据路径电路160、162传来的第二传输信号st21、st22，透过或非门520的信号处理机制，便可自我修补成正确的第二输出信号Vout2，以将输入信号Vin2从第二芯片CHIP2传到第一芯片CHIP1。
本申请图5的硅穿孔双向修补电路100中电路结构的动作方式可由下列真值表(2)来说明，在此设定信号的传输方向是从第一芯片CHIP1传到第二芯片CHIP2(也就是位在正向信号传输状态)，因此切换信号是逻辑“1”，而反相切换信号是逻辑“0”。
表(2)
基于逻辑“0”的切换信号sw，第二数据路径电路160、162的短路侦测输出信号Sds3、Sds4将为逻辑“0”，N型晶体管N7、N9因而关闭，避免TSV130、132的端点C、D导通至地。晶体管P7、P9也因而关闭，以避免第二数据路径电路160、162传送输入信号Vin2。
请同时参照图5及表(2)，状态1、2表示TSV130、132皆为正常状态。特别提及的是，位于TSV130端点A的待传信号Va1以及位于端点C的第一传输信号st11皆为相同电位。位于TSV132端点B的待传信号Va2以及位于端点D的第一传输信号st12也为相同电位。
表(2)的状态1中，输入信号Vin1是逻辑“0”，待传信号Va1、Va2则为反相的输入信号Vin1，也就是逻辑“1”。短路侦测电路220_11、220_12的或非门320_11、320_12所产生的短路侦测输出信号Sds1、Sds2皆为逻辑“0”。晶体管P3、P5分别持续提供电源电压VDD，且晶体管N3、N5关闭。第一输出逻辑电路140的或非门510则由于第一传输信号st11、st12皆为逻辑“1”，而使第一输出信号Vout1为逻辑“0”。
表(2)的状态2中，输入信号Vin1是逻辑“1”，待传信号Va1、Va2则为逻辑“0”。短路侦测输出信号Sds1、Sds2皆为逻辑“0”。晶体管P3、P5分别持续提供电源电压VDD，且晶体管N3、N5关闭。第一输出逻辑电路140的或非门510由于第一传输信号st11、st12皆为逻辑“0”，而使第一输出信号Vout1为逻辑“1”。
状态3、4表示TSV130与其硅基板是短路状态，TSV132则是正常状态。状态3中，输入信号Vin1是逻辑“0”，待传信号Va2则为逻辑“1”，但是待传信号Va1由于TSV130的短路而为逻辑“0”。此时，短路侦测输出信号Sds1为逻辑“1”，而短路侦测输出信号Sds2则为逻辑“0”。晶体管N3导通而使TSV130的第一端A接地，以导引漏电流流向接地端。晶体管P3关闭而不提供电源电压VDD，让第一数据路径电路120无法传送输入信号Vin1。晶体管P5持续提供电源电压VDD，且晶体管N5关闭。第一输出逻辑电路140的或非门510由于第一传输信号st11、st12分别为逻辑“0”与逻辑“1”，透过或非门的信号处理机制，第一输出信号Vout1可被自动恢复为与输入信号Vin1相同的逻辑“0”。状态4中，输入信号Vin1是逻辑“1”，待传信号Va2则为逻辑“0”。待传信号Va1无论TSV130是否短路都为逻辑“0”。此时，状态4的致动机制便与状态2相同，且第一输出逻辑电路140产生正确的第一输出信号Vout1(逻辑“1”)，在此不予赘述。
状态5、6表示TSV130是正常状态，TSV132则与其硅基板是短路状态。状态5中，输入信号Vin1是逻辑“0”，待传信号Va1则为逻辑“1”，待传信号Va2由于TSV130的短路而为逻辑“0”。此时，短路侦测输出信号Sds1为逻辑“0”，而短路侦测输出信号Sds2则为逻辑“1”。因此，晶体管P3持续提供电源电压VDD，且晶体管N3关闭。晶体管N5导通而使TSV132的第一端B接地，以导引漏电流流向接地端。晶体管P5关闭而不提供电源电压VDD，让第一数据路径电路122无法传送输入信号Vin1。第一输出逻辑电路140的或非门510由于第一传输信号st11、st12分别为逻辑“1”与逻辑“0”，透过或非门的信号处理机制，第一输出信号Vout1可被自动恢复为与输入信号Vin1相同的逻辑“0”。状态6中，输入信号Vin1是逻辑“1”，待传信号Va1为逻辑“0”。待传信号Va2无论TSV132是否短路都为逻辑“0”。此时，状态6的致动机制便与状态2、4相同，且第一输出逻辑电路140产生正确的第一输出信号Vout1(逻辑“1”)，在此不予赘述。
状态7、8则表示当TSV130、132皆与硅基板发生短路的情况。在状态8中，输入信号Vin是逻辑“1”，由于待传信号Va1、Va2原本就是与输入信号Vin1反相的逻辑“0”，因此硅穿孔双向修补电路100的致动方式与状态2、4、6相同，且第二输出逻辑电路142产生正确的第一输出信号Vout0(逻辑“1”)。
在状态7中，由于输入信号Vin1是逻辑“0”，待传信号Va1、Va2及第二传输信号St21、St22皆因短路而下拉为逻辑“0”。或非门320_11、320_12所产生的短路侦测输出信号Sds1、Sds2皆为逻辑“1”，导致晶体管P3、P5因而关闭，从而停止提供电源电压VDD，让第一数据路径电路120、122无法传送输入信号Vin1。晶体管N3、N5因而导通，将原本要流入到TSV130、132的漏电流导引至接地端。第一输出逻辑电路140的或非门510分别接收两个错误的第一传输信号St11、St12(逻辑“0”)，使得或非门510无法进行自我修补，因而产生错误的第一输出信号Vout1(逻辑“1”)。
在此说明的是，上述图5配合真值表(2)揭示在正向信号传输状态时的硅穿孔双向修补电路100的致动机制，应用本实施例者应可从上述揭示中推导出位在反向信号传输状态时(也就是，切换信号sw为逻辑“0”，而反相切换信号swb为逻辑“1”)，图5的硅穿孔双向修补电路100的相关致动机制，在此便不予赘述。例如，基于逻辑“0”的切换信号swb，第一数据路径电路120、122的短路侦测输出信号Sds1、Sds2将为逻辑“0”，N型晶体管N3、N5因而关闭，避免TSV130、132的端点A、B导通至地。晶体管P3、P5也因而关闭，以避免第一数据路径电路120、122传送输入信号Vin1。
虽然图5的硅穿孔双向修补电路100无法针对表(2)状态7进行正确的数据自我修补机制，但上述问题可以透过额外增加另一个传输路径模块来加以解决，如图6所示。图6是本申请第二实施例说明半导体装置的硅穿孔双向修补电路600的电路图。本实施例的硅穿孔双向修补电路600与第一实施例的硅穿孔双向修补电路100相类似，差异在于硅穿孔双向修补电路600采用三个传输路径模块TPM1～TPM3来实现，也就是除了传输路径模块TPM1～TPM2以外还包括第三传输路径模块TPM3。第三传输路径模块TPM3中直通硅晶穿孔134的第二端透过第二数据路径电路164而传送第三传输路径模块TPM3的第二传输信号St23至第二输出逻辑电路142，且第三传输路径模块中TPM3中直通硅晶穿孔134的第一端透过第一数据路径电路124传送第三传输路径模块TPM3的第一传输信号st13至第一输出逻辑电路140。
也就是说，第一输出逻辑电路140包括或非门640(亦称第四或非门)，其第一输入端、第二输入端以及第三输入端分别透过直通硅晶穿孔TSV130、132、134位于第二芯片CHIP2处的第二端接收三个第一传输信号st11、st12、st13。或非门640的输出端产生第一输出信号Vout1。第二输出逻辑电路142包括或非门642(亦称第五或非门)，其第一输入端、第二输入端以及第三输入端分别透过直通硅晶穿孔TSV130、132、134位于第一芯片CHIP1处的第一端接收三个第二传输信号st21、st22、st23。或非门642的输出端产生第二输出信号Vout2。第二实施例于上述并未提及的动作方式及功能请参考上述实施例，在此不予赘述。
图7是本申请第三实施例说明半导体装置的硅穿孔双向修补电路700的示意图。硅穿孔双向修补电路700在3DIC技术的使用上具有相当大的弹性，应用在多层芯片堆迭时也可使用符合本申请实施例精神的硅穿孔双向修补电路700。例如，硅穿孔双向修补电路700中的传输路径模块TPM1～TPM3设置于多个芯片堆迭(例如，图7绘示的芯片CHIP1～CHIP4)，信号的传输方向是从第一芯片CHIP1流经芯片CHIP2～3而到达第四芯片CHIP4(正向信号传输状态)，或是从第四芯片CHIP4流经芯片CHIP2～3而到达第一芯片CHIP1(反向信号传输状态)。传输路径模块TPM1～TPM3在第一芯片CHIP1与第四芯片CHIP4之间分别包括穿透不同芯片的TSV710、711及712。换句话说，各个传输路径模块TPM1～TPM3的TSV710、711及712分别设置于第一芯片CHIP1至第三芯片CHIP3，并且位在不同芯片的TSV710、711及712相互导通。
第一输出逻辑电路740可设置于除了第一芯片CHIP1以外的芯片上(例如，第二芯片CHIP2至第四芯片CHIP4)，其三个输入端分别连接位于TSV710、711、712位于所在芯片的端点，以分别接收多个传输信号。藉此，当在正向信号传输状态时，位在不同芯片上的第一输出逻辑电路740分别在第二芯片CHIP2至第四芯片CHIP4产生输出信号Vout1、Vout2、Vout3。第二输出逻辑电路742可设置于除了第四芯片CHIP4以外的芯片上(例如，第一芯片CHIP1至第三芯片CHIP3)，其输入端连接位于TSV710、711、712位于所在芯片的端点，以接收多个传输信号。当在反向信号传输状态时，位在不同芯片上的第二输出逻辑电路742分别在第一芯片CHIP1至第三芯片CHIP3产生输出信号VoutB1、VoutB2、VoutB3。藉此，硅穿孔双向修补电路700可以透过切换信号sw的调整而使第一芯片CHIP1与第四芯片CHIP4的信号能够双向且正确地传送输入信号Vin1或Vin2到相对应的芯片上。
图8是本申请第四实施例说明半导体装置的硅穿孔双向修补电路800的示意图。图8的硅穿孔双向修补电路800与图1的硅穿孔双向修补电路100相似，其差异在于图1的硅穿孔双向修补电路100是透过由第一数据路径电路120、122、TSV130、132、第二数据路径电路160、162所组成的传输路径模块TPM1、TPM2以及输出逻辑电路140、142来传输数据，而图8的硅穿孔双向修补电路800则是主要由至少两个数据路径模块SDP1～SDP2以及相对应的至少两个TSV130、132、以及多个输出逻辑电路140、142所组成。换句话说，本申请实施例是将两个第一数据路径电路120、122设计为同一个数据路径模块SDP1，且将两个第二数据路径电路160、162设计为另一个数据路径模块SDP2，配合相对应的TSV130、132以传输信号。
每个数据路径模块SDP1、SDP2包括至少两个具相同输入端的数据路径电路，各个数据路径模块SDP1、SDP2的输入端分别连接第一以及第二双向开关110、112的输出端，以分别在正向信号传输状态或是反向信号传输状态时接收输入信号Vin1或Vin2。例如，在由第一数据路径电路120、122组成的这个数据路径模块SDP1的两个输入端N11、N21相互连接并连接到第一双向控制开关110的输出端。由第二数据路径电路160、162组成的这个数据路径模块SDP2的两个输入端N12、N22相互连接并连接到第二双向控制开关112的输出端。
各个数据路径模块(如，一个数据路径模块SDP1)中各个数据路径电路(如，第一数据路径电路120、122)的输出端分别连接所在的对应芯片(第一芯片CHIP1)中通往下一级芯片(第二芯片CHIP2)的对应TSV130、132的端点，以透过TSV130、132且依据切换信号sw或反向切换信号swb而传递数据。另一方面，数据路径模块SDP2中各个第二数据路径电路160、162的输出端分别连接所在的对应芯片(第二芯片CHIP2)中通往下一级芯片(第一芯片CHIP1)的对应TSV130、132的端点，以透过TSV130、132且依据反相切换信号swb或切换信号sw而传递数据。多个输出逻辑电路(如，输出逻辑电路140、142)分别设置于任一芯片。各个输出逻辑电路的输入端连接任一芯片中TSV130、132在同一侧的端点，以接收至少两个传输信号，从而分别产生输出信号。例如，输出逻辑电路140的输入端连接第二芯片CHIP2中TSV130、132在同一侧的端点，以接收传输信号st11、st12，从而产生输出信号Vout1；输出逻辑电路142类似于输出逻辑电路140，在此不予赘述。其余元件的详细说明请见上述实施例。
图9是本申请第五实施例说明半导体装置的硅穿孔双向修补电路900的示意图。第五实施例与上述图8的第四实施例相似，其差异在于，图8中每个数据路径模块SDP1～SDP2包括两个数据路径电路(例如，第一数据路径电路120、122以及第二数据路径电路160、162)，且具备相应的两个TSV130、132；而本申请第五实施例中每个数据路径模块SDP1～SDP2则包括三个或三个以上的数据路径电路(例如，第一数据路径电路120、122、124以及第二数据路径电路160、162、164)，且具备相应的三个TSV130、132、134。因此，本申请实施例中可以依照需求而调整在每个数据路径模块当中的数据路径电路数量以及其相应的TSV数量。其余元件的详细说明请见上述实施例。
本申请第四到第五实施例的实现精神也可以应用在多层芯片堆迭时，如图10所示，图10是本申请第六实施例说明半导体装置的硅穿孔双向修补电路1000的示意图。双向自我修补装置1000包括多个芯片(如，第一芯片CHIP1至第四芯片CHIP4)、第一双向控制开关110以及第二双向控制开关112、至少两个TSV710、711、多个数据路径模块SDP1～SDP3、SDPB1～SDPB3以及多个输出逻辑电路740、742。芯片CHIP1～CHIP4、第一以及第二双向开关110、112、TSV710、711皆与上述实施例相同。此外，各个数据路径模块SDP1～SDP3中的数据路径电路720～721皆与图1及图8中的第一数据路径电路120、122相同，且各个数据路径模块SDPB1～SDPB3中的数据路径电路722～723皆与图1及图8中的第二数据路径电路160、162相同，在此不予赘述。
这些多个数据路径模块SDP1～SDP3、SDPB1～SDPB3设置于每一芯片中。每个数据路径模块SDP1～SDP3、SDPB1～SDPB3包括至少两个具相同输入端的数据路径电路，应用本实施例者可依照其需求而调整每个数据路径模块SDP1～SDP3、SDPB1～SDPB3内数据路径电路的数量，图10中每组数据路径SDP1～SDP3、SDPB1～SDPB3内皆包括两个数据路径电路。各个数据路径模块(如，数据路径模块SDP1、SDPB1)的输入端分别连接第一双向开关110以及第二双向开关112的输出端，以在正向信号传输状态或是反向信号传输状态时接收输入信号Vin1或Vin2。
各个数据路径模块(如，一个数据路径模块SDP2～SDP3、SDPB2～SDPB3)的输入端也可以分别透过接收上一级芯片的输出信号，且各个数据路径模块中各个数据路径电路的输出端分别连接所在的对应芯片中通往下一级芯片的TSV710、711的端点，以透过TSV710、711且依据切换信号sw或反向切换信号swb而传递数据。例如，各个数据路径模块SDP2～SDP3的输入端透过位于相同芯片上的第一输出逻辑电路740而分别接收输出信号Vout1、Vout2，且各个数据路径模块SDP2～SDP3中各个数据路径电路720、721的输出端分别连接所在的对应芯片中通往下一级芯片的TSV710、711的端点。相似地，各个数据路径模块SDPB2～SDPB3的输入端透过位于相同芯片上的第二输出逻辑电路742而分别接收输出信号VoutB1、VoutB2，且各个数据路径模块SDPB2～SDPB3中各个数据路径电路722、723的输出端分别连接所在的对应芯片中通往下一级芯片的TSV710、711的端点。输出逻辑电路740、742则分别设置于每一芯片上。这些输出逻辑电路740、742的输入端连接每一芯片中TSV710、711在同一侧的端点，以接收至少两个传输信号，从而分别产生输出信号Vout1～3、VoutB1～VoutB3。
换句话说，当信号的传输方向是使输入信号Vin1从第一芯片CHIP1透过芯片CHIP2～CHIP3而到达第四芯片CHIP4时(正向信号传输状态)，此时的切换信号sw为逻辑“1”，输入信号Vin1会经由数据路径模块SDP1以及位于第二芯片CHIP2的第一输出逻辑电路740而将输入信号Vin1自我恢复并传输到第二芯片CHIP2以产生输出信号Vout1，再经由数据路径模块SDP2以及位于第三芯片CHIP3的第一输出逻辑电路740而将输入信号Vin1自我恢复并传输到第三芯片CHIP3以产生输出信号Vout2，最后经由数据路径模块SDP3以及位于第四芯片CHIP4的第一输出逻辑电路740而传输到第四芯片CHIP4以产生输出信号Vout3。相对地，当信号的传输方向是使输入信号Vin2从第四芯片CHIP4透过芯片CHIP3、CHIP2而到达第一芯片CHIP1时(反向信号传输状态)，此时的切换信号sw为逻辑“0”，输入信号Vin2会经由数据路径模块SDPB1以及位于第三芯片CHIP3的第二输出逻辑电路742而传输到第三芯片CHIP3以产生输出信号VoutB1，并依此类推以将输入信号Vin2透过自我恢复以依序传送到第二芯片CHIP2的第二输出逻辑电路742而产生输出信号VoutB2，以及传输到第一芯片CHIP1的第二输出逻辑电路742以产生输出信号VoutB3。如此一来，在正向传输方向时，硅穿孔双向修补电路1000每次将输入信号Vin1传送经过一个芯片时，便能够利用第一输出逻辑电路740而自我恢复成与输入信号Vin1相同的输出信号Vout1～Vout3；在反向传输方向时，硅穿孔双向修补电路1000每次将输入信号Vin2传送经过一个芯片时，便能够利用第二输出逻辑电路742而自我恢复成与输入信号Vin2相同的输出信号VoutB1～VoutB3，从而增加数据传输的稳定度。
综上所述，本申请实施例所述的硅穿孔双向修补电路利用两个双向开关以及切换信号以在多个芯片中双向地传输数据，并依据输入信号、切换信号或反向切换信号、以及TSV的电位来侦测TSV是否与硅基板发生短路。并且，在TSV发生短路时，硅穿孔双向修补电路利用关闭电源电压和/或将TSV连接至接地电压等方式，避免漏电流流入硅基板，从而防止硅基板中的电压准位发生漂移。每个输出逻辑电路还可依据已传输的多个传输信号来自我修复为正确的输出信号，让半导体装置(如，三维芯片(3DIC))就算是已经有部分TSV发生短路的情况下，仍然能够正确且双向地传输数据。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。
Claims (50)
1.一种半导体装置的硅穿孔双向修补电路，包括：
第一芯片以及第二芯片，该第一芯片与该第二芯片相互上下堆迭；
第一双向开关以及第二双向开关，分别设置于该第一芯片以及该第二芯片，该第一双向开关及该第二双向开关分别接收切换信号及反相切换信号以决定导引该第一芯片或该第二芯片的输入信号到其输出端；
至少两个传输路径模块，各该传输路径模块的两端分别连接该第一双向开关的输出端以及该第二双向开关的输出端，且各该传输路径模块包括至少一硅穿孔；以及
第一输出逻辑电路以及第二输出逻辑电路，分别设置于该第二芯片以及该第一芯片，该第一输出逻辑电路的至少两输入端以及该第二输出逻辑电路的至少两输入端分别连接该至少一硅穿孔的第二端以及第一端以分别接收至少两个第一传输信号以及至少两个第二传输信号，从而分别产生第一输出信号以及第二输出信号，
其中，每个传输路径模块包括：
该至少一硅穿孔，各该硅穿孔分别穿透硅基板以相互传递该第一芯片与该第二芯片之间的信号；
第一数据路径电路以及第二数据路径电路，分别设置于该第一芯片以及该第二芯片，该第一数据路径电路的输入端以及该第二数据路径电路的输入端分别连接该第一双向开关的输出端以及第二双向开关的输出端以接收该第一芯片的输入信号或该第二芯片的输入信号，且该第一数据路径电路的输出端以及该第二数据路径电路的输出端分别连接该至少一硅穿孔的第一端以及第二端，以透过该至少一硅穿孔且依据该切换信号或该反相切换信号传递数据；以及
其中该第一数据路径电路以及该第二数据路径电路分别包括：
输入驱动电路，接收该输入信号，依据第一准位电压与第二准位电压以转换该输入信号为待传信号，并将该待传信号传送至该至少一硅穿孔的对应端点；
短路侦测电路，连接该至少一硅穿孔的对应端点，依据该输入信号、该反相切换信号或该切换信号以及该至少一硅穿孔对应端点的电位以侦测该至少一硅穿孔是否与该硅基板发生短路，并产生短路侦测输出信号；以及
漏电流消除电路，连接该短路侦测电路以及该输入驱动电路，依据该短路侦测输出信号以避免由该第一准位电压所产生的漏电流流入该硅基板。
2.如权利要求1所述的硅穿孔双向修补电路，其中该至少两个传输路径模块包括第一传输路径模块以及第二传输路径模块，
其中该第一传输路径模块以及该第二传输路径模块中的各该第一数据路径电路分别经由对应的该至少一硅穿孔以传送该第一传输路径模块的第一传输信号和该第二传输路径模块的第一传输信号至该第一输出逻辑电路，且该第一传输路径模块以及该第二传输路径模块中的各该第二数据路径电路分别经由对应的该至少一硅穿孔以传送该第一传输路径模块的第二传输信号和该第二传输模块的第二传输信号至该第二输出逻辑电路。
3.如权利要求2所述的硅穿孔双向修补电路，其中该第一输出逻辑电路包括：
第二或非门，其第一输入端以及第二输入端分别透过该至少一硅穿孔的第二端接收两个第一传输信号，该第二或非门的输出端产生该第一输出信号，并且，
该第二输出逻辑电路包括：
第三或非门，其第一输入端以及第二输入端分别透过该至少一硅穿孔的第一端接收两个第二传输信号，该第三或非门的输出端产生该第二输出信号。
4.如权利要求2所述的硅穿孔双向修补电路，其中该至少两个传输路径模块还包括第三传输路径模块，其中该第三传输路径模块中的该第一数据路径电路经由对应的该至少一硅穿孔以传送该第三传输路径模块的第一传输信号至该第一输出逻辑电路，且该第三传输路径模块中的该第二数据路径电路经由对应的该至少一硅穿孔以传送该第三传输路径模块的第二传输信号至该第二输出逻辑电路。
5.如权利要求4所述的硅穿孔双向修补电路，其中该第一输出逻辑电路包括：
第四或非门，其第一输入端、第二输入端以及第三输入端分别透过该至少一硅穿孔的第二端接收三个第一传输信号，该第四或非门的输出端产生第一输出信号，并且，
该第二输出逻辑电路包括：
第五或非门，其第一输入端、第二输入端以及第三输入端分别透过该至少一硅穿孔的第一端接收三个第二传输信号，该第五或非门的输出端产生该第二输出信号。
6.如权利要求1所述的硅穿孔双向修补电路，其中该漏电流消除电路包括：
电源控制电路，连接该短路侦测电路，依据该短路侦测输出信号以及该反相切换信号或是该切换信号而决定停止提供该第一准位电压。
7.如权利要求6所述的硅穿孔双向修补电路，其中该电源控制电路包括：
或门，其第一输入端接收该反相切换信号或该切换信号，该或门的第二输入端接收该短路侦测输出信号，且该或门的输出端产生第一开关切换信号；以及
第一开关，其第一端接收该第一准位电压，该第一开关的第二端连接该输入驱动电路的电源端，且该第一开关的控制端接收该第一开关切换信号。
8.如权利要求1所述的硅穿孔双向修补电路，其中该漏电流消除电路包括：
短路保护电路，连接该短路侦测电路以及该至少一硅穿孔，依据该短路侦测输出信号以决定将该至少一硅穿孔的第一端导通至第二准位电压，其中该第一准位电压大于该第二准位电压。
9.如权利要求8所述的硅穿孔双向修补电路，其中该短路保护电路包括：
第二开关，其第一端连接该至少一硅穿孔的对应端点，该第二开关的第二端连接该第二准位电压，且该第二开关的控制端接收该短路侦测输出信号。
10.如权利要求1所述的硅穿孔双向修补电路，其中该输入驱动电路包括：
信号反相器，其第一端接收该输入信号，该信号反相器的电源端接收该第一准位电压，且该信号反相器的输出端连接该至少一硅穿孔的对应端点，其中，该待传信号是反相的该输入信号。
11.如权利要求10所述的硅穿孔双向修补电路，其中该信号反相器包括：
第一N型晶体管以及第一P型晶体管，第一N型晶体管以及第一P型晶体管的控制端接收该输入信号，该第一P型晶体管的第一端接收该第一准位电压，该第一P型晶体管的第二端连接该第一N型晶体管的第一端以成为该信号反相器的输出端，且该第一N型晶体管的第二端接收该第二准位电压。
12.如权利要求1所述的硅穿孔双向修补电路，其中该短路侦测电路包括：
第一或非门，其第一输入端连接该至少一硅穿孔的对应端点，该第一或非门的第二输入端接收该输入信号，该第一或非门的第三输入端接收该反相切换信号或该切换信号，且该第一或非门的输出端产生该短路侦测输出信号。
13.如权利要求1所述的硅穿孔双向修补电路，该第一数据路径电路以及该第二数据路径电路分别还包括：
偏压电路，其第一端连接该短路侦测电路的输出端，以维持该短路侦测输出信号的偏压。
14.如权利要求13所述的硅穿孔双向修补电路，其中该偏压电路包括：
偏压电阻，该偏压电阻的第一端连接该短路侦测电路的输出端，且该偏压电阻的第二端接收该第二准位电压。
15.如权利要求13所述的硅穿孔双向修补电路，其中该偏压电路包括第二N型晶体管，该第二N型晶体管的第一端及控制端连接该短路侦测电路的输出端，且该第二N型晶体管的第二端接收该第二准位电压。
16.如权利要求13所述的硅穿孔双向修补电路，其中该偏压电路包括第二P型晶体管，该第二P型晶体管的第一端连接该短路侦测电路的输出端，且该第二P型晶体管的第二端及控制端接收该第二准位电压。
17.如权利要求1所述的硅穿孔双向修补电路，还包括：
至少一芯片，该至少一芯片与该第一芯片以及该第二芯片相互堆迭，各该传输路径模块的至少一硅穿孔分别设置于各该至少一芯片上且相互导通。
18.一种半导体装置的硅穿孔双向修补电路，包括：
多个芯片，这些芯片相互堆迭，且这些芯片包括第一芯片以及第二芯片；
第一双向开关以及第二双向开关，分别设置于该第一芯片以及该第二芯片，该第一双向开关及该第二双向开关分别接收切换信号及反相切换信号以决定导引该第一芯片或该第二芯片的输入信号到其输出端；
至少两个硅穿孔，分别穿透硅基板以相互传递这些芯片之间的信号；
至少两个数据路径模块，每个数据路径模块包括至少两个具相同输入端的数据路径电路，各个数据路径模块的输入端分别连接该第一双向开关的输出端以及第二双向开关的输出端以接收该输入信号，且各个数据路径模块中各该数据路径电路的输出端分别连接所在的对应芯片中通往下一级芯片的该至少两个硅穿孔的端点，以透过该至少两个硅穿孔且依据该切换信号或该反相切换信号传递数据；以及
多个输出逻辑电路，分别设置于任一芯片，各该输出逻辑电路的输入端连接该任一芯片中该至少两个硅穿孔在同一侧的端点，以接收至少两个传输信号，从而分别产生输出信号，
其中各该数据路径电路分别包括：
输入驱动电路，接收该输入信号，依据第一准位电压与第二准位电压以转换该输入信号为待传信号，并将该待传信号传送至对应的该硅穿孔的对应端点；
短路侦测电路，连接该至少一硅穿孔的对应端点，依据该输入信号、该反相切换信号或该切换信号以及对应的该硅穿孔的对应端点的电位以侦测对应的该硅穿孔是否与该硅基板发生短路，并产生短路侦测输出信号；以及
漏电流消除电路，连接该短路侦测电路以及该输入驱动电路，依据该短路侦测输出信号以避免由该第一准位电压所产生的漏电流流入该硅基板。
19.如权利要求18所述的硅穿孔双向修补电路，其中该至少两个硅穿孔包括第一硅穿孔以及第二硅穿孔，并且，
每个数据路径模块包括两个数据路径电路。
20.如权利要求19所述的硅穿孔双向修补电路，其中各该输出逻辑电路包括：
第二或非门，其第一输入端以及第二输入端分别透过该第一硅穿孔及该第二硅穿孔在任一芯片同一侧的端点接收两个传输信号，该第二或非门的输出端产生各该输出信号。
21.如权利要求19所述的硅穿孔双向修补电路，其中该至少两个硅穿孔还包括第三硅穿孔，并且，每个数据路径模块包括三个数据路径电路。
22.如权利要求21所述的硅穿孔双向修补电路，其中各该输出逻辑电路包括：
第三或非门，其第一输入端、第二输入端以及第三输入端分别透过该第一硅穿孔、该第二硅穿孔以及该第三硅穿孔在任一芯片同一侧的端点接收三个传输信号，该第三或非门的输出端产生各该输出信号。
23.如权利要求18所述的硅穿孔双向修补电路，其中该漏电流消除电路包括：
电源控制电路，连接该短路侦测电路，依据该短路侦测输出信号以及该反相切换信号或是该切换信号而决定停止提供该第一准位电压。
24.如权利要求23所述的硅穿孔双向修补电路，其中该电源控制电路包括：
或门，其第一输入端接收该反相切换信号或该切换信号，该或门的第二输入端接收该短路侦测输出信号，且该或门的输出端产生第一开关切换信号；以及
第一开关，其第一端接收该第一准位电压，该第一开关的第二端连接该输入驱动电路的电源端，且该第一开关的控制端接收该第一开关切换信号。
25.如权利要求18所述的硅穿孔双向修补电路，其中该漏电流消除电路包括：
短路保护电路，连接该短路侦测电路以及该至少一硅穿孔的对应端点，依据该短路侦测输出信号以决定将该至少一硅穿孔的对应端点导通至第二准位电压，其中该第一准位电压大于该第二准位电压。
26.如权利要求25所述的硅穿孔双向修补电路，其中该短路保护电路包括：
第二开关，其第一端连接该至少一硅穿孔的对应端点，该第二开关的第二端连接该第二准位电压，且该第二开关的控制端接收该短路侦测输出信号。
27.如权利要求18所述的硅穿孔双向修补电路，其中该输入驱动电路包括：
信号反相器，其第一端接收该输入信号，该信号反相器的电源端接收该第一准位电压，且该信号反相器的输出端连接该至少一硅穿孔的对应端点，其中，该待传信号是反相的该输入信号。
28.如权利要求27所述的硅穿孔双向修补电路，其中该信号反相器包括：
第一N型晶体管以及第一P型晶体管，第一N型晶体管以及第一P型晶体管的控制端接收该输入信号，该第一P型晶体管的第一端接收该第一准位电压，该第一P型晶体管的第二端连接该第一N型晶体管的第一端以成为该信号反相器的输出端，且该第一N型晶体管的第二端接收该第二准位电压。
29.如权利要求18所述的硅穿孔双向修补电路，其中该短路侦测电路包括：
第一或非门，其第一输入端连接该至少一硅穿孔的对应端点，该第一或非门的第二输入端接收该输入信号，该第一或非门的第三输入端接收该反相切换信号或该切换信号，且该第一或非门的输出端产生该短路侦测输出信号。
30.如权利要求18所述的硅穿孔双向修补电路，各该数据路径电路分别还包括：
偏压电路，其第一端连接该短路侦测电路的输出端，以维持该短路侦测输出信号的偏压。
31.如权利要求30所述的硅穿孔双向修补电路，其中该偏压电路包括：
偏压电阻，该偏压电阻的第一端连接该短路侦测电路的输出端，且该偏压电阻的第二端接收该第二准位电压。
32.如权利要求30所述的硅穿孔双向修补电路，其中该偏压电路包括第二N型晶体管，该第二N型晶体管的第一端及控制端连接该短路侦测电路的输出端，且该第二N型晶体管的第二端接收该第二准位电压。
33.如权利要求30所述的硅穿孔双向修补电路，其中该偏压电路包括第二P型晶体管，该第二P型晶体管的第一端连接该短路侦测电路的输出端，且该第二P型晶体管的第二端及控制端接收该第二准位电压。
34.一种半导体装置的硅穿孔双向修补电路，包括：
多个芯片，这些芯片相互堆迭，且这些芯片包括第一芯片以及第二芯片；
第一双向开关以及第二双向开关，分别设置于该第一芯片以及该第二芯片，该第一双向开关及该第二双向开关分别接收切换信号及反相切换信号以决定导引该第一芯片或该第二芯片的输入信号到其输出端；
至少两个硅穿孔，各该硅穿孔分别穿透硅基板以相互传递这些芯片之间的信号；
多个数据路径模块，设置于每一芯片，每个数据路径模块包括至少两个具相同输入端的数据路径电路，各个数据路径模块的输入端分别连接该第一双向开关的输出端以及第二双向开关的输出端接收该输入信号，或是接收上一级芯片的输出信号，且各个数据路径模块中各该数据路径电路的输出端分别连接所在的对应芯片中通往下一级芯片的该至少两个硅穿孔的端点，以透过该至少两个硅穿孔且依据该切换信号或该反相切换信号传递数据；以及
多个输出逻辑电路，分别设置于每一芯片，这些输出逻辑电路的输入端连接该每一芯片中该至少两个硅穿孔在同一侧的端点，以接收至少两个传输信号，从而分别产生输出信号，
其中各该数据路径电路分别包括：
输入驱动电路，接收该输入信号，依据第一准位电压与第二准位电压以转换该输入信号为待传信号，并将该待传信号传送至对应的该硅穿孔的对应端点；
短路侦测电路，连接对应的该硅穿孔的对应端点，依据该输入信号、该反相切换信号或该切换信号以及对应的该硅穿孔对应端点的电位以侦测该至少一硅穿孔是否与该硅基板发生短路，并产生短路侦测输出信号；以及
漏电流消除电路，连接该短路侦测电路以及该输入驱动电路，依据该短路侦测输出信号以避免由该第一准位电压所产生的漏电流流入该硅基板。
35.如权利要求34所述的硅穿孔双向修补电路，其中该第一芯片与该第二芯片中各设置一个数据路径模块以及一个输出逻辑电路，且堆迭在该第一芯片与该第二芯片之间的任一芯片各设置两个数据路径模块以及两个输出逻辑电路。
36.如权利要求35所述的硅穿孔双向修补电路，其中该至少两个硅穿孔包括第一硅穿孔以及第二硅穿孔，并且，
每个数据路径模块包括两个数据路径电路。
37.如权利要求36所述的硅穿孔双向修补电路，其中各该输出逻辑电路包括：
第二或非门，其第一输入端以及第二输入端分别透过该第一硅穿孔及该第二硅穿孔在任一芯片同一侧的端点接收两个传输信号，该第二或非门的输出端产生各该输出信号。
38.如权利要求36所述的硅穿孔双向修补电路，其中该至少两个硅穿孔还包括第三硅穿孔，并且，每个数据路径模块包括三个数据路径电路。
39.如权利要求38所述的硅穿孔双向修补电路，其中各该输出逻辑电路包括：
第三或非门，其第一输入端、第二输入端以及第三输入端分别透过该第一硅穿孔、该第二硅穿孔以及该第三硅穿孔在任一芯片同一侧的端点接收三个传输信号，该第三或非门的输出端产生各该输出信号。
40.如权利要求34所述的硅穿孔双向修补电路，其中该漏电流消除电路包括：
电源控制电路，连接该短路侦测电路，依据该短路侦测输出信号以及该反相切换信号或是该切换信号而决定停止提供该第一准位电压。
41.如权利要求40所述的硅穿孔双向修补电路，其中该电源控制电路包括：
或门，其第一输入端接收该反相切换信号或是该切换信号，该或门的第二输入端接收该短路侦测输出信号，且该或门的输出端产生第一开关切换信号；以及
第一开关，其第一端接收该第一准位电压，该第一开关的第二端连接该输入驱动电路的电源端，且该第一开关的控制端接收该第一开关切换信号。
42.如权利要求34所述的硅穿孔双向修补电路，其中该漏电流消除电路包括：
短路保护电路，连接该短路侦测电路以及该至少一硅穿孔的对应端点，依据该短路侦测输出信号以决定将该至少一硅穿孔的对应端点导通至第二准位电压，其中该第一准位电压大于该第二准位电压。
43.如权利要求42所述的硅穿孔双向修补电路，其中该短路保护电路包括：
第二开关，其第一端连接该至少一硅穿孔的对应端点，该第二开关的第二端连接该第二准位电压，且该第二开关的控制端接收该短路侦测输出信号。
44.如权利要求34所述的硅穿孔双向修补电路，其中该输入驱动电路包括：
信号反相器，其第一端接收该输入信号，该信号反相器的电源端接收该第一准位电压，且该信号反相器的输出端连接该至少一硅穿孔的对应端点，其中，该待传信号是反相的该输入信号。
45.如权利要求44所述的硅穿孔双向修补电路，其中该信号反相器包括：
第一N型晶体管以及第一P型晶体管，第一N型晶体管以及第一P型晶体管的控制端接收该输入信号，该第一P型晶体管的第一端接收该第一准位电压，该第一P型晶体管的第二端连接该第一N型晶体管的第一端以成为该信号反相器的输出端，且该第一N型晶体管的第二端接收该第二准位电压。
46.如权利要求34所述的硅穿孔双向修补电路，其中该短路侦测电路包括：
第一或非门，其第一输入端连接该至少一硅穿孔的对应端点，该第一或非门的第二输入端接收该输入信号，该第一或非门的第三输入端接收该反相切换信号或是该切换信号，且该第一或非门的输出端产生该短路侦测输出信号。
47.如权利要求34所述的硅穿孔双向修补电路，各该数据路径电路还包括：
偏压电路，其第一端连接该短路侦测电路的输出端，以维持该短路侦测输出信号的偏压。
48.如权利要求47所述的硅穿孔双向修补电路，其中该偏压电路包括：
偏压电阻，该偏压电阻的第一端连接该短路侦测电路的输出端，且该偏压电阻的第二端接收该第二准位电压。
49.如权利要求47所述的硅穿孔双向修补电路，其中该偏压电路包括第二N型晶体管，该第二N型晶体管的第一端及控制端连接该短路侦测电路的输出端，且该第二N型晶体管的第二端接收该第二准位电压。
50.如权利要求47所述的硅穿孔双向修补电路，其中该偏压电路包括第二P型晶体管，该第二P型晶体管的第一端连接该短路侦测电路的输出端，且该第二P型晶体管的第二端及控制端接收该第二准位电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101150804A TWI496256B (zh) | 2012-12-28 | 2012-12-28 | 半導體裝置的矽穿孔雙向修補電路 |
| TW101150804 | 2012-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915419A CN103915419A (zh) | 2014-07-09 |
| CN103915419B true CN103915419B (zh) | 2018-03-06 |
Family
ID=51016946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310469842.7A Active CN103915419B (zh) | 2012-12-28 | 2013-10-10 | 半导体装置的硅穿孔双向修补电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9059586B2 (zh) |
| CN (1) | CN103915419B (zh) |
| TW (1) | TWI496256B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI469286B (zh) * | 2012-11-28 | 2015-01-11 | Ind Tech Res Inst | 半導體裝置之矽穿孔修補電路 |
| TWI501361B (zh) * | 2012-12-27 | 2015-09-21 | Ind Tech Res Inst | 矽穿孔修補電路 |
| KR20160006991A (ko) * | 2014-07-10 | 2016-01-20 | 에스케이하이닉스 주식회사 | 복수의 채널 및 관통 비아를 포함하는 반도체 장치 |
| JP7006476B2 (ja) * | 2018-04-17 | 2022-01-24 | 株式会社デンソー | 半導体集積回路装置 |
| TWI807494B (zh) * | 2021-11-19 | 2023-07-01 | 鯨鏈科技股份有限公司 | 晶圓對晶圓技術之輸入及輸出電路與使用其晶片裝置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832192A (zh) * | 2011-06-14 | 2012-12-19 | Nxp股份有限公司 | 背面接触形成 |
| CN103460380A (zh) * | 2011-03-29 | 2013-12-18 | 国际商业机器公司 | 用于金属熔丝应用的堆叠通道结构 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977962B2 (en) | 2008-07-15 | 2011-07-12 | Micron Technology, Inc. | Apparatus and methods for through substrate via test |
| US8384417B2 (en) | 2008-09-10 | 2013-02-26 | Qualcomm Incorporated | Systems and methods utilizing redundancy in semiconductor chip interconnects |
| US8259461B2 (en) | 2008-11-25 | 2012-09-04 | Micron Technology, Inc. | Apparatus for bypassing faulty connections |
| US8988130B2 (en) | 2009-05-20 | 2015-03-24 | Qualcomm Incorporated | Method and apparatus for providing through silicon via (TSV) redundancy |
| TWI385401B (zh) * | 2009-05-25 | 2013-02-11 | Ind Tech Res Inst | 晶片的修補方法與晶片堆疊結構 |
| US20100332177A1 (en) | 2009-06-30 | 2010-12-30 | National Tsing Hua University | Test access control apparatus and method thereof |
| KR101048795B1 (ko) | 2009-07-10 | 2011-07-15 | 주식회사 하이닉스반도체 | 반도체 장치 |
| WO2011025557A1 (en) | 2009-08-31 | 2011-03-03 | Rambus Inc. | Forwarding signal supply voltage in data transmission system |
| US8315068B2 (en) | 2009-11-12 | 2012-11-20 | International Business Machines Corporation | Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same |
| KR101027698B1 (ko) | 2010-01-29 | 2011-04-12 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제어 방법 |
| US8507909B2 (en) * | 2010-06-18 | 2013-08-13 | Industrial Technology Research Institute | Measuring apparatus that includes a chip with a through silicon via, a heater having plural switches, and a stress sensor |
| US7969193B1 (en) * | 2010-07-06 | 2011-06-28 | National Tsing Hua University | Differential sensing and TSV timing control scheme for 3D-IC |
| KR101803746B1 (ko) * | 2010-12-01 | 2017-12-04 | 에스케이하이닉스 주식회사 | 반도체 칩, 적층형 반도체 패키지 및 그 제조방법 |
| CN102709272B (zh) * | 2011-03-28 | 2015-01-21 | 财团法人工业技术研究院 | 硅通孔的容错单元与方法 |
| TWI482165B (zh) * | 2011-09-13 | 2015-04-21 | Ind Tech Res Inst | 在三維晶片堆疊後可修補記憶體的技術 |
-
2012
- 2012-12-28 TW TW101150804A patent/TWI496256B/zh active
-
2013
- 2013-05-23 US US13/900,546 patent/US9059586B2/en active Active
- 2013-10-10 CN CN201310469842.7A patent/CN103915419B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103460380A (zh) * | 2011-03-29 | 2013-12-18 | 国际商业机器公司 | 用于金属熔丝应用的堆叠通道结构 |
| CN102832192A (zh) * | 2011-06-14 | 2012-12-19 | Nxp股份有限公司 | 背面接触形成 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9059586B2 (en) | 2015-06-16 |
| CN103915419A (zh) | 2014-07-09 |
| TWI496256B (zh) | 2015-08-11 |
| TW201426936A (zh) | 2014-07-01 |
| US20140185174A1 (en) | 2014-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915419B (zh) | 半导体装置的硅穿孔双向修补电路 | |
| CN103904064A (zh) | 硅穿孔修补电路 | |
| US11695412B2 (en) | Multi-voltage input output device | |
| US10580774B2 (en) | Layout construction for addressing electromigration | |
| US7796367B2 (en) | Electrostatic discharge circuit | |
| US10965289B2 (en) | Metal oxide semiconductor device of an integrated circuit | |
| CN106656148B (zh) | 一种防止电流倒灌的双向io电路 | |
| TWI469286B (zh) | 半導體裝置之矽穿孔修補電路 | |
| US20070198962A1 (en) | Semiconductor integrated circuit and method of designing layout of the same | |
| JP5771505B2 (ja) | 受信回路 | |
| CN105978550B (zh) | 具有动态输出阻抗的逻辑信号驱动装置 | |
| US7449940B2 (en) | Buffer circuit | |
| JP2007318664A (ja) | 送信回路及びその制御方法 | |
| CN107408946A (zh) | 配置用于栅极过偏置的晶体管和由此而来的电路 | |
| CN108736863A (zh) | 一种输出驱动电路 | |
| JP4657931B2 (ja) | 信号ルーティングに低電圧スイングを使用したプログラマブルロジックデバイスにおける電力削減方法 | |
| TW201021421A (en) | Power supply insensitive voltage level translator | |
| US9140743B2 (en) | Semiconductor system that tests the connectivity between a metal and a bump that are formed in the upper portion of a penetrating electrode | |
| CN103684401B (zh) | 低电单轨电平位移器和在电域之间转换数据信号的方法 | |
| US20090164196A1 (en) | Method and apparatus of circuit simulation of high-withstand-voltage mos transistor | |
| CN104518774A (zh) | 输出驱动装置、输出驱动电路以及电位转换系统 | |
| US20090108903A1 (en) | Level shifter device | |
| CN106160716A (zh) | 开关电路及其电流补偿方法 | |
| US20130093472A1 (en) | Semiconductor integrated circuit | |
| US9698778B2 (en) | On-die termination/driving circuit and method of using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |