CN1039151A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN1039151A
CN1039151A CN89104526A CN89104526A CN1039151A CN 1039151 A CN1039151 A CN 1039151A CN 89104526 A CN89104526 A CN 89104526A CN 89104526 A CN89104526 A CN 89104526A CN 1039151 A CN1039151 A CN 1039151A
Authority
CN
China
Prior art keywords
layer
subregion
insulating material
zone
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN89104526A
Other languages
English (en)
Inventor
约瑟夫斯·马丁纳斯·弗朗西斯卡斯·杰拉达斯·范拉霍芬
威廉马斯·弗朗西斯卡斯·玛丽·古特善
迈克尔·弗里德里克·布鲁诺·贝勒森
董仲之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of CN1039151A publication Critical patent/CN1039151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在构成器件的一部分的底层结构1的表面1a上构成其顶壁2a和侧壁2b相交成边缘20的隔开的区域2。在1a和2上形成绝缘材料层3，结果，在2的边缘20上优先形成该绝缘材料，从而在边缘20附近形成悬垂在表面1a上的底层绝缘材料之上的绝缘材料部分31。然后，各向异性地腐蚀层3，以露出2a。在该腐蚀过程中，悬垂部分31起初将表面1a上的底层绝缘材料遮掩，以致后者的腐蚀受控于前者的腐蚀进程，而当2a露出时在2b上保留缓慢倾斜的绝缘材料隔离层30。

Description

本发明涉及半导体器件制造方法，该方法包括：（1）在构成该器件的一部分的底层结构的表面上限定一些隔开的区域，每个区域的顶壁和侧壁相交构成边缘，（2）在所述表面和区域上形成绝缘材料层，以及（3）对所述绝缘材料层进行各向异性腐蚀，以露出所述区域的顶壁，而留下所述区域侧壁上的绝缘材料部分。
例如，在US-A-4，641，420和JP-A-60，124，951中描述了这种方法。如JP-A-60，124，951中所描述的，所述隔开的区域是构成金属化层的一部分的导电区域，并且，在对所述绝缘材料进行各向异性腐蚀以留下所述导电区域侧壁上的绝缘材料部分或隔离层之后，在该导电区域上形成另一个绝缘层，以保护该导电区域免受侵蚀和氧化。与此不同，US-A-4，641，420描述了连接底层区域（例如，半导体本体表面附近的掺杂区）的方法，该方法是：打通穿过在半导体本体表面上形成的绝缘材料的通路，以致于该通路构成一些隔开的区域，在这些区域之间，所述掺杂区的表面是露出的。对在所述隔开的区域上形成的绝缘材料层进行各向异性腐蚀，以便在所述隔开的区域上形成的侧壁上留下绝缘材料部分或隔离层。然后，淀积导电层，以形成与所述掺杂区的电连接。
在US-A-4，641，420和JP-A-60，124，951中，在各隔开的区域的侧壁上形成绝缘材料隔离层或部分的目的都是要形成更光滑的表面，即，没有陡峭的侧壁和尖锐的台阶或棱的表面，能够在该表面上淀积随后的层，以致于所述底层表面结构不引起随后层的不希望有的脆弱性或断裂。但是，由留在各区域的侧壁上的绝缘材料部分或隔离层形成的所述表面可能是非常陡峭的，并且，在隔离层与所述结构的表面的交界附近，由该隔离层形成的表面可能基本上垂直于底层结构的表面。虽然，当所述区域之间的间隔与该区域的厚度相比比较大时，使用上述方法能够实现另一层的令人满意的覆盖，但是，当各区域的间隔可以与区域的厚度（即，侧壁的高度）相比拟时，可能出现与随后层的覆盖有关的问题，这是因为所述隔离层在与所述基片的表面的交界处形成比较陡峭的表面。
本发明的目的是提供一种半导体器件制造方法，该方法的目的在于能够以这样的方式在所述侧壁上形成绝缘材料部分或隔离层，以致于由该隔离层形成的表面具有比较缓和的斜率，使得所述台阶和边缘（在这些台阶和边缘上将形成随后的层）不太陡峭和不尖锐。
根据本发明，一种制造半导体器件的方法包括：（1）在构成该器件的一部分的底层结构的表面上限定一些隔开的区域，每个区域的顶壁和侧壁相交构成边缘，（2）在所述表面和区域上形成绝缘材料层，以及（3）对所述绝缘材料层进行各向异性腐蚀，以露出所述区域的顶壁，而留下所述区域侧壁上的绝缘层部分，该方法具有如下特征：使所述绝缘材料优先淀积在所述区域的所述边缘上，以便在所述边缘附近形成悬垂在淀积于所述表面上的所述底层绝缘材料之上的绝缘材料部分，以致于在对该绝缘材料进行各向异性腐蚀的过程中，淀积在所述表面上的所述底层绝缘材料起初被所述悬垂部分所遮掩。
因此，利用体现本发明的方法，在所述各向异性腐蚀过程中，所述底层绝缘材料起初始被所述绝缘材料的悬垂部分所遮掩。在该各向异性腐蚀过程中，该悬垂部分本身被腐蚀，随着腐蚀过程的进行，该悬垂部分被腐蚀而变小，所述表面上受到这种各向异性腐蚀作用的绝缘材料的面积增加了。因此，在该悬垂部分下面的绝缘材料的各向异异性腐蚀受控于该悬垂部分被腐蚀的程度，并且，本发明人发现：这导致留在各区域侧壁上的绝缘材料部分或隔离层具有比通常的隔离层更缓慢倾斜的表面，以致于所述台阶和边缘是不太陡峭和不尖锐的，从而，允许在各区域上形成比较厚（例如，大于1微米）的另一个绝缘材料层，同时，减小在各区域之间的该另一个绝缘层中形成孔隙的可能性，这些孔隙可能产生该另一个绝缘层的脆弱性，并且，可能有害地影响该器件的电性能。
可以把所述绝缘材料层淀积到足以使相邻区域上的悬垂部分彼此连接的厚度，以便在该相连的悬垂部分下面的绝缘材料中形成孔隙。虽然，所述悬垂部分不一定要彼此连接，但是，如果该悬垂部分确实彼此连接了，那么，由于在各向异性腐蚀过程中，各隔开的区域之间的绝缘材料层的整个表面起初受到遮掩，因此，可以在所述侧壁上形成更加缓慢倾斜的隔离层或部分。
可以使绝缘材料优先淀积在各区域的边缘上，其方法是：采用一种形成绝缘材料层的工艺技术，该技术有意地导致非常不良的台阶形覆盖。但是，为了获得可再现性，最好使绝缘材料优先淀积在由各区域限定的所述边缘上，以致于在各顶壁和侧壁相交处有一个锐角。
可以用以下方法来形成所需要的锐角：以这样的方式构成所述区域，以致于每个区域由较厚的子区域和较薄的盖层子区域构成，所述较厚的子区域限定所述侧壁，而所述较薄的子区域形成所述顶壁并伸出在所述侧壁之外，以便在所述顶壁和所述侧壁相交处形成锐角。形成所述较薄的盖层子区域的方法是：以如下方法形成所述各区域，即，在所述表面上形成一种材料的较厚层，在该较厚层上形成不同材料的较薄层，然后，通过掩模以这样的方式腐蚀所述较厚层和所述较薄层，以致于所述较薄层欠腐蚀而形成比较薄的盖层子区域，而所述较厚层形成所述较厚的子区域。较厚的子区域可以是导电区域（例如，由铝构成），而较薄的子区域（其厚度最好小于50毫微米）可以由任何合适的材料构成，例如，在较厚的子区域或由铝构成的场合，通过使该较厚的子区域氧化或对其进行阳极化处理来形成所述较薄的子区域，或者，通过在该较厚层上形成诸如硅化铝、钛、钨、钛一钨合金、硅化钛或非晶硅材料的较薄层来形成所述较薄的子区域。
由伸出所述侧壁之外的较薄盖层限定的所述锐角形成一种有助于生成所述悬垂部分的结构特征或几何特征。在最佳实施例中，用等离子体增强型化学气相淀积法淀积所述绝缘材料层（例如，由氧化硅，氮化硅或氧氮化硅构成的绝缘材料层），人们相信，在由较薄盖层限定的锐角处出现强的电场，该电场导致所述绝缘材料在各区域的边缘上高速率淀积，从而，确保了所述悬垂部分的形成。
如本领域中公知的，显然，用等离子体增强型化学气相淀积法淀积的氧化硅层可以主要是二氧化硅，但将含有硅、氧和氢。
下面将举例、参考各附图来描述本发明的实施例，各附图中：
图1至6是半导体本体的一部分的剖面图，用于说明体现本发明的方法;
图7是利用本发明方法制造的半导体器件的一部分的剖面图;
图8是利用本发明方法制造的、与图7中所示的类似的半导体器件的一部分的剖面图，该剖面图是沿着垂直于图7中所示剖面的方向截取的。
显然，各附图仅仅是示意性的，未按比例画出。更具体地说，某些尺寸（例如，各区域的层厚度）可能已被放大，而其他尺寸可能已被缩小。
下面考虑各附图，尤其是图1至6，制造半导体器件的方法包括：（1）在构成器件的一部分的基片1的表面1a上限定一些隔开一定距离的区域2，各区域2的顶壁2a和侧壁2b相交成边缘20;（2）在所述表面1a和所述区域2上形成绝缘材料层3;（3）对绝缘材料层3进行各向异性腐蚀，以便显露区域2的上表面2a而留下区域2的侧壁上的由该绝缘材料构成的部分30。按照本发明，优先在区域2的边缘20上形成绝缘材料层3，以便在所述边缘20附近形成悬垂在底层绝缘材料32（该底层是在所述表面1a上形成的）之上的绝缘材料部分31，因此，在对绝缘材料进行各向异性腐蚀时，在所述表面1a上形成的底层绝缘材料32起初是被悬垂部分32所掩蔽的。
下面将参考图1至7更详细地说明体现本发明的方法。在所述实施例中，区域2是导电区，并构成半导体器件（例如，集成电路）的一个金属敷层，下面将参考图7说明这种半导体器件的一个特殊实施例。
在图7所示实施例中，底层结构1包括单晶硅半导体基片或本体70，后者包含具有不同导电率和不同导电类型的掺杂区（这些掺杂区是用公知的方法，例如，掺杂剂注入和/或扩散来形成的），以便构成硅集成电路的电路元件。图7中示出两个掺杂区71和72，每个掺杂区借助于穿过通路75的导电的针形接点74连接到由金属敷层构成的相应的导电区2，所述通路是在覆盖该掺杂区域的绝缘层76中形成的。在图7中所示的实施例中，掺杂区71和72各自与基片70构成pn结，并且，构成具有绝缘栅77的MOS晶体管的源区和漏区。这些MOS晶体管由构成绝缘层76的一部分的场效应管的氧化物78隔离。为了减小接触电阻，可以在掺杂区71、72以及所述绝缘栅的导电层（例如，掺杂的多晶硅层）上形成金属硅化物层79，例如，硅化钛层。当然，应当指出，所述集成电路将包括许多这样的MOS晶体管（MOS    Ts）和/或其他电路元件，并且，将以类似于连接掺杂区71、72的方法来实现对绝缘栅的电连接（虽然图7中未示出）。
下面参考图1至6，在底层结构1上形成导电区（例如，在底层结构1具有图7中所示结构时，为了用导电的针形接点74连接掺杂区71和72），其方法是：如图1所示，首先在该底层结构的表面1a上形成较厚层200，在本实施例中是铝层。可以用任何合适的普通方法，例如，化学气相淀积或阴极喷镀，来形成所述铝层。在集成电路尺寸具有微米甚至亚微米量级的场合，层200可以有大约1.5至3微米的厚度。
在表面1a上已形成较厚层200之后，在较厚层200上形成较薄层201。为清楚起见，图中（更具体地说，图1至4和图6，7中）示出的较薄层的厚度显著地大于实际尺寸。较薄层201可以是导电层，例如，用诸如阴极喷镀淀积法那样的普通方法在较厚层200上形成的硅化铝层，或者钛、钨、钛-钨合金层，可能还有由钼、钴、铬、铪或其合金构成的层，或者由上述任何金属的硅化物构成的层。较薄层201不必一定是导电层，而可以是绝缘层，例如，用等离子增强型化学气相淀积法淀积的二氧化硅层，氮化硅层或氧氮化硅层。无定形硅也可用以形成较薄层201。作为另一种可供选择的方案，可以通过对较厚的铝层200进行通常的氧化或阳极化处理，或者通过用阴极喷镀法在较厚的铝层200上淀积氧化铝，来形成薄的氧化铝绝缘层，作为层201。较薄层201的厚度最好在大约10毫微米至大约200毫微米范围内，通常是大约50毫微米。
形成较薄层201之后，用通常的方法在较薄层201上按一定图案形成掩蔽层，以构成掩模10，将通过该掩模对较厚层200和较薄层201进行腐蚀，以形成导电区域2。在本实施例中，形成掩模10的方法是：在较薄层201的表面上形成光致抗蚀剂层，接着，用普通的光刻和腐蚀技术对该光致蚀剂层进行构图。
在如图1中所示那样确定了掩模10之后，用合适的各向异性腐蚀剂，通过掩模10对较厚层200和较薄层201进行各向异性腐蚀。在较厚层200是铝层，而较薄层201是硅化铝层或氧化铝层的场合，可以用诸如氩运载气体中的三氯化硼（BCL3）或三氯甲烷（CHCL3）的含氯等离子体作为所述各向异性腐蚀剂。在所述较薄层是钛层、钨层或钛-钨合金层的场合，可以用诸如氩运载气体中的CF4或SF4的含氟等离子体作为所述各向异性腐蚀剂。用普通方法监控所述各向异性腐蚀过程（即，用监控等离子体成份的方法），在待确定的导体区域之间的基片表面1a露出时，停止所述腐蚀过程。
这样确定的导电区域2包括：由铝构成的较厚的子区域2c，它确定侧壁2b，以及较薄的盖层子区域2d，它确定该区域的上表面2a。如各图中示意地表示的，所述各向异性腐蚀过程导致较薄的盖层子区域2d的轻微的欠腐蚀，以致于较薄的盖层子区域2d伸出侧壁2d之外。本领域的技术人员会理解：虽然，各图中通过示出突出在实际上直的侧壁2b之外的盖层子区域2d来说明较薄的盖层子区域2d的轻微的欠腐蚀，但是，这种欠腐蚀通常将稍微更集中在侧壁2b的处在每个盖层子区域2d正下方的部分，因此，实际上在紧靠盖层子区域2d下面的侧壁2b中形成凹槽。在所述各向异性腐蚀之后，可以进行短时间的各向同性腐蚀，以确保所述盖层子区域的欠腐蚀。正如本领域中公知的，可以通过改变偏置电压、利用同一等离子体来进行这种各向同性腐蚀，或者，可以用例如磷酸作为各向同性腐蚀剂来进行这种腐蚀。
因此，为形成导电区域而进行的对较厚层200和较薄层201的腐蚀导致在每个导电区域2的上表面2a和侧壁2b之间的边缘20处存在锐角;在本实施例中，该锐角是由于较薄的盖层子区域2d伸出侧壁2b之外而形成的，并且，该锐角很小，因而，在边缘20处形成非常尖锐的、几乎象刀尖的棱或突出物。
在形成导电区域2之后，形成覆盖导电层2和表面1a的绝缘材料层3。虽然可以用诸如氮化硅或氧氮化硅之类的其他合适的绝缘材料，但是，在本实施例中，是用氧化硅层来形成该绝缘材料层的。在诸如由Electrotech生产的ND6200反应器的普通等离子体增强型化学气相反应器中，用等离子体增强型化学气相淀积法来形成绝缘材料层3。如上所述，在本领域中众所周知，用等离子体增强型化学气相淀积法淀积的氧化硅层几乎全部是二氧化硅，但也将含有硅、氧和氢。
盖层子区域2d突出在导电区域2的侧壁2b之外、形成锐角或尖锐边缘20这一事实，导致所述绝缘材料（例如，氧化硅）优先淀积在每个导电区域2的尖锐边缘20附近，因此，当淀积所述绝缘材料时，每个尖锐边缘20附近的绝缘材料层部分31开始向外凸出，因而，开始悬垂在底层绝缘材料32之上（该底层绝缘材料层淀积在导电区域2附近的基片表面1a上）。图2中的虚线A表示绝缘材料层3淀积过程的一个阶段，用于说明所述绝缘材料优先淀积在尖锐边缘20附近的情况。人们相信，出现这种优先淀积的主要原因是：在等离子体增强型化学气相淀积过程中，在尖锐边缘20处出现强电场，但是，也可能包含几何效应。
虽然，如上所述，尖锐边缘20是利用突出在侧壁2b之外的薄的盖层子区域2d来形成的，但是，也可以用其他方法来形成尖锐边缘20。例如，省去盖层子区域2d，而利用一种腐蚀方法（该方法是这样腐蚀层200的，以致于侧壁2b不是大体上垂直的，而是向里向着表面1a倾斜的，从而与上表面2a构成锐角）来形成尖锐边缘20也是可能的。此外，虽然在上述方案中用等离子体增强型化学气相淀积法来形成绝缘材料层3，但是，用一些技术（例如，其中所淀积的层的形状非常接近淀积表面的轮廓）来形成悬垂部分31也是可能的。
继续生成绝缘材料层3，直到在每个边缘20上形成合适的悬垂部分31为止。在图3所示的实施例中，继续生成绝缘材料层3，直到在相邻的边缘20上形成的悬垂部分31相遇或连接、以致于在相邻的导电区域2之间的表面上形成的全部绝缘材料层被毗连的悬垂部分31覆盖为止。如图3中清楚地表明的，毗连的悬垂部分31和在表面1a上形成的底层绝缘材料一起，在相连的悬垂部分31下面的绝缘材料中构成孔隙33。举例来说，在如下场合，即，以这样的方式逐步淀积所述绝缘材料，以致于淀积在垂直面（例如，侧壁2b）上的平均厚度大约是淀积在水平面上（例如，顶壁2a）的平均厚度的一半，那么，在悬垂部分31彼此连接的情况下，当各导电区域相隔例如大约1微米时，则在顶壁2a和表面1a上，绝缘材料层3可以淀积到具有大约1微米的厚度，而当各导电区域2相隔大约2微米时，则在顶壁2a和表面1a上，绝缘材料层3可以淀积到具有大约2微米的厚度。
虽然在上述方案中绝缘材料层3被淀积到足以使相邻的悬垂部分31相连以形成孔隙33的厚度，但是，不必都是这种情况。相反地，相邻的悬垂部分可以稍微隔开，从而构成一个具有狭窄的或有限的入口或颈部的空隙，而不是完全封闭的空腔或孔隙33。
一旦形成具有所需厚度的绝缘材料层3，立即进行所述各向异性腐蚀过程。可以用任何合适的各向异性腐蚀过程。例如，各向异性等离子体腐蚀过程;当然，必须指出，所用的腐蚀过程将取决于构成绝缘材料层3的材料的特性。例如，在本实施例中，绝缘材料层3由氧化硅构成，因此，可以用惰性运载气体（例如，氩气）中的含氟等离子体〔例如，四氟化碳（CF4），CHF3或CxFy（例如，C2F6）〕来进行所述各向异性腐蚀。在本实施例中，使用组合的CF4和CHF3等离子体。
用普通方法监控所述各向异性腐蚀的进程，在本实施例中，用观察等离子体成份的光谱的方法，更具体地说，观察光谱中一氧化碳谱线的变化;当导电区域2的顶壁2a露出时，就停止该腐蚀过程。
图3、4和5中举例说明该各向异性腐蚀的进程。起初，如图3中箭头X所示，在垂直于表面1a的方向上对绝缘材料层3进行各向异性腐蚀，因此，在整个绝缘材料层范围内，层厚度均匀地减小。虚线B和C表示在各向异性腐蚀过程中的两个不同时刻，露出的绝缘材料层表面的不同位置。图4更清楚示出由图3中的虚线C所表示的状态，即，已经去除足够厚度的绝缘材料层3，以致于相邻的悬垂部分31正好相互连接。当然，如果需要的话，可以使该绝缘材料层的实际厚度仅仅足以形成图4中所示的结构;当然，在这种情况下，图4将类似于所述各向异性腐蚀的开始时刻的状度，虽然在表面1a上的绝缘材料层3的部分32的厚度必然小于图4中所示的厚度。
当从图4中所示状态继续进行各向异性腐蚀时，悬垂部分31之间出现间隙34，如图5中所示。当然，如上所述，在各向异性腐蚀开始时，绝缘材料层3可以具有这样的厚度，以致于在各悬垂部分之间存在类似于间隙34的小间隙。
间隙34的存在使间隙34正下方的绝缘料材受到各向异性腐蚀，如图5中用箭头X′示意地表示的。实际上，图5示出由于所述各向异性腐蚀而打开间隙34之后经过一段短时间的情况，因而，图中示出在间隙34正下方的绝缘材料中已经腐蚀出小的凹槽36。当继续进行各向异性腐蚀时，间隙34增大，因而，间隙34正下方的、受到各向异性腐蚀的区域随着间隙34的尺寸的增大而增大。
图5中的虚线D表示间隙34已经稍微扩大的大致情况，而虚线E表示导电区域2的上表面2a已经露出，并且，各向异性腐蚀已经停止时的大致情况。实际上，通常要求有轻微的过腐蚀，因此，在导电区域2的上表面2a已经露出之后将继续进行轻微的各向异性腐蚀，以致于留在侧壁2b上的绝缘材料部分或隔离层30的形状类似于图5中用虚线E示意地表示的形状。
悬垂部分31对底层绝缘材料的掩蔽作用有两个方面。首先，在各向异性腐蚀的初始阶段，底层绝缘材料处在受悬垂部分31掩蔽的、不受各向异性腐蚀的状态。但是，一旦间隙34被打开，立即开始对底层绝缘材料32的各向异性腐蚀，后者受到各向异性腐蚀的面积随着悬垂部分31之间的间隙34的扩大而增加。这两种作用结合起来，在留在导电区域2的侧壁2b上的部分或隔离层30上，特别是在部分或隔离层30与表面1a交界或会合的地方，形成比较缓慢地倾斜的表面37。留在相邻的侧壁2b上的部分30甚至可能在表面1a上会合，这取决于导电区域2的间隔和过腐蚀的程度。甚至在部分30不在表面1a上会合的情况下，利用体现本发明的方法形成的缓慢倾斜的表面37也将造成所述缓慢倾斜的表面与表面1a之间的夹角小于90°，并且，在部分30和表面1a之间交界处不存在尖锐的棱或角。
如图6中所示，在本实施例中，在形成部分或隔离层30之后，在导电区域2上形成另一个绝缘层4。可以用任何合适的普通淀积方法来淀积另一个绝缘层4，在本实施例中，使用等离子体增强型化学气相淀积法。另一个绝缘层4可以是氧化硅层，氮化硅层或氧氮化硅层。在本实施例中，另一个绝缘层4是氮化硅层。
使用本发明的方法来形成具有比较缓慢地倾斜的表面的部分或隔离层30，这就提供了一个将在其上形成另一个绝缘材料层4的比较光滑的表面，因此，避免或者至少减少出现尖锐的台阶或陡峭的边缘（在这些台阶或边缘上，可能发生另一个绝缘材料层的不良覆盖），也就避免了或者至少减少了在另一个绝缘材料层4中形成孔隙的可能性（这些孔隙可能在另一个绝缘材料层中产生脆弱的区域，因而，可能产生不良的电性能）。利用本发明的方法，可以在没有或者大大地减小出现孔隙（这些孔隙可能有害地影响器件的性能）的危险的情况下，形成多达1微米厚度或更厚的另一个绝缘材料层4，以构成集成电路器件的最后钝化或绝缘层。
如前所述，图7是示意的剖面图，它示出例如集成电路（如互补型金属氧化物半导体集成电路）的半导体器件的单晶硅半导体本体70的一部分，其中，最后的钝化层4是象上面参考图1至6所描述的那样，用本发明的方法形成的。
图7中所示结构的掺杂区71和72是用普通工艺技术在半导体70的表面70a的附近形成的，并且，通过用普通方法生成薄的栅极绝缘层77a、淀积掺杂的多晶硅层77b、然后用普通的光刻和腐蚀工艺进行构图来形成相关联的绝缘栅77。
用公知的硅局部氧化（LOCOS）方法形成场效应管氧化物78（图7中部分地用虚线表示），以限定MOSTs区域。
为给接着的金属化过程提供低的接触电阻，用阴极喷镀法在本体70的表面70a上淀积钛，接着，快速地加热本体70，以便在已露出的硅表面区，即，在掺杂区71、72上以及在掺杂的多晶硅栅极层77b上形成硅化钛接触层79。例如，可以用在过氧化氢和氢氧化氨水溶液中腐蚀的方法来去除所述绝缘材料层上剩余的钛。
然后，用化学气相淀积法在所述表面上淀积绝缘层76。用普通的光刻和腐蚀工艺打通穿过绝缘层76的通路75，并且，在通路75中形成导电针形接点74，以便能够连接随后的金属涂层。
构成导电针形接点74的方法是：首先在绝缘导76上以及在通路75中淀积粘结层（未示出），以便改善随后淀积的钨层对所述绝缘材料的粘结。例如，所述粘结层可以是钛层或者钛-钨合金层，并且，可以用本领域中公知的阴极喷镀法淀积。在淀积钨之后（例如，用化学气相淀积法），反过来腐蚀所淀积的材料（例如，利用SF6等离子体腐蚀步骤），以露出绝缘层76的表面，留下所述通路中的钨针形接点74。在本实施例中，上述结构就这样构成底层结构1，在该底层结构上淀积较厚层100和较薄层200，并进行构图，如上面参考图1和2所描述的那样，以构成导电区域2，后者经由针形接点74连接底层掺杂区71和72。然后，象上面参考图1至5所描述的那样，继续进行该方法，以形成缓慢倾斜部分或隔离层30，接着，象上面参考图6所描述的那样，淀积另一个绝缘层4。另一个绝缘层4可以如上述那样是器件的最后钝化层，或者，可以是淀积在各金属化层之间的中间绝缘层，因此，在后一种情况下，隔离层30的作用是使得能够在如第一金属化层的上面形成比较平的绝缘层，以便随后的金属化层能够较好地覆盖在该绝缘层上。
图8是类似于图7中所示的半导体器件的一部分的剖面图，但是，是沿垂直于图7中所示剖面的方向而取的，即，是沿垂直于图7的纸平面的方向而取的。
比较图7和图8，显然，在图8所示的器件中，导电区域2′是条形区，在图7中，该条形区可能伸进低平面中。如图8中所示，为了能够连接导电层2′，打通穿过另一个绝缘层4的通路80，并且，用类似于构成导电针形接点74的方法构成填充在通路80中的导电针接点81。用普通工艺技术淀积的另一个金属化涂层（例如，铝层），以构成另一个导电区域102，后者经由导电针接点81与导电区域2′电连接。使用体现本发明的方法来形成图7中所示的缓慢倾斜隔离层或部分30，这使另一个绝缘层4能够具有比较平的表面，在该表面上形成用于构成另外的导电区域102的金属化涂层。根据上文将明白，图8中所示的半导体器件通常将由许多MOST组成，并且，其中通常还有许多另外的导电区102。因此，象以上参考图1至6所描述的那样，体现本发明的方法可以用于在另外的导电区域102上形成最后的钝化层（未示出），此时，用图8中所示的底层结构1′代替底层结构1。此外，另一层4不必一定是绝缘层，而可以是导电层，例如，可以是用于连接到构成导电区域2的绝缘栅和/或半导体本体70中的掺杂区域或区上的导电层。
本现本发明的方法可用于形成通向构成半导体器件的一部分的底层结构的电连接线，如上述该半导体器件可以是集成电路半导体器件，或可以是分立的半导体器件，甚至功率半导体器体。
在阅读本公开之后，本领域的技术人员将可以做出其他变更。这种变更可能涉及本领域中公知的特征，这些特征可能用于代替本文中已经描述的特征，或者，和这些特征相结合。虽然，本申请中已对这些特征的特定组合提出了权利要求，但是，本申请公开的范围显然还包括本文中明确地或隐含地公开的任何新的特征或这些特征的任何新的组合，不管它是否涉及本申请的任何权利要求中所要求的同一发明，也不管它是否缓解了本发明所解决的任何或全部技术问题。因此，本申请人预告：在本申请或由本申请引出的任何其他申请的执行过程中，可能对这类特征和/或这类特征的组合提出新的权利要求。

Claims (16)

1、制造半导体器件的方法，它包括：(1)在构成该器件的一部分的底层结构的表面上限定一些隔开的区域，每个区域的顶壁和侧壁相交构成边缘，(2)在所述表面和区域上形成绝缘材料层，以及(3)对所述绝缘材料层进行各向异性腐蚀，以露出所述区域的顶壁，而留下所述区域侧壁上的绝缘材料部分，其特征在于：
使所述绝缘材料优先淀积在所述区域的所述边缘上，以便在所述边缘附近形成悬垂在淀积于所述表面上的所述底层绝缘材料之上的绝缘材料部分，以致于在对该绝缘材料进行各向异性腐蚀的过程中，淀积在所述表面上的所述底层绝缘材料起初被所述悬垂部分所遮掩。
2、权利要求1的方法，其特征在于：把所述绝缘材料层淀积到足以使相邻区域上的所述悬垂部分彼此连接的厚度，以便在该相连的悬垂部分下面的绝缘材料层中构成孔隙。
3、权利要求1或2的方法，其特征在于：使所述绝缘材料优先淀积在限定所述区域的所述边缘上，以致于在所述顶壁与所述侧壁相交处有一锐角。
4、权利要求3的方法，其特征在于：以这样的方式构成所述区域，以致于每个区域由较厚的子区域和较薄的盖层子区域构成，所述较厚的子区域限定所述侧壁，而所述较薄的盖层子区域形成所述顶壁并伸出在所述侧壁之外，以便在所述顶壁和所述侧壁相交处形成锐角。
5、权利要求4的方法，其特征在于：构成所述区域的方法是：在所述表面上形成一种材料的较厚层，在该较厚层上形成不同材料的较薄层，然后，通过掩模以这样的方式腐蚀所述较厚层和所述较薄层，以致于所述较薄层欠腐蚀而形成所述较薄的盖层子区域，而所述较厚层形成所述较厚的子区域。
6、权利要求4或5的方法，其特征在于：形成导电材料的较厚子区域。
7、权利要求6的方法，其特征在于：形成铝的较厚子区域。
8、权利要求4至7中任一权利要求的方法，其特征在于：形成由从下列一组材料中选择的材料构成的较厚子区域，该组材料是：硅化铝，氧化铝，硅化钛，钛，钨和钛-钨合金。
9、权利要求5的方法，其特征在于：用铝层构成所述较厚层，然后，通过使所述较厚层氧化或对其进行阳极化处理来形成所述较薄层。
10、权利要求4至9中任一权利要求的方法，其特征在于：以这样的方式形成所述较薄子区域，以致于该较薄子区域的厚度小于大约50毫微米。
11、上述权利要求中任一权利要求的方法，其特征在于：用等离子体增强型化学气相淀积法形成所述第一层。
12、上述权利要求中任一个权利要求的方法，其特征在于：用二氧化硅层，氮化硅层或氧氮化硅层构成所述第一层。
13、上述权利要求中任一个权利要求的方法，其特征在于：在所述各向异性腐蚀之后，在所述底层结构上形成另一个绝缘材料层。
14、制造半导体器件的方法，它基本上如上文参考各附图所描述的。
15、用上述权利要求中任一个权利要求的方法制造的任何半导体器件。
16、本文中公开的任何新特征和特征组合。
CN89104526A 1988-06-29 1989-06-26 半导体器件制造方法 Pending CN1039151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8815442A GB2220298A (en) 1988-06-29 1988-06-29 A method of manufacturing a semiconductor device
GB8815442.2 1988-06-29

Publications (1)

Publication Number Publication Date
CN1039151A true CN1039151A (zh) 1990-01-24

Family

ID=10639557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN89104526A Pending CN1039151A (zh) 1988-06-29 1989-06-26 半导体器件制造方法

Country Status (7)

Country Link
US (1) US5001079A (zh)
EP (1) EP0349070B1 (zh)
JP (1) JPH0821581B2 (zh)
KR (1) KR900000992A (zh)
CN (1) CN1039151A (zh)
DE (1) DE68919549T2 (zh)
GB (1) GB2220298A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202226B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405850A3 (en) * 1989-06-30 1991-03-13 AT&T Corp. Dielectric formation process and devices produced thereby
FR2658362A1 (fr) * 1990-02-09 1991-08-16 Philips Electronique Lab Procede de realisation par autoalignement, d'un dispositif semiconducteur integre, comprenant au moins la formation d'un premier contact d'electrode encapsule et muni d'espaceurs et d'un second contact d'electrode autoaligne sur celui-ci.
KR950002948B1 (ko) * 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
DE69217838T2 (de) * 1991-11-19 1997-08-21 Philips Electronics Nv Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
EP0543449B1 (en) * 1991-11-19 1997-03-05 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with aluminium tracks mutually insulated in lateral direction by an aluminium compound
TW219407B (zh) * 1992-06-24 1994-01-21 American Telephone & Telegraph
JP2611615B2 (ja) * 1992-12-15 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5641711A (en) * 1994-04-28 1997-06-24 Texas Instruments Incorporated Low dielectric constant insulation in VLSI applications
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
WO1996038859A1 (en) * 1995-06-02 1996-12-05 Advanced Micro Devices, Inc. Surface conditioning insulating layer for fine line conductive pattern
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US5789314A (en) * 1995-12-05 1998-08-04 Integrated Device Technology, Inc. Method of topside and inter-metal oxide coating
US5677241A (en) * 1995-12-27 1997-10-14 Micron Technology, Inc. Integrated circuitry having a pair of adjacent conductive lines and method of forming
US6376330B1 (en) * 1996-06-05 2002-04-23 Advanced Micro Devices, Inc. Dielectric having an air gap formed between closely spaced interconnect lines
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US5814555A (en) 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
JPH10107140A (ja) * 1996-09-26 1998-04-24 Nec Corp 多層配線半導体装置とその製造方法
US6303464B1 (en) 1996-12-30 2001-10-16 Intel Corporation Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
US6133142A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Lower metal feature profile with overhanging ARC layer to improve robustness of borderless vias
US6160316A (en) * 1998-03-04 2000-12-12 Advanced Micro Devices, Inc. Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths
US6387797B1 (en) * 1999-01-20 2002-05-14 Philips Electronics No. America Corp. Method for reducing the capacitance between interconnects by forming voids in dielectric material
US6365489B1 (en) * 1999-06-15 2002-04-02 Micron Technology, Inc. Creation of subresolution features via flow characteristics
US6482688B2 (en) * 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
US6740549B1 (en) 2001-08-10 2004-05-25 Integrated Device Technology, Inc. Gate structures having sidewall spacers using selective deposition and method of forming the same
DE10201178A1 (de) * 2002-01-15 2003-06-26 Infineon Technologies Ag Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis
US6846740B2 (en) * 2003-06-14 2005-01-25 Intel Corporation Wafer-level quasi-planarization and passivation for multi-height structures
US7294572B2 (en) * 2005-11-24 2007-11-13 United Microelectronics Corp. Method of forming contact
KR20090000324A (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US8696922B2 (en) * 2009-06-22 2014-04-15 Micron Technology, Inc. Methods of plasma etching platinum-comprising materials, methods of processing semiconductor substrates in the fabrication of integrated circuitry, and methods of forming a plurality of memory cells
US8575000B2 (en) 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9449871B1 (en) 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138260A (en) * 1979-04-13 1980-10-28 Toshiba Corp Manufacture of semiconductor device
JPS5646263A (en) * 1979-09-25 1981-04-27 Fuji Xerox Co Ltd Original lighting device of electronic copying machine
JPS5690525A (en) * 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device
US4507853A (en) * 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
JPS59113630A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 半導体装置の製造方法
JPS60110142A (ja) * 1983-11-18 1985-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPS60124951A (ja) * 1983-12-12 1985-07-04 Fujitsu Ltd 半導体装置の製造方法
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
JPS6233445A (ja) * 1985-08-07 1987-02-13 Nec Corp 多層配線とその製造方法
US4666737A (en) 1986-02-11 1987-05-19 Harris Corporation Via metallization using metal fillets
JPS63179548A (ja) * 1987-01-21 1988-07-23 Mitsubishi Electric Corp 半導体集積回路装置の配線構造
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202226B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法

Also Published As

Publication number Publication date
GB2220298A (en) 1990-01-04
JPH0821581B2 (ja) 1996-03-04
JPH0251232A (ja) 1990-02-21
DE68919549D1 (de) 1995-01-12
GB8815442D0 (en) 1988-08-03
EP0349070A3 (en) 1991-02-20
EP0349070A2 (en) 1990-01-03
DE68919549T2 (de) 1995-06-14
EP0349070B1 (en) 1994-11-30
US5001079A (en) 1991-03-19
KR900000992A (ko) 1990-01-31

Similar Documents

Publication Publication Date Title
CN1039151A (zh) 半导体器件制造方法
US6972263B2 (en) Fabricating a tapered hole incorporating a resinous silicon containing film
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US5091768A (en) Semiconductor device having a funnel shaped inter-level connection
JPH01243431A (ja) 電子装置の一部を構成する下部構造に電気的接続を形成する方法
US4853341A (en) Process for forming electrodes for semiconductor devices using focused ion beams
US5962341A (en) Semiconductor device and manufacturing method therefor
KR19980080897A (ko) 반도체 장치 및 상기 장치를 형성하기 위한 공정
KR0144737B1 (ko) 반도체 장치 제조방법
EP0239746A2 (en) Method for manufacturing a semiconductor device
EP0324198A1 (en) Manufacturing method for electrical connections in integrated circuits
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
WO1991010261A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator
US5071790A (en) Semiconductor device and its manufacturing method
US6660592B2 (en) Fabricating a DMOS transistor
US4371890A (en) Tapering of oxidized polysilicon electrodes
JPS61296740A (ja) 半導体装置
KR100284283B1 (ko) 반도체소자의배선형성방법
KR100526452B1 (ko) 반도체 장치의 콘택 전극 형성방법
JP2674112B2 (ja) 半導体装置の製造方法
KR100402238B1 (ko) 반도체 장치 제조방법
KR19980048961A (ko) 반도체 장치의 금속 콘택방법
JPS60206151A (ja) 半導体装置の製造方法
KR0139569B1 (ko) 반도체 소자의 금속배선 형성방법
JPS628542A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication