CN103904176A - 半导体发光元件 - Google Patents

半导体发光元件 Download PDF

Info

Publication number
CN103904176A
CN103904176A CN201310688058.5A CN201310688058A CN103904176A CN 103904176 A CN103904176 A CN 103904176A CN 201310688058 A CN201310688058 A CN 201310688058A CN 103904176 A CN103904176 A CN 103904176A
Authority
CN
China
Prior art keywords
layer
emitting elements
semiconductor layer
semiconductor light
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310688058.5A
Other languages
English (en)
Inventor
程田高史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103904176A publication Critical patent/CN103904176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L33/38
    • H01L33/60
    • H01L33/405

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种半导体发光元件,具有:层叠了n型半导体层、发光层以及p型半导体层的叠层半导体层;多个n侧电极,其层叠在n型半导体层上且与n型半导体层电连接,该多个n侧电极配置为从层叠方向观察时包围发光层以及p型半导体层的至少一部分的区域;p侧电极,其设在p型半导体层上,对于从发光层输出的光具有反射性,并且与p型半导体层电连接,在从层叠方向观察时,该p侧电极在被多个n侧电极包围的区域具有用于与外部电连接的连接部。由此,在半导体发光元件的FC(倒装芯片)安装技术中,解决发光集中于芯片的中央部分且发光效率降低的问题和ESD破坏耐电压的问题。

Description

半导体发光元件
技术领域
本发明涉及半导体发光元件。
背景技术
近年,开发出了一种将与电极形成面相对的生长基板侧作为主光取出面的倒装芯片接合(FC)安装技术。例如,专利文献1中记载了一种半导体发光元件,该半导体发光元件有:由蓝宝石形成的基板;包含n型半导体层、发光层以及p型半导体层、且层叠在基板上的叠层半导体层;形成于p型半导体层的正电极;形成于n型半导体层的负电极,以倒装芯片方式进行安装。
在先技术文献
专利文献1:日本特开2010-263016号公报
发明内容
发明要解决的问题
在半导体发光元件中,当施加使形成于p型半导体层的p侧电极为高电位、且使形成于n型半导体层的n侧电极为低电位的电压(正向电压VF)时,则从p侧电极经由p型半导体层、发光层以及n型半导体层而向n侧电极流动电流(正向电流IF),从发光层输出目标波长的光。而且,在通过FC安装的半导体发光元件中,从发光层向电极形成面侧输出的光被设在电极形成面侧的反射层反射而从与电极形成面相对的生长基板侧取出。
在通过FC安装的半导体发光元件中,优选通过在生长基板侧的方向上取出的光来使芯片的整个面均匀发光。但是,根据形成于电极形成面侧的电极的个数、配置等,存在发光变得不均匀的情况。例如,当在芯片的中央部分设置n侧电极、在芯片的四角分别设置p侧电极时,则存在发光集中于芯片的中央部分、发光效率降低的问题,而且,也会产生在静电放电(ESD:Electro-Static-Discharge)检查时芯片容易被破坏这一与发光的均匀性、效率不同的问题。
本发明的目的在于解决在半导体发光元件的FC(倒装芯片)安装技术中发光集中于芯片的中央部分且发光效率降低的问题和ESD破坏耐电压的问题。
用于解决问题的技术方案
根据本发明,提供一种半导体发光元件,其特征在于,具有:层叠了n型半导体层、发光层以及p型半导体层的叠层半导体层;多个n侧电极,其层叠在所述n型半导体层上且与该n型半导体层电连接,该多个n侧电极配置为从层叠方向观察时将所述发光层以及所述p型半导体层的至少一部分的区域包围;p侧电极,其设在所述p型半导体层上,对于从所述发光层输出的光具有反射性,并且与该p型半导体层电连接,在从层叠方向观察时,该p侧电极在被多个所述n侧电极包围的区域具有用于与外部电连接的连接部。
在本发明中,优选所述p侧电极具有层叠在所述p型半导体层上且设有供该p型半导体层的一部分露出的多个开口部的绝缘反射层。
优选所述p侧电极在所述p型半导体层和所述绝缘反射层之间具有透明导电层,该透明导电层对于从所述发光层输出的光具有透射性,该透明导电层的一部分从该绝缘反射层的所述开口部露出。
优选所述p侧电极具有形成在所述绝缘反射层上和该绝缘反射层的所述开口部内的金属反射层。
优选所述绝缘反射层包括多层绝缘层,所述多层绝缘层是交替层叠第一绝缘层和第二绝缘层而构成的,所述第一绝缘层具有第一折射率、且对于从所述发光层输出的光呈现光透射性,所述第二绝缘层具有比该第一折射率高的第二折射率、且对于从该发光层输出的光呈现光透射性。
发明的效果
根据本发明,在半导体发光元件的FC(倒装芯片)安装技术中,能够解决发光集中于芯片的中央部分且发光效率降低的问题和ESD破坏耐电压的问题。
附图说明
图1是说明半导体发光元件的一个例子的俯视示意图。
图2是图1所示的半导体发光元件的A-A截面示意图。
图3是说明绝缘反射层的层构造的一个例子的截面示意图。
图4是说明叠层半导体的一个例子的截面示意图。
图5是说明n侧电极的配置例的俯视示意图。
图6是说明n侧电极的其他配置例的俯视示意图。
图7是半导体发光元件的发光图案测定结果。
图8是表示半导体发光元件的ESD结果的曲线图。
图9是表示半导体发光元件的Vf测定结果的曲线图。
具体实施方式
以下,对本发明的实施方式进行详细的说明。此外,本发明不限于以下的实施方式,在其主旨的范围内能够实施各种变形。实施方式的例子中记载的构成部件的尺寸、材质、形状及其相对的配置等只要没有特别记载,则不对本发明的范围进行限定,仅为单纯的说明例。另外,使用的附图为用于说明本实施方式的一个例子,并不表示实际的大小。各图所示的部件的大小、位置关系等有时为了便于说明而是夸张表示的。另外,在本说明书中,“层上”等的“上”不限定于一定与上表面接触而形成的情况,是作为还包括分离地形成于上方的情况、在层和层之间存在夹层的情况的含义来使用的。
<半导体发光元件>
图1是说明半导体发光元件的一个例子的俯视示意图。图2是图1所示的半导体发光元件的A-A截面示意图。这里,作为倒装芯片安装的状态,描绘为基板110成为附图的上部,以使得半导体发光元件10的电极形成面侧成为附图的下部。此外,在以下的说明中,“层上”等的表现是指朝向附图的下方层叠了各层。
以下,基于图1及图2进行说明。
如图2所示,半导体发光元件10具有基板110、层叠在基板110上的半导体层120、形成在半导体层120上的正极即作为p侧电极的p电极层130及负极即作为n侧电极的n电极层140。
半导体层120具有在基板110上成膜的中间层(缓冲层)121和层叠在中间层121上的基底层122。另外,具有层叠在基底层122上的叠层半导体层126。叠层半导体层126从基底层122侧起包括n型半导体层123、发光层124以及p型半导体层125。
p电极层130形成于p型半导体层125的上表面。n电极层140形成于使n型半导体层123的一部分露出的露出面。另外,在p电极层130和n电极层140存在以下部分:在图2中分别使成为下方侧的面的一部分露出而例如通过镀覆突起等(未图示)与外部电连接的部分。
此外,本实施方式中,n电极层140以及p电极层130的表面除了一部分之外被保护层150覆盖。另外,保护层150形成为将p型半导体层125、发光层124以及n型半导体层123的一部分的侧壁面覆盖。
如图1所示,半导体发光元件10具有大致正方形的俯视形状,在本实施方式中,负极即n电极层140设在接近半导体发光元件10的四角的部分,n电极层140具有用于与外部电连接的4个n极接合层144的一部分分别露出的部分(称作“N分散”。)。
另外,中央部分具有用于对作为正极的p电极层130和外部进行电连接的1个p极接合层135露出的部分。对于p电极层130,除了为了形成n电极层140而通过蚀刻等的方法除去了一部分的部分之外,该p电极层130形成为将半导体层120的上表面的大致整个面覆盖。
如上所述,在适用本实施方式的半导体发光元件10中,多个n电极层140层叠在n型半导体层123上、且电连接于n型半导体层123,如从这些层的层叠方向观察的图1的俯视示意图所示,多个n电极层140配置为将发光层124以及p型半导体层125的至少一部分的区域包围。n电极层140的个数不特别限定。在本实施方式中,通常,从4个~6个范围中适当选择。多个n电极层140的配置不特别限定。本实施方式中,例如如图1所示,4个n电极层140分别分散于半导体发光元件10的四角。
另一方面,如后所述,p电极层130具有层叠在p型半导体层125上的绝缘反射层132,该绝缘反射层132对于从发光层124输出的光具有反射性,并且,p电极层130具有以下部分,即与p型半导体层125电连接、从层叠方向观察在被多个n电极层140包围的中央部分的区域作为用于与外部电连接的连接部的p极接合层135露出的部分。
另外,在p电极层130的绝缘反射层132(参照图3)形成有多个开口部132h。图1中,开口部132h作为圆形的空白部分(直径=8μm)表示。图1中示出了多个开口部132h相互设置预先确定的间隔(间距l)而配置在绝缘反射层132(参照图2)的整体的图案(称作“孤立图案”)。
(p电极层130)
在本实施方式中,p电极层130在p型半导体层125上层叠有由金属氧化物形成的透明导电层131。这里,“透明”是指对于从发光层124输出的光具有透射性。而且,在透明导电层131上依次层叠有绝缘反射层132、由金属氧化物的导电性材料形成的第一p极密合层133a、由包含Ag(银)的金属构成的金属反射层133b、p极防止扩散层134(第一p极防止扩散层134a、第二p极防止扩散层134b、第三p极防止扩散层134c)、p极接合层135以及第二p极密合层136。
(透明导电层131)
作为构成透明导电层131的材料,为金属氧化物的导电性材料,使用使从发光层124输出的波长的光的至少80%左右透射的材料。例如,能列举出含有In(铟)的氧化物。具体而言,能列举出ITO(氧化铟锡(In2O3-SnO2))、IZO(氧化铟锌(In2O3-ZnO))、IGO(氧化铟镓(In2O3-Ga2O3))、ICO(氧化铟铈(In2O3-CeO2))等。这其中,尤其优选包含具有六方晶构造或红绿柱石(bixbyite)构造的In2O3结晶的透光性材料(例如,ITO、IZO等)。另外,在使用包含六方晶构造的In2O3结晶的IZO的情况下,可以使用蚀刻性优异的无定形的IZO膜来加工成特定形状,然后,可以通过热处理等使之从无定形状态转变成含有结晶的构造,加工为透光性比无定形的IZO膜优异的电极。
本实施方式中,透明导电层131的厚度从10nm~300nm的范围中选择。另外,优选从150nm~250nm的范围中选择。在透明导电层131的厚度过薄的情况或过厚的情况下,在来自发光层124的发光及来自金属反射层133b的反射光的光透射性方面存在不合适的倾向。
虽然透明导电层131的表面电阻依赖于制造方法,但在膜厚为10nm时表面电阻为无限大(∞),在膜厚为20nm时表面电阻为250Ω/□,在膜厚为25nm时表面电阻为175Ω/□,在膜厚为50nm时表面电阻为72Ω/□,在膜厚为100nm时表面电阻为29Ω/□,在膜厚为200nm时表面电阻为15Ω/□。
(绝缘反射层132)
适用本实施方式的半导体发光元件10设置有绝缘反射层132。绝缘反射层132层叠在透明导电层131上,与后述的金属反射层133b都具有对从发光层124输出的光进行反射的作为反射膜的功能。而且,绝缘反射层132对于从发光层124输出的光至少具有90%左右、优选95%以上的透射性,具有比透明导电层131低的折射率、且具有绝缘性。作为构成绝缘反射层132的材料,例如,能列举出SiO2(二氧化硅)、MgF2(氟化镁)、CaF2(氟化钙)、Al2O3(氧化铝)等。在本实施方式中,作为绝缘反射层132,使用折射率n1=1.48(450nm波长)的SiO2(二氧化硅)。此外,构成透明导电层131的IZO膜的折射率n2为2.14(450nm波长)。
在本实施方式中,对于绝缘反射层132的膜厚(H),在其与使用绝缘反射层132的折射率n和发光层124的发光波长λ(nm)来定义的Q=(λ/4n)之间的关系中,设定为以下所示的式(1)的关系。这里,如上所述,Q表示发光层124的发光波长λ除以折射率n的4倍而得到的值。
H=AQ  (1)
另外,绝缘反射层132的膜厚优选基于以下的式(2)来设定。即,膜厚优选为5Q(A=5)以上。但是,从制约生产成本的角度考虑,膜厚优选为20Q(A=20)以下。
H≧5Q  (2)
在本实施方式中,对于绝缘反射层132的膜厚优选设置在A超过5的范围内,即在为波长450nm的蓝色光的情况下,优选设置在超过380nm的范围内。根据发明人的实验数据和模拟结果确认了:尤其在A=3、5、7…等的A为奇数的膜厚的情况下,能够得到发光强度增大的结果,尤其优选A=3、5、7等的膜厚,半导体发光元件10的输出依赖于绝缘反射层132的膜厚。在本实施方式中,绝缘反射层132的膜厚尤其优选A为3、5、7…等的奇数±0.5单位的范围。更具体而言,通过发明人的实验确认了:随着A增加(绝缘反射层132的膜厚增加),半导体发光元件10的输出增加,另外,在A=3、5、7…等的A为奇数的膜厚的情况下,发光强度尤其有效地增大。
下面,对作为其他的层构造的例子的多层构造的绝缘反射层进行说明。
图3是说明绝缘反射层132的层构造的一个例子的截面示意图。本实施方式中,绝缘反射层132具有折射率不同的多层的叠层体即多层构造。多层构造的绝缘反射层132是交替地层叠具有第一折射率的第一绝缘反射层132a和具有比第一折射率高的第二折射率的第二绝缘反射层132b而构成的。尤其在本实施方式中,采用了通过两个第一绝缘反射层132a夹入一个第二绝缘反射层132b的构成。
在图3所示的例子中,在6层的第一绝缘反射层132a之间夹入5层的第二绝缘反射层132b,由此具有合计11层的叠层构造。
在第一绝缘反射层132a以及第二绝缘反射层132b使用了对从发光层124输出的光具有高光透射性能的材料。这里,作为第一绝缘反射层132a,例如可以使用SiO2(二氧化硅)和/或MgF2(氟化镁)。作为第二绝缘反射层132b,可以使用TiO2(氧化钛)、Ta2O5(氧化钽)、ZrO2(氧化锆)、HfO2(氧化铪)、Nb2O5(氧化铌)。不过,只要满足与第二绝缘反射层132b之间的折射率的关系,则第一绝缘反射层132a还可以使用这些TiO2、Ta2O5、ZrO2、HfO2、Nb2O5
在本实施方式中,作为第一绝缘反射层132a使用SiO2(二氧化硅),作为第二绝缘反射层132b使用折射率为2.21(450nm波长)的Ta2O5(氧化钽)。这些材料对于发光层124的发光波长λ(=400nm~450nm)的光具有高光透射性。
在本实施方式中,对于第一绝缘反射层132a的层厚度dL和第二绝缘反射层132b的层厚度dH,在发光层124的发光波长为λ(nm)、发光波长λ时的第一绝缘反射层132a的折射率为nL、发光波长λ时的第二绝缘反射层132b的折射率为nH时(nL<nH),基于以下所示的式来设定。在本实施方式中,多层构造的绝缘反射层132的膜厚(H)为1000nm~1500nm。R(1)、R(2)为正的实数。
d L = λ 4 × n L × R - - - ( 1 )
d H = λ 4 × n H × R - - - ( 2 )
(开口部132h)
在绝缘反射层132设有多个开口部132h,以使得层叠在p型半导体层125上的透明导电层131的一部分露出。开口部132h形成为贯穿绝缘反射层132,其中形成有第一p极密合层133a的一部分,还形成有层叠在第一p极密合层133a上的金属反射层133b的一部分。
在本实施方式中,开口部132h的直径
Figure BDA0000438507460000083
从5μm~30μm的范围中选择,优选从5μm~20μm的范围中选择。在图1及图2中,开口部132h的直径
Figure BDA0000438507460000084
为8μm。开口部132h是例如在预先成膜的绝缘反射层132使用干式蚀刻或剥离(lift-off)等形成的。
俯视下的开口部132h的形状不特别限定,可列举出圆形、椭圆形、三角形、正方形、长方形、梯形、五边形等其他的多边形(包括星形)、楔形等。开口部132h的面积不特别限定,而且,多个开口部132h各自的面积还包括相同或不同的情况。
另外,多个开口部132h以预定的间隔(间距l)设置。在本实施方式中,间距l从10μm~120μm的范围中选择。另外,优选从20μm~100μm的范围中选择。图1及图2中,间距l为40μm。
相对于整个绝缘反射层132的面积,多个开口部132h(直径
Figure BDA0000438507460000091
)的面积的总和所占的比例(占有面积率)从2%~50%的范围中选择。另外,优选从2%~7%的范围中选择。在图2及图3中,占有面积率为5%。
在本实施方式中,在绝缘反射层132设置多个开口部132h,通过在其中形成包含金属反射层133b的一部分的导体部,从而在p电极层130的面上经由透明导电层131使电流遍及p型半导体层125的整个面而均匀地扩散。由此,降低发光层124的发光不均。
(第一p极密合层133a)
在本实施方式中,第一p极密合层133a形成为将绝缘反射层132上的大致整个区域和在多个开口部132h内透明导电层131露出的部分覆盖。作为构成第一p极密合层133a的材料,为与构成透明导电层131的材料同样的金属氧化物的导电性材料,可使用使从发光层124输出的波长的光的至少80%左右透射的材料。
第一p极密合层133a是为了使透明导电层131和金属反射层133b的物理密合性提高而设置的。作为构成第一p极密合层133a的材料,当采用与构成透明导电层131的材料相同的材料时,能够得到良好的密合性,因此是优选的。另外,作为构成第一p极密合层133a的金属氧化物的导电性材料,当使用非晶质构造的材料时,能够得到良好的密合性,因此是优选的。
(金属反射层133b)
在本实施方式中,金属反射层133b形成为将包含绝缘反射层132的多个开口部132h内的第一p极密合层133a上的大致整个区域覆盖。构成金属反射层133b的材料为包含Ag(银)的金属,可列举出Ag或包含Pd(钯)、Cu(铜)、Nd(钕)、Al(铝)、Ni(镍)、Cr(铬)等金属中的至少一种的Ag合金。在对于从发光层124输出的蓝色~绿色的波长的光具有高反射性这一点上,优选Ag或Ag合金。根据使用环境,在谋求耐热性、耐高温高湿性的情况下,优选使用Ag合金。
在本实施方式中,金属反射层133b的厚度从50nm~200nm的范围中选择。另外,优选从80nm~150nm的范围中选择。
(p极防止扩散层134)
p极防止扩散层134对构成金属反射层133b的金属向p极接合层135的扩散进行抑制。p极防止扩散层134优选使用与各层所接触的层取得欧姆接触、且与接触的层的接触电阻小的材料。在本实施方式中,作为p极防止扩散层134的第一p极防止扩散层134a使用Ta(钽),作为第二p极防止扩散层134b使用Ti(钛),作为第三p极防止扩散层134c使用Pt(铂)。
(p极接合层135)
在本实施方式中,在p极接合层135使用Au(金)。
(第二p极密合层136)
第二p极密合层136是为了使例如由Au(金)构成的p极接合层135和保护层150的物理密合性提高而设置的。在本实施方式中,使用Ti(钛)来形成。不过,除了Ti以外,还可以使用例如Ta(钽)和/或Ni(镍)。
(n电极层140)
在本实施方式中,n电极层140从n型半导体层123侧起依次层叠有包含Ti(钛)的第一n极密合层141、包含Al(铝)-Nd(钕)合金的第一导电层142、包含Ta(钽)的第二导电层143a、包含Ti(钛)的第三导电层143b、包含Pt(白金)的第4导电层143c、包含Au(金)的n极接合层144及包含Ti(钛)的第二n极密合层145。
此外,对于n电极层140,通过公知的光刻技术切去保护层150及第二n极密合层145的一部分,使n极接合层144的一部分露出。
接下来,对构成半导体发光元件10的其他各层的材料进行说明。
(基板110)
作为基板110,只要是III族氮化物半导体结晶在表面进行外延生长而得到的基板,则不特别限定,可以选择使用各种基板。不过,如后所述,本实施方式的半导体发光元件10倒装芯片安装为从基板110侧取出光,因此,优选对于从发光层124输出的光具有光透射性。例如,可以使用由蓝宝石、GaN、SiC、硅等形成的基板110。上述材料中,尤其优选将以C面为主面的蓝宝石用作基板110。
(中间层121)
中间层121优选包含多晶的AlxGa1-xN(0≦x≦1),更优选包含单晶的AlxGa1-xN(0≦x≦1)。中间层121例如可以为包含多晶的AlxGa1 -xN(0≦x≦1)的厚度为0.01~0.5μm的中间层。若中间层121的厚度过薄,则有时会无法通过中间层121充分得到缓和基板110和基底层122的晶格常数的差异的效果。另外,若中间层121的厚度过厚,则尽管作为中间层121的功能没有变化,但有可能导致中间层121的成膜处理时间增长,生产效率降低。中间层121具有缓和基板110和基底层122的晶格常数的差异、在基板110的(0001)面(C面)上使C轴取向的单晶层的形成变得容易的作用。因此,能够隔着中间层121而在其上层叠结晶性更好的基底层122。
另外,中间层121可以具有由III族氮化物半导体形成的六方晶系的结晶构造。另外,成为中间层121的III族氮化物半导体的结晶优选使用具有单晶构造的结晶。对于III族氮化物半导体的结晶,通过对生长条件进行控制,不仅是上方向,在面内方向也进行生长而形成单晶构造。因此,通过对中间层121的成膜条件进行控制,能够形成包含单晶构造的III族氮化物半导体的结晶的中间层121。在使具有这样的单晶构造的中间层121成膜于基板110上的情况下,中间层121的缓冲功能有效地发挥作用,所以在其上成膜的III族氮化物半导体成为具有良好的取向性及结晶性的结晶膜。
(基底层122)
作为基底层122,可以使用AlxGayInzN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z=1),当使用AlxGa1-xN(0≦x<1)时,能够形成结晶性好的基底层122,因此是优选的。
基底层122的膜厚优选为0.1μm以上,更优选为0.5μm以上,最优选为1μm以上。当为该膜厚以上时,则容易得到结晶性良好的AlxGa1 -xN层。另外,从生产成本角度考虑,基底层122的膜厚优选为15μm以下,更优选为10μm以下。
为了使基底层122的结晶性良好,基底层122优选不掺杂杂质。但是,在需要p型或n型的导电性的情况下,可以添加受主杂质物或施主杂质。
(叠层半导体层126)
图4是说明叠层半导体层126的一个例子的截面示意图。叠层半导体层126是例如包含III族氮化物半导体的层,在基板110上,n型半导体层123、发光层124以及p型半导体层125的各层以该顺序层叠而构成该叠层半导体层126。在本实施方式中,叠层半导体层126的各层分别由多个半导体层构成。此外,对于叠层半导体层126,有时还包含基底层122、中间层121而称为该叠层半导体层126。这里,n型半导体层123进行以电子作为载流子的电传导,p型半导体层125进行以空穴作为载流子的电传导。此外,对于叠层半导体层126,当通过MOCVD法来形成时,则能得到结晶性好的结构,但通过溅射法也能使条件最佳化,由此能够形成具有比MOCVD法优异的结晶性的半导体层。
(n型半导体层123)
如图4所示,以电子作为载流子的n型半导体层123优选由n接触层123a和n覆层123b构成。此外,n接触层123a也能够兼作为n覆层123b。另外,还可以使前述的基底层122包含于n型半导体层123。
n接触层123a是用于设置n电极层140的层。作为n接触层123a,优选由AlxGa1-xN层(0≦x<1,优选0≦x≦0.5,更优选0≦x≦0.1)构成。
另外,优选在n接触层123a中掺杂n型杂质,当以1×1017~1×1020/cm3、优选1×1018~1×1019/cm3的浓度含有n型杂质时,则在能够维持与n电极层140的良好的欧姆接触这一点上是优选的。作为n型杂质,不特别限定,但例如可列举出Si、Ge以及Sn等,优选列举出Si以及Ge。
n接触层123a的膜厚优选设定在0.5μm~5μm,更优选设定在1μm~3μm的范围内。当n接触层123a的膜厚处于上述范围内时,则半导体的结晶性能够得以良好地维持。
在n接触层123a和发光层124之间优选设置n覆层123b。n覆层123b是用于进行载流子向发光层124的注入和载流子的封入的层。n覆层123b可以由AlGaN、GaN、GaInN等形成。此外,在本说明书中,有时省略各元素的组成比而记载为AlGaN、GaInN。另外,还可以为这些的构造的异质结、多次层叠的超晶格构造。在由GaInN形成n覆层123b的情况下,优选比发光层124的GaInN的带隙大。
n覆层123b的膜厚不特别限定,但优选为0.005~0.5μm,更优选0.005~0.1μm。n覆层123b的n型掺杂浓度优选为1×1017~1×1020/cm3,更优选为1×1018~1×1019/cm3。当掺杂浓度在该范围内时,则在维持良好的结晶性以及降低发光元件的工作电压的方面是优选的。
此外,在使n覆层123b为包含超晶格构造的层的情况下,省略详细的图示,但可以包含以下构造,即该构造层叠有n侧第一层和n侧第二层,其中,n侧第一层由具有100埃以下的膜厚的III族氮化物半导体形成,n侧第二层由组成与n侧第一层不同且具有100埃以下的膜厚的III族氮化物半导体形成。另外,n覆层123b还可以包含交替反复层叠n侧第一层和n侧第二层的构造,优选为GaInN和GaN的交替构造或组成不同的GaInN彼此的交替构造。
(发光层124)
作为层叠在n型半导体层123上的发光层124,可以采用单量子阱构造或多重量子阱构造等。作为量子阱构造的阱层124b,通常采用包含Ga1-yInyN(0<y<0.4)的III族氮化物半导体层。作为阱层124b的膜厚,可以为能得到量子效应的程度的膜厚、例如1~10nm,优选为2nm~6nm,这在发光输出方面是优选的。
另外,在为多重量子阱构造的发光层124的情况下,使上述Ga1- yInyN作为阱层124b,使带隙能量比阱层124b大的AlzGa1-zN(0≦z<0.3)作为势垒层124a。在阱层124b以及势垒层124a中,还可以根据设计掺杂或不掺杂杂质。此外,在本实施方式中,发光层124输出蓝色光(发光波长λ=400nm~465nm程度)。
(p型半导体层125)
以空穴作为载流子的p型半导体层125通常由p覆层125a以及p接触层125b构成。另外,p接触层125b还能够兼作为p覆层125a。p覆层125a是用于进行载流子向发光层124的封入和载流子的注入的层。作为p覆层125a,为比发光层124的带隙能量大的组成,只要能够进行载流子向发光层124的封入,则不特别限定,优选可列举出AlxGa1-xN(0<x≦0.4)。
当p覆层125a由这样的AlGaN形成时,则在载流子向发光层124的封入这一点上是优选的。p覆层125a的膜厚不特别限定,优选为1~400nm,更优选为5~100nm。p覆层125a的p型掺杂浓度优选为1×1018~1×1021/cm3,更优选为1×1019~1×1020/cm3。当p型掺杂浓度在上述范围内时,则能不降低结晶性而得到良好的p型结晶。另外,p覆层125a还可以为多次层叠的超晶格构造,优选为AlGaN和AlGaN的交替构造或AlGaN和GaN的交替构造。
p接触层125b是用于设置p电极层130的层。p接触层125b优选为AlxGa1-xN(0≦x≦0.4)。当Al组成为上述范围内时,则在能够维持良好的结晶性以及维持与p电极层130的良好的欧姆接触的方面上是优选的。当以1×1018~1×1021/cm3的浓度、优选5×1019~5×1020/cm3的浓度含有p型杂质(掺杂剂)时,则在维持良好的欧姆接触、防止裂纹发生、维持良好的结晶性的方面上是优选的。作为p型杂质,不特别限定,但例如优选列举出Mg。p接触层125b的膜厚不特别限定,但优选为10nm~500nm,更优选为50nm~200nm。当p接触层125b的膜厚在该范围内时,则在发光输出这一点上是优选的。
(保护层150)
保护层150由SiO2等硅氧化物形成。保护层150的膜厚通常设在50nm~1μm的范围内。当保护层150的膜厚过小时,则有可能损害作为保护膜的功能,根据使用环境而存在发光输出在短期间内降低的倾向。另外,当保护层150的膜厚过大,则生产效率降低而不合适。此外,对于半导体发光元件10的p电极层130,通过公知的光刻技术切去保护层150及p极密合层136的一部分,使p极接合层135的一部分露出。
在半导体发光元件10的发光层124(参照图2)输出的光中,向基板110侧行进的光被取出到外部。另一方面,在发光层124输出的光中,向p电极层130侧行进的光被设在p电极层130的绝缘反射层132及金属反射层133b反射而朝向基板110侧,并被取出到外部。
下面,说明半导体发光元件10的其他实施方式。
图5是说明n侧电极的配置例的俯视示意图。对与图1及图2同样的构成使用相同的标号并省略详细的说明。
图5(a)表示4个n电极层140的第一配置例。图5(a)所示的半导体发光元件11中,在中央部分配置为作为正极的p电极层130与外部的电连接所使用的1个p极接合层135的一部分露出。
而且,对于作为负极的n电极层140,在连结半导体发光元件11的相对的一对对角且通过在中央部露出的p极接合层135的一部分并交叉的两条对角线上,该n电极层140隔开预先设定的间隔而分别配置,以使得由在表面露出的2个n极接合层144的一部分夹着在表面露出的1个p极接合层135的一部分。
这样,在半导体发光元件11的情况下,在由4个n侧电极包围的区域配置有1个p侧电极的连接部(p极接合层135的一部分)。
此外,在半导体发光元件11的情况下,在一条对角线上,配置为在表面露出的n极接合层144的一部分和p极接合层135的一部分的间隔与半导体发光元件11的角和n极接合层144的一部分的间隔大致相等。
图5(b)表示4个n电极层140的第二配置例。在图5(b)所示的半导体发光元件12中,与图5(a)所示的半导体发光元件11同样,在由4个n侧电极包围的区域配置有一个p侧电极的连接部。
即,p电极层130配置为在中央部分1个p极接合层135的一部分露出。而且,n电极层140在半导体发光元件12的两条对角线上隔开预先设定的间隔而分别配置,以使得由在表面露出的两个n极接合层144的一部分夹着在表面露出的1个p极接合层135。
此外,在半导体发光元件12的情况下,在一条对角线上,配置为在表面露出的n极接合层144的一部分和p极接合层135的一部分的间隔比半导体发光元件12的角和n极接合层144的一部分的间隔长。此外,半导体发光元件10的4个n电极层140的配置与半导体发光元件12相同。
图5(c)表示4个n电极层140的第三配置例。在图5(c)所示的半导体发光元件13中,p电极层130配置为在中央部分一个p极接合层135的一部分露出。
而且,对于作为负极的n电极层140,在通过半导体发光元件13的相对的一对对边各自的中点和在中央部露出的p极接合层135的一部分、且相互正交的两条直线上,隔开预先设定的间隔而分别配置合计4个n极接合层144的一部分,以使得由在表面露出的2个n极接合层144的一部分夹着在表面露出的1个p极接合层135的一部分。
此外,在半导体发光元件13的情况下,配置为在一条直线上露出的2个n极接合层144的一部分和1个p极接合层135的一部分配置为:在表面露出的n极接合层144的一部分和p极接合层135的一部分的间隔成为半导体发光元件13的一边和n侧电极的间隔的大致2倍。
图6是说明n侧电极的其他配置例的俯视示意图。对于与图1及图2同样的构成使用相同的标号并省略详细的说明。
图6(a)表示5个n电极层140的第一配置例。在图6(a)所示的半导体发光元件14中,对于作为负极的n电极层140,在连结半导体发光元件14的相对的一对对角且在中央部交叉的两条对角线上,合计5个n极接合层144的一部分配置为隔开预先设定的间隔而露出,以使得共有对角线交叉的中央部分而3个n极接合层144的一部分露出。
另一方面,对于作为正极的p电极层130,在通过半导体发光元件14的相对的一对对边各自的中点的直线上,隔开预先设定的间隔而配置,以使得夹着配置为中央部分露出的1个n极接合层144的一部分,并且作为正极的p电极层130的2个p极接合层135的一部分露出。
在半导体发光元件14的情况下,配置为2个p极接合层135的一部分露出,以使得将通过半导体发光元件14的相对的另外一对对边各自的中点、且与配置有1个n极接合层144的一部分和2个p极接合层135的一部分的直线正交的另一直线作为中心轴,附图的上下成为对称。由此,在半导体发光元件14的情况下,在由3个n侧电极包围的区域中分别配置有1个p侧电极的连接部(p极接合层135的一部分)。
此外,在半导体发光元件14的情况下,在表面露出的n极接合层144的一部分和p极接合层135的一部分的间隔配置为:配置在中央部的n极接合层144和配置在对角线上的角侧的n极接合层144的间隔比配置在角侧的n极接合层144和角的间隔大。
图6(b)表示5个n电极层140的第二配置例。在图6(b)所示的半导体发光元件15中,与图6(a)所示的半导体发光元件14同样,对于作为负极的n电极层140,在半导体发光元件15的两条对角线上,合计5个n极接合层144的一部分隔开预先设定的间隔而配置。另一方面,作为正极的p电极层130配置为两个p极接合层135的一部分露出,以使得夹着配置在中央部分的1个n极接合层144的一部分。
在半导体发光元件15的情况下,使配置在对角线上的角侧的n极接合层144与角的间隔比图6(a)所示的半导体发光元件14的情况短,将n电极层140更靠近角侧地配置。
图6(c)表示8个n电极层140的配置例。在图6(c)所示的半导体发光元件16中,在中央部分配置为作为正极的p电极层130与外部的电连接所使用的1个p极接合层135的一部分露出。而且,对于作为负极的n电极层140,在表面露出的合计8个n极接合层144的一部分在半导体发光元件16的表面配置成格子状,以使得包围在中央部露出的1个p极接合层135。
下面,对适用本实施方式的半导体发光元件的发光特性进行说明。
图7是半导体发光元件的发光图案(发光强度分布)的测定结果。
图7(a)是图5(a)的配置例(半导体发光元件11)的发光图案。图中,表示为白色部分的发光强度强、黑色部分的发光强度弱,以黑白的浓淡表示发光强度的分布。在图5(a)的配置例的情况下可知,由4个n侧电极包围的半导体发光元件11的包含中央部的大致整体均匀地发光。
图7(b)为图5(b)的配置例(半导体发光元件12)的发光图案。在图5(b)的配置例的情况下也可知,与图5(a)的配置例的情况同样,半导体发光元件12的包含中央部的大致整体均匀地发光。半导体发光元件10也为同样的结果。
图7(c)为图5(c)的配置例(半导体发光元件13)的发光图案。在图5(c)的配置例的情况下也可知,半导体发光元件13的包含中央部的大致整体均匀地发光。
图7(d)为图6(a)的配置例(半导体发光元件14)的发光图案。在图6(a)的配置例的情况下也可知,半导体发光元件14的大致整体均匀地发光。
图7(e)为图6(b)的配置例(半导体发光元件15)的发光图案。在图6(b)的配置例的情况下也可知,半导体发光元件15的大致整体均匀地发光。
图7(f)为图6(c)的配置例(半导体发光元件16)的发光图案。在图6(c)的配置例的情况下可知,在半导体发光元件16的配置有合计8个n侧电极的内侧的区域以及外侧的区域中,大致整体均匀地发光。
如图7(a)~图7(f)所示,可知根据适用本实施方式的半导体发光元件,芯片整体发光,发光集中于中央部分的问题得以解决。
与此相对,作为参照例,图7(g)为将1个n侧电极配置在中央部的情况的发光图案。在该情况下,虽未图示,但4个p侧电极分别配置在芯片的四角。如图7(g)所示,可知:当在芯片的中央部分设置n侧电极、在芯片的四角分别设置p侧电极时,则发光集中在芯片的中央部分,芯片表面不均匀地发光。
图8是表示半导体发光元件的ESD试验结果的曲线图。横轴为机器模型法(MM法:Machine Model)的施加电压(MM+:MM100V~MM1000V)。纵轴为在半导体发光元件的ESD试验中不破坏而能够回收的回收率(收率:%)。在ESD试验中,全部半导体发光元件被破坏的情况为0%,全部半导体发光元件能够回收的情况为100%。对4个n侧电极分散配置在芯片的四角的半导体发光元件10(N分散)和图7(g)中示出发光图案的参照例的半导体发光元件(参照例)进行了ESD试验。
如图8的曲线图所示,可知:对于适用本实施方式的半导体发光元件10(N分散),在ESD评价试验中,全部半导体发光元件不被破坏而能够回收(收率:100%),对于ESD的耐性好。
与此相对,可知:在将1个n侧电极配置在中央部的半导体发光元件(参照例)的情况下,当电压(MM+)超过MM800V时,则会发生因ESD导致的破坏,在MM1000V时,回收率(收率)降低到20%以下。
图9是表示半导体发光元件10的Vf测定结果的曲线图(N分散,Vf)。横轴为正向电流IF(单位:mA)。纵轴为正向电压Vf(单位:V)。图9中,(N分散)为4个n侧电极分散配置在芯片的四角的半导体发光元件10。(参照例)为将1个n侧电极配置在中央部的半导体发光元件。
如图9的曲线图所示,可知:适用本实施方式的半导体发光元件10(N分散)与将1个n侧电极配置在中央部的半导体发光元件(参照例)相比,正向电压Vf(单位:V)为更低的低电压,发光性能及发光效率优异。
标号说明
10…半导体发光元件,110…基板,120…半导体层,121…中间层,122…基底层,123…n型半导体层,124…发光层,125…p型半导体层,126…叠层半导体层,130…p电极层,131…透明导电层,132…绝缘反射层,132h…开口部,133b…金属反射层,135…p极接合层,140…n电极层,144…n极接合层,150…保护层。

Claims (5)

1.一种半导体发光元件,其特征在于,具有:
层叠了n型半导体层、发光层以及p型半导体层的叠层半导体层;
多个n侧电极,其层叠在所述n型半导体层上且与该n型半导体层电连接,该多个n侧电极配置为从层叠方向观察时将所述发光层以及所述p型半导体层的至少一部分的区域包围;
p侧电极,其设在所述p型半导体层上,对于从所述发光层输出的光具有反射性,并且与该p型半导体层电连接,在从层叠方向观察时,该p侧电极在被多个所述n侧电极包围的区域具有用于与外部电连接的连接部。
2.根据权利要求1所述的半导体发光元件,其特征在于,
所述p侧电极具有层叠在所述p型半导体层上且设有供该p型半导体层的一部分露出的多个开口部的绝缘反射层。
3.根据权利要求2所述的半导体发光元件,其特征在于,
所述p侧电极在所述p型半导体层和所述绝缘反射层之间具有透明导电层,该透明导电层对于从所述发光层输出的光具有透射性,该透明导电层的一部分从该绝缘反射层的所述开口部露出。
4.根据权利要求2或3所述的半导体发光元件,其特征在于,
所述p侧电极具有形成在所述绝缘反射层上和该绝缘反射层的所述开口部内的金属反射层。
5.根据权利要求2~4中任一项所述的半导体发光元件,其特征在于,
所述绝缘反射层包括多层绝缘层,所述多层绝缘层是交替层叠第一绝缘层和第二绝缘层而构成的,所述第一绝缘层具有第一折射率、且对于从所述发光层输出的光呈现光透射性,所述第二绝缘层具有比该第一折射率高的第二折射率、且对于从该发光层输出的光呈现光透射性。
CN201310688058.5A 2012-12-26 2013-12-16 半导体发光元件 Pending CN103904176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP282557/2012 2012-12-26
JP2012282557A JP2014127565A (ja) 2012-12-26 2012-12-26 半導体発光素子

Publications (1)

Publication Number Publication Date
CN103904176A true CN103904176A (zh) 2014-07-02

Family

ID=50973655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310688058.5A Pending CN103904176A (zh) 2012-12-26 2013-12-16 半导体发光元件

Country Status (3)

Country Link
US (1) US9373764B2 (zh)
JP (1) JP2014127565A (zh)
CN (1) CN103904176A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992234A (zh) * 2016-01-21 2017-07-28 宏齐科技股份有限公司 Led器件
CN110212070A (zh) * 2018-02-28 2019-09-06 日亚化学工业株式会社 发光元件以及发光装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6582382B2 (ja) 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法
WO2016056823A1 (ko) * 2014-10-06 2016-04-14 주식회사 세미콘라이트 반도체 발광소자
KR102189133B1 (ko) 2014-10-17 2020-12-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102329719B1 (ko) 2015-02-23 2021-11-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 라이트 유닛
JP6696298B2 (ja) * 2015-07-30 2020-05-20 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
BR102016015672B1 (pt) * 2015-07-30 2021-11-30 Nichia Corporation Elemento emissor de luz com uma forma plana hexagonal e dispositivo emissor de luz
DE102016101612A1 (de) 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP2017157650A (ja) * 2016-02-29 2017-09-07 豊田合成株式会社 半導体発光素子
KR102572515B1 (ko) * 2016-08-09 2023-08-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 구비한 조명 장치
DE102019126026A1 (de) * 2019-09-26 2021-04-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030614A (zh) * 2006-02-27 2007-09-05 丰田合成株式会社 发光元件及其生产方法
US20090020769A1 (en) * 2007-07-18 2009-01-22 Nichia Corporation Semiconductor light emitting element
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
US20110018024A1 (en) * 2008-03-26 2011-01-27 Panasonic Electric Works Co., Ltd. Semiconductor light emitting element and illuminating apparatus using the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
JP4054053B2 (ja) * 2004-09-22 2008-02-27 株式会社アイ・ピー・ビー Ledユニットの製造方法、ledユニット、ledユニットを有する配線ブロックの構造
JP2007165652A (ja) * 2005-12-14 2007-06-28 Sumitomo Electric Ind Ltd 半導体発光装置
JP5056082B2 (ja) * 2006-04-17 2012-10-24 日亜化学工業株式会社 半導体発光素子
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
WO2009057241A1 (ja) 2007-11-01 2009-05-07 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8124999B2 (en) * 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
JP5332882B2 (ja) 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
JP2011071339A (ja) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd 発光素子
JPWO2011071100A1 (ja) * 2009-12-11 2013-04-22 豊田合成株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
KR101888604B1 (ko) * 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030614A (zh) * 2006-02-27 2007-09-05 丰田合成株式会社 发光元件及其生产方法
US20090020769A1 (en) * 2007-07-18 2009-01-22 Nichia Corporation Semiconductor light emitting element
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
US20110018024A1 (en) * 2008-03-26 2011-01-27 Panasonic Electric Works Co., Ltd. Semiconductor light emitting element and illuminating apparatus using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992234A (zh) * 2016-01-21 2017-07-28 宏齐科技股份有限公司 Led器件
CN110212070A (zh) * 2018-02-28 2019-09-06 日亚化学工业株式会社 发光元件以及发光装置

Also Published As

Publication number Publication date
US9373764B2 (en) 2016-06-21
JP2014127565A (ja) 2014-07-07
US20140175489A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
CN103904176A (zh) 半导体发光元件
JP5768759B2 (ja) 半導体発光素子
US8492785B2 (en) Semiconductor light-emitting element and semiconductor light-emitting device
US9178116B2 (en) Semiconductor light-emitting element
JP4148264B2 (ja) 半導体素子及びその製造方法
JP5251121B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP3009095B2 (ja) 窒化物半導体発光素子
US9099614B2 (en) Semiconductor light emitting element
CN102569589B (zh) 半导体发光元件
JP3269070B2 (ja) 窒化物半導体発光素子
JP2011035324A (ja) 半導体発光素子、ランプ、電子機器および機械装置
TWI750893B (zh) 發光二極體結構與倒裝的發光二極體結構
KR20140100379A (ko) 반도체 발광소자
JP5708285B2 (ja) 半導体発光素子及び半導体発光装置
US11569417B2 (en) Method of manufacturing semiconductor light emitting device
JP2010062425A (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP5569430B2 (ja) 半導体発光素子
EP2733750A1 (en) Semiconductor light emitting element
JP2012080104A (ja) 半導体発光素子及びその製造方法
KR100675202B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
CN101494261B (zh) 发光二极管元件、背光模块以及照明设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140702