CN103903985B - 用于形成具有自对准源极/漏极的FinFET的方法 - Google Patents
用于形成具有自对准源极/漏极的FinFET的方法 Download PDFInfo
- Publication number
- CN103903985B CN103903985B CN201310094844.2A CN201310094844A CN103903985B CN 103903985 B CN103903985 B CN 103903985B CN 201310094844 A CN201310094844 A CN 201310094844A CN 103903985 B CN103903985 B CN 103903985B
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- forming method
- formula field
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 90
- 239000012535 impurity Substances 0.000 claims abstract description 44
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical group [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- 230000005669 field effect Effects 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 241000370738 Chlorion Species 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 230000007935 neutral effect Effects 0.000 claims 6
- 239000000758 substrate Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- 241000208340 Araliaceae Species 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006701 autoxidation reaction Methods 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium oxide Chemical compound O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种方法，包括：形成栅极堆叠件以覆盖半导体鳍的中间部分，以及用n型杂质掺杂半导体鳍的暴露部分以形成n型掺杂区。通过栅极堆叠件防止中间部分的至少一部分接收n型杂质。该方法进一步包括使用氯自由基蚀刻n型掺杂区以形成凹槽，以及实施外延以在凹槽中再生长半导体区。本发明还公开了用于形成具有自对准源极/漏极的FinFET方法。
Description
技术领域
本发明涉及半导体技术领域，更具体地，涉及用于形成具有自对准源极/漏极的FinFET方法。
背景技术
在场效应晶体管(FinFET)的形成中，首先形成半导体鳍，之后在半导体鳍的一部分上形成栅极堆叠件。去除鳍的在栅极堆叠件的相对侧上的暴露端部以形成凹槽。然后通过外延在凹槽中再生长源极区和漏极区。
源极区和漏极区的轮廓对场效应晶体管(FinFET)的性能影响极大，这种轮廓包括例如底切的程度，即凹槽延伸至栅极堆叠件下方的量。为维持可控的性能，期望能够精确控制底切的量级。而且，期望对于位于同一芯片上的相同类型的FinFET整体上底切是均匀的。然而，难以实现底切的控制。例如，由于由暴露的鳍部分的图案密度引起的图案负载效应，底切可能发生显著的变化。因此，控制底切就成为一种挑战。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，包括：
形成栅极堆叠件以覆盖半导体鳍的中间部分；
用n型杂质掺杂所述半导体鳍的暴露部分以形成n型掺杂区，其中通过所述栅极堆叠件来防止所述中间部分的一部分接收所述n型杂质；
使用氯自由基蚀刻所述n型掺杂区以形成凹槽；以及
实施外延以在所述凹槽中再生长半导体区。
在可选实施例中，所述方法还包括通过将所述n型杂质注入到所述半导体鳍的暴露部分来实施掺杂步骤。
在可选实施例中，所述n型掺杂区的边缘对准所述栅极堆叠件的边缘。
在可选实施例中，所述n型掺杂区延伸至所述栅极堆叠件的下方并且与所述栅极堆叠件重叠。
在可选实施例中，在基本上没有氯离子的环境中实施蚀刻步骤。
在可选实施例中，所述n型掺杂区被掺杂为具有高于约5x 1019/cm3的n型杂质浓度，并且所述方法进一步包括在所述半导体鳍中实施阱区掺杂浓度低于约1x 1018/cm3的阱区掺杂。
在可选实施例中，掺杂所述半导体鳍的暴露部分的步骤包括注入砷。
根据本发明的另一方面，还提供了一种方法，包括：
形成栅极堆叠件以覆盖半导体鳍的中间部分；
用n型杂质注入所述半导体鳍的端部以在所述中间部分的相对侧上形成n型掺杂区，其中所述半导体鳍的中间部分的一部分没有接收所述n型杂质；
使用氯自由基蚀刻所述n型掺杂区以形成凹槽，其中蚀刻步骤在基本上完全去除所述n型掺杂区时停止，并且所述半导体鳍的中间部分的所述一部分基本上未被蚀刻；以及
实施外延以在所述凹槽中再生长半导体区，其中所述半导体区形成鳍式场效应晶体管(FinFET)的源极/漏极区。
在可选实施例中，在蚀刻所述n型掺杂区的步骤期间，所述氯自由基不是单向的。
在可选实施例中，注入步骤包括在相对方向上倾斜的两种倾斜注入，并且在所述两种倾斜注入期间，所述n型杂质以与所述栅极堆叠件的边缘的平面平行的方向注入。
在可选实施例中，注入步骤包括在相对方向上倾斜的四种倾斜注入，并且在所述四种倾斜注入期间，所述n型杂质以与所述栅极堆叠件的边缘的平面不平行的方向注入。
在可选实施例中，在基本上没有氯离子的环境中实施蚀刻步骤。
在可选实施例中，在存在氯离子的环境中实施蚀刻步骤。
在可选实施例中，所述n型掺杂区被掺杂为具有高于约5x 1019/cm3的n型杂质浓度。
根据本发明的又一方面，还提供了一种方法，包括：
形成栅极堆叠件以覆盖半导体鳍的中间部分，所述半导体鳍高于所述半导体鳍的相对侧的浅沟槽隔离区的顶面；
用n型杂质注入所述半导体鳍的端部以形成n型掺杂区，其中，位于所述栅极堆叠件下方的半导体鳍的中间部分的一部分未被注入，从而形成未掺杂区，并且所述未掺杂区邻接所述n型掺杂区；
蚀刻所述n型掺杂区以形成凹槽，其中蚀刻步骤停止于所述未掺杂区；以及
实施外延以从所述未掺杂区开始再生长半导体区，其中，所述半导体区形成鳍式场效应晶体管(FinFET)的源极/漏极区。
在可选实施例中，使用氯自由基实施所述蚀刻步骤，并且所述氯自由基不是单向的。
在可选实施例中，所述未掺杂区为p型。
在可选实施例中，所述未掺杂区为n型，并且被掺杂至具有低于约1x1018/cm3的n型杂质浓度。
在可选实施例中，注入所述半导体鳍的端部的步骤包括注入砷。
在可选实施例中，所述n型掺杂区和所述未掺杂区之间的界面与所述栅极堆叠件重叠。
附图说明
为了更充分地理解本实施例及其优点，现在将结合附图所作的以下描述作为参考，其中：
图1至图5B是根据一些示例性实施例的在场效应晶体管(FinFET)制造的中间阶段的截面图和立体图。
具体实施方式
以下详细描述本发明的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例是示例性的，而不用于限制本发明的范围。
根据各种示例性实施例，本文提供了一种场效应晶体管(FinFET)及其形成方法。本文示出了形成FinFET的中间阶段。本文论述了实施例的变种。在各幅附图和各个示例性实施例中，相同的编号用于表示相同的元件。
图1至图5B示出了根据示例性实施例的在FinFET的形成中的立体图和截面图。图1示出一种结构的立体图，该结构包括衬底20、隔离区22、隔离区22之间的半导体带24以及位于隔离区22的顶面上方的半导体鳍26。衬底20可以是半导体衬底，其可以进一步是硅衬底、硅碳衬底或者其他半导体材料形成的衬底。衬底20可以轻掺杂p型或者n型杂质。
隔离区22可以是例如浅沟槽隔离(STI)区。STI区22的形成可以包括：蚀刻半导体衬底20以形成沟槽(未示出)；用介电材料填充沟槽以形成STI区22。STI区22可以包括氧化硅，但是也可以使用诸如氮化物的其他介电材料。半导体鳍26可以与下方的半导体带24重叠。半导体鳍26的形成可以包括形成STI区22以使其顶面与半导体鳍26的顶面齐平，然后对STI区22开凹槽。因此，位于STI区22的被去除部分之间的半导体材料的部分就成为半导体鳍26。半导体鳍26和一部分或基本上全部的半导体带24可以包括基本上纯硅或者其他含硅化合物，包括但不限于硅碳、硅锗等。
在一些实施例中，例如通过注入步骤实施阱区掺杂并且形成阱区28。阱区28延伸至半导体鳍26中以及半导体带24的至少顶部部分。阱区28还可以延伸至位于STI区22的底面下方的衬底20的部分中。如果要形成n型FinFET，则阱区28可以是包括诸如硼、铟等p型杂质的p阱区。否则，如果要形成p型FinFET，则阱区28可以是包括诸如磷、砷、锑等n型杂质的n阱区。阱区28中的掺杂浓度可以低于约1×1018/cm3，并且介于约1×1016/cm3和约1×1018/cm3之间。在可选的实施例中，并不实施阱区掺杂。在这些实施例中，半导体鳍26和半导体带24可以是本征的(intrinsic)，这意味着它们没有掺杂p型和n型杂质。
图2A和图2B分别示出在栅极堆叠件30的形成中的立体图和截面图。图2B中示出的视图是从图2A中的平面穿越线2B-2B获得的。栅极堆叠件30覆盖半导体鳍26的中间部分，而不覆盖半导体鳍26的端部。而且，栅极堆叠件30形成在半导体鳍26的中间部分的侧壁和顶面上。
在一些实施例中，栅极堆叠件30留在最终的FinFET中，并且形成最终的FinFET的栅极堆叠件。在这些实施例中，各个栅极堆叠件30(图2B和图3B)包括位于半导体鳍26的侧壁和顶面上的栅极电介质32以及位于栅极电介质32上的栅电极34。栅极电介质32可以是选自氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧、氧化铪、它们的组合和多层。栅电极34可以包括导电材料，其包括多晶硅、难熔金属或者包括例如Ti、W、TiAl、TaC、TaCN、TaAlC、TaAlCN、TiN和TiW的各自的化合物。在其他实例中，栅电极34包括镍(Ni)、金(Au)、铜(Cu)或者它们的合金。
在可选的实施例中，栅极堆叠件30形成将在后续的步骤中被替代栅极替代的伪栅极堆叠件。因此，栅极堆叠件30可以包括伪栅电极(还被表示为34)，例如其可以包括多晶硅。可以在伪栅电极34和半导体鳍26之间形成或者不形成伪栅极电介质32。在这些实施例中，可以形成或者不形成栅极间隔件36(作为栅极堆叠件30的部分)。
接下来，参考图3A、3B、3C和3D，实施n型掺杂步骤以注入n型杂质。图3B中示出的视图是从图3A中的平面穿越线3B-3B获得的，并且图3C和3D中示出的视图是从图3A中的平面穿越线3C/3D-3C/3D获得的。根据一些实施例，通过注入实施n型掺杂步骤，其中箭头38表示所注入的杂质和各个注入。如图3A所示，注入可以包括在相对方向倾斜的至少两种倾斜注入，其中倾斜角度α可以是介于约10度和约50度之间，但是倾斜角度α也可以更大或更小。因此，被注入的半导体鳍26(图2A)的部分形成注入区40(下文中被称为n型掺杂区40)。注入区40包括半导体鳍26的暴露部分，并且注入区40取决于注入中所使用的能量可以基本上延伸或者不延伸进下方的半导体带24中。所注入的n型杂质包括砷、磷、锑等，但是也可以使用诸如氮的其他n型杂质。在注入之后，n型掺杂区40中的n型杂质浓度可以大于约5×1019/cm3。
参考图3B，在与栅极堆叠件30的纵向(图3A中示出的X方向)平行的垂直面中，注入38包括以相对方向倾斜的两种注入，使得鳍26(图2A)的整个暴露部分都掺杂有n型杂质，在整个n型掺杂区40中掺杂浓度大体上相同。
图3C示出n型掺杂区40并不延伸至栅极堆叠件30的下方的实施例。在这些实施例中，注入38基本上是垂直的，并且与栅极堆叠件30的边缘30A所在的平面平行。因此，n型掺杂区40的边缘40A与栅极堆叠件30的边缘30A对准。在这些实施例中，可以使用两种倾斜注入形成n型掺杂区40的轮廓，然而也可以实施更多的倾斜注入。
在可选的实施例中，如图3D所示，所注入的杂质38并不与栅极堆叠件30的垂直边缘30A平行。因此，结合图3B和3D，可以使用四种倾斜注入形成图3D中的n型掺杂区40的轮廓，然而也可以实施更多的倾斜注入。四种倾斜注入的每一种都与其他三种注入所倾斜的方向不同。由于倾斜注入与栅极堆叠件30的垂直边缘30A不平行，因此n型掺杂区40延伸至栅极堆叠件30的下方。可以通过控制注入能量和倾斜角度β来精确地控制延伸的延伸距离GP，其被称为栅极邻近，其中倾斜角度β是自边缘30A所处的垂直面倾斜的注入杂质的倾斜角度。在一些实施例中，倾斜角度β介于约10度和约50度之间。
在可选实施例中，替代注入的是，通过保形掺杂步骤来实施n型掺杂，其可以包括通过生成(砷)等离子体在半导体鳍26上形成n型杂质(诸如砷)的保形层(未示出)，在n型杂质上方形成覆盖层，以及实施退火以使得n型杂质进入到半导体鳍26中。
图4A和图4B示出n型掺杂区40的蚀刻。图4B中示出的视图是从图4A中的平面穿越线4B-4B获得的。通过被去除的n型掺杂区40而留下的间隔在下文中称为凹槽46(图4B)。可以在可能存在自由基的环境45(诸如真空室)中实施蚀刻。箭头44表示氯(Cl)自由基，其是不带正电荷和负电荷的氯原子。氯自由基被用于蚀刻n型掺杂区40。虽然氯自由基用方向性箭头示出，但是它们不是偏向的，因此也可能不是单向的。在一些实施例中，通过氯等离子体的形成来形成氯自由基44，可以对其过滤以过滤掉氯离子，而在真空室中留下氯自由基以用于n型掺杂区40的蚀刻。在可选实施例中，除了氯自由基44外，氯离子(Cl-)也可以用于n型掺杂区40的蚀刻。在这些实施例中，并不从氯等离子体中过滤氯离子。
在n型掺杂区40的蚀刻期间，氯自由基44可能渗透进n型掺杂区40中并且侵害n型掺杂区40(图3A)，从而使得n型掺杂区40被蚀刻。氯自由基44具有在未掺杂(中性)硅的表面或者p型掺杂硅的表面形成钝化的特征，从而使得氯自由基不能穿透未掺杂硅或者p型掺杂硅的表面。因此，氯自由基并不蚀刻未掺杂硅和p型掺杂硅。因此，参考图4B，当p阱区28是p型并且鳍部分26A是p型时，并不蚀刻鳍部分26A。当p阱区28是n型时，鳍部分26A也是n型。由于鳍部分26A中的n阱区掺杂浓度低，蚀刻速率也低，蚀刻速率根据鳍部分26A中的n型掺杂浓度可以是小于每10秒约硅的一个单层或者更慢。因此，鳍部分26A的被去除部分(如果在蚀刻中全部被去除)可以是少于数个单层或者甚至少于一个单层。因此，鳍部分26A基本上未蚀刻，并且其可以在n型掺杂区40的蚀刻中用作蚀刻终止层。于是，n型掺杂区40的各个蚀刻自对准到杂质38(图3A)掺杂的位置。因此，通过如图3A至3D中对n型掺杂的精确控制，可以精确地控制鳍部分26A的轮廓，有时精确到硅的一个单层。
实验结果表明，在阱区28中的掺杂浓度小于约1×1018/cm3而n型掺杂区40的掺杂浓度大于约5×1019/cm3的情况下，n型掺杂区40(图3A和3B)的后续蚀刻足够快，而鳍部分26A却具有非常小的蚀刻速率。这使得能够在不蚀刻鳍部分26A的情况下蚀刻n型掺杂区40。
图5A和5B示出了外延区48的外延生长，其形成所得到的FinFET 50的源极区和漏极区。图5B示出的视图是从图5A中的平面穿越线5B-5B获得的。通过在凹槽46(图4B)中选择性生长半导体材料来形成外延区48。在阱区28是n阱区的一些示例性实施例中，外延区48包括掺杂诸如硼的p型杂质的硅锗。因此，所得到的FinFET 50是p型FinFET。在阱区28是p阱区的可选实施例中，外延区48包括掺杂诸如磷的n型杂质的硅。因此，所得到的FinFET 50是n型FinFET。
在栅极堆叠件30不是伪栅极堆叠件的实施例中，可以在后续的工艺步骤中进一步形成源极/漏极硅化物区、栅极硅化物区、层间电介质(ILD)和源极/漏极接触插塞以及栅极接触插塞(未示出)。在栅极堆叠件30是伪栅极堆叠件的可选实施例中，可以形成ILD(示意性地示出在图5B中)并使其顶面与伪栅极堆叠件30的顶面齐平。然后去除伪栅极堆叠件30，并且用栅极电介质和栅电极(未示出)替代伪栅极堆叠件。相对应的栅极电介质可以包括高k介电材料。
在本发明的实施例中，可以精确地控制FinFET的源极区和漏极区的轮廓，有时精确到一个单层。因此，半导体鳍的蚀刻和外延再生长没有诸如图案负载效应的一些工艺偏差。而且，由于氯自由基在蚀刻栅极堆叠件30和STI区22(图5A和5B)中具有相当低的蚀刻速率，因此使得STI损失和栅极损失最小化。
根据一些实施例，一种方法包括形成栅极堆叠件以覆盖半导体鳍的中间部分；用n型杂质掺杂半导体鳍的暴露部分以形成n型掺杂区。通过栅极堆叠件来防止中间部分的至少一部分接收n型杂质。该方法进一步包括使用氯自由基蚀刻n型掺杂区以形成凹槽，以及实施外延以在凹槽中再生长半导体区。
根据其他实施例，一种方法包括形成栅极堆叠件以覆盖半导体鳍的中间部分，以及用n型杂质注入半导体鳍的端部以在中间部分的相对侧上形成n型掺杂区。半导体鳍的中间部分的一部分不接收n型杂质。使用氯自由基蚀刻n型掺杂区以形成凹槽，其中当基本上完全去除n型掺杂区时停止蚀刻步骤。当停止蚀刻步骤时，暴露半导体鳍的中间部分的一部分。实施外延以在凹槽中再生长半导体区，其中半导体区形成FinFET的源极/漏极区。
根据另外的实施例，一种方法包括形成栅极堆叠件以覆盖半导体鳍的中间部分，并且半导体鳍高于位于半导体鳍的相对侧上的浅沟槽隔离区的顶面。将n型杂质注入半导体鳍的端部以形成n型掺杂区。位于栅极堆叠件下方的半导体鳍的中间部分的一部分是未掺杂的或者掺杂浓度低于约1×1018/cm3的轻掺杂，并且形成未掺杂区或者轻掺杂区。未掺杂区或者轻掺杂区邻接掺杂浓度大于约5×1019/cm3的n型掺杂区。该方法进一步包括蚀刻n型掺杂区以形成凹槽，其中蚀刻步骤停止在未掺杂区或者轻掺杂区。实施外延以从无注入区开始再生长半导体区，其中半导体区形成FinFET的源极/漏极区。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的构思和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
Claims (20)
1.一种鳍式场效应晶体管的形成方法，包括：
形成栅极堆叠件以覆盖半导体鳍的中间部分；
用n型杂质掺杂所述半导体鳍的暴露部分以形成n型掺杂区，其中通过所述栅极堆叠件来防止所述中间部分的一部分接收所述n型杂质；
使用氯自由基蚀刻所述n型掺杂区以形成凹槽，其中，所述氯自由基具有在中性硅的表面形成钝化的特征，使得氯自由基不能穿透中性硅的表面；以及
实施外延以在所述凹槽中再生长半导体区。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其中，通过将所述n型杂质注入到所述半导体鳍的暴露部分来实施掺杂步骤。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其中，所述n型掺杂区的边缘对准所述栅极堆叠件的边缘。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其中，所述n型掺杂区延伸至所述栅极堆叠件的下方并且与所述栅极堆叠件重叠。
5.根据权利要求1所述的鳍式场效应晶体管的形成方法，其中，在没有氯离子的环境中实施蚀刻步骤。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其中，所述n型掺杂区被掺杂为具有高于5x1019/cm3的n型杂质浓度，并且所述方法进一步包括在所述半导体鳍中实施阱区掺杂浓度低于1x1018/cm3的阱区掺杂。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其中，掺杂所述半导体鳍的暴露部分的步骤包括注入砷。
8.一种鳍式场效应晶体管的形成方法，包括：
形成栅极堆叠件以覆盖半导体鳍的中间部分；
用n型杂质注入所述半导体鳍的端部以在所述中间部分的相对侧上形成n型掺杂区，其中所述半导体鳍的中间部分的一部分没有接收所述n型杂质；
使用氯自由基蚀刻所述n型掺杂区以形成凹槽，其中蚀刻步骤在完全去除所述n型掺杂区时停止，并且所述半导体鳍的中间部分的所述一部分未被蚀刻，其中，所述氯自由基具有在中性硅的表面形成钝化的特征，使得氯自由基不能穿透中性硅的表面；以及
实施外延以在所述凹槽中再生长半导体区，其中所述半导体区形成鳍式场效应晶体管(FinFET)的源极/漏极区。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法，其中，在蚀刻所述n型掺杂区的步骤期间，所述氯自由基不是单向的。
10.根据权利要求8所述的鳍式场效应晶体管的形成方法，其中，注入步骤包括在相对方向上倾斜的两种倾斜注入，并且在所述两种倾斜注入期间，所述n型杂质以与所述栅极堆叠件的边缘的平面平行的方向注入。
11.根据权利要求8所述的鳍式场效应晶体管的形成方法，其中，注入步骤包括在相对方向上倾斜的四种倾斜注入，并且在所述四种倾斜注入期间，所述n型杂质以与所述栅极堆叠件的边缘的平面不平行的方向注入。
12.根据权利要求8所述的鳍式场效应晶体管的形成方法，其中，在没有氯离子的环境中实施蚀刻步骤。
13.根据权利要求8所述的鳍式场效应晶体管的形成方法，其中，在存在氯离子的环境中实施蚀刻步骤。
14.根据权利要求8所述的鳍式场效应晶体管的形成方法，其中，所述n型掺杂区被掺杂为具有高于5x1019/cm3的n型杂质浓度。
15.一种鳍式场效应晶体管的形成方法，包括：
形成栅极堆叠件以覆盖半导体鳍的中间部分，所述半导体鳍高于所述半导体鳍的相对侧的浅沟槽隔离区的顶面；
用n型杂质注入所述半导体鳍的端部以形成n型掺杂区，其中，位于所述栅极堆叠件下方的半导体鳍的中间部分的一部分未被注入，从而形成未掺杂区，并且所述未掺杂区邻接所述n型掺杂区；
使用氯自由基蚀刻所述n型掺杂区以形成凹槽，其中蚀刻步骤停止于所述未掺杂区，其中，所述氯自由基具有在中性硅的表面形成钝化的特征，使得氯自由基不能穿透中性硅的表面；以及
实施外延以从所述未掺杂区开始再生长半导体区，其中，所述半导体区形成鳍式场效应晶体管(FinFET)的源极/漏极区。
16.根据权利要求15所述的鳍式场效应晶体管的形成方法，其中，使用氯自由基实施所述蚀刻步骤，并且所述氯自由基不是单向的。
17.根据权利要求15所述的鳍式场效应晶体管的形成方法，其中，所述未掺杂区为p型。
18.根据权利要求15所述的鳍式场效应晶体管的形成方法，其中，所述未掺杂区为n型，并且被掺杂至具有低于1x1018/cm3的n型杂质浓度。
19.根据权利要求15所述的鳍式场效应晶体管的形成方法，其中，注入所述半导体鳍的端部的步骤包括注入砷。
20.根据权利要求15所述的鳍式场效应晶体管的形成方法，其中，所述n型掺杂区和所述未掺杂区之间的界面与所述栅极堆叠件重叠。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/728,837 | 2012-12-27 | ||
| US13/728,837 US8927377B2 (en) | 2012-12-27 | 2012-12-27 | Methods for forming FinFETs with self-aligned source/drain |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103903985A CN103903985A (zh) | 2014-07-02 |
| CN103903985B true CN103903985B (zh) | 2017-06-06 |
Family
ID=50995251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310094844.2A Active CN103903985B (zh) | 2012-12-27 | 2013-03-22 | 用于形成具有自对准源极/漏极的FinFET的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8927377B2 (zh) |
| KR (1) | KR101454998B1 (zh) |
| CN (1) | CN103903985B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI556429B (zh) * | 2014-07-10 | 2016-11-01 | 台灣積體電路製造股份有限公司 | 積體電路裝置與其形成方法 |
| CN105355658B (zh) * | 2014-08-18 | 2019-10-18 | 联华电子股份有限公司 | 鳍状场效晶体管元件及其制造方法 |
| JP6449432B2 (ja) * | 2014-09-19 | 2019-01-09 | インテル・コーポレーション | マイクロエレクトロニクストランジスタにおいてリークを低減するために、ドープされたサブ構造体を作成するための装置及び方法 |
| KR20170096106A (ko) * | 2014-12-23 | 2017-08-23 | 인텔 코포레이션 | 와이드 서브핀 상의 얇은 채널 영역 |
| US10381465B2 (en) * | 2015-04-21 | 2019-08-13 | Varian Semiconductor Equipment Associates, Inc. | Method for fabricating asymmetrical three dimensional device |
| US9748364B2 (en) * | 2015-04-21 | 2017-08-29 | Varian Semiconductor Equipment Associates, Inc. | Method for fabricating three dimensional device |
| US10084085B2 (en) | 2015-06-11 | 2018-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same |
| CN105609470B (zh) * | 2015-08-20 | 2019-01-18 | 中国科学院微电子研究所 | 具有均匀阈值电压分布的半导体器件及其制造方法 |
| KR102502885B1 (ko) | 2015-10-06 | 2023-02-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102323943B1 (ko) | 2015-10-21 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| US10205024B2 (en) * | 2016-02-05 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure having field plate and associated fabricating method |
| US9496225B1 (en) | 2016-02-08 | 2016-11-15 | International Business Machines Corporation | Recessed metal liner contact with copper fill |
| US9748389B1 (en) | 2016-03-25 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for semiconductor device fabrication with improved source drain epitaxy |
| KR102481479B1 (ko) * | 2016-04-29 | 2022-12-26 | 삼성전자 주식회사 | 집적회로 소자 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102656672A (zh) * | 2009-12-23 | 2012-09-05 | 英特尔公司 | 具有自对准外延源和漏的多栅半导体器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667271B2 (en) * | 2007-04-27 | 2010-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field-effect transistors |
| US8362575B2 (en) * | 2009-09-29 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the shape of source/drain regions in FinFETs |
| US8664072B2 (en) * | 2012-05-30 | 2014-03-04 | Globalfoundries Inc. | Source and drain architecture in an active region of a P-channel transistor by tilted implantation |
-
2012
- 2012-12-27 US US13/728,837 patent/US8927377B2/en active Active
-
2013
- 2013-03-22 CN CN201310094844.2A patent/CN103903985B/zh active Active
- 2013-03-26 KR KR1020130031949A patent/KR101454998B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102656672A (zh) * | 2009-12-23 | 2012-09-05 | 英特尔公司 | 具有自对准外延源和漏的多栅半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103903985A (zh) | 2014-07-02 |
| US20140187011A1 (en) | 2014-07-03 |
| US8927377B2 (en) | 2015-01-06 |
| KR101454998B1 (ko) | 2014-10-27 |
| KR20140085275A (ko) | 2014-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103903985B (zh) | 用于形成具有自对准源极/漏极的FinFET的方法 | |
| US10050126B2 (en) | Apparatus and method for power MOS transistor | |
| CN103531478B (zh) | 多栅极fet及其形成方法 | |
| CN103928335B (zh) | 半导体器件及其制造方法 | |
| US9178045B2 (en) | Integrated circuit devices including FinFETS and methods of forming the same | |
| KR101593308B1 (ko) | 수직 전력 ｍｏｓｆｅｔ | |
| CN103928333B (zh) | 半导体器件及其制造方法 | |
| CN105097555B (zh) | FinFET及其制造方法 | |
| US9583610B2 (en) | Transistor and method of manufacturing the same | |
| CN103811346B (zh) | 半导体器件及其制造方法 | |
| CN103928334B (zh) | 半导体器件及其制造方法 | |
| US8809171B2 (en) | Methods for forming FinFETs having multiple threshold voltages | |
| KR101212476B1 (ko) | 게이트로서 비대칭 스페이서를 갖는 ｌｄｍｏｓ 트랜지스터 | |
| DE102015112832A1 (de) | Struktur und Ausbildungsverfahren einer Halbleiterbauelementstruktur mit Gatestapel | |
| DE102009047786A1 (de) | Ein Halbleiterbauelement und Herstellungsverfahren dafür | |
| US9466681B2 (en) | Method and apparatus for forming a semiconductor gate | |
| CN103985755B (zh) | 半导体设置及其制造方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| DE102013111966B4 (de) | Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung | |
| CN104425359B (zh) | 半导体结构的形成方法 | |
| CN106558544B (zh) | 半导体器件制造方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| US20200168730A1 (en) | Method of forming a semiconductor device | |
| CN106548943A (zh) | 晶体管及其形成方法 | |
| DE102015112616A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen von dieser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |