CN103872119B - 高电子迁移率晶体管及其制造方法 - Google Patents
高电子迁移率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103872119B CN103872119B CN201210548834.7A CN201210548834A CN103872119B CN 103872119 B CN103872119 B CN 103872119B CN 201210548834 A CN201210548834 A CN 201210548834A CN 103872119 B CN103872119 B CN 103872119B
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- nitride layer
- layer
- hemt
- rank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 150
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 148
- 230000004888 barrier function Effects 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000002708 enhancing effect Effects 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 183
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000539 two dimensional gel electrophoresis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提出一种高电子迁移率晶体管(high electron mobility transistor,HEMT)及其制造方法。HEMT包含：基板、第一氮化镓层、P型氮化镓层、第二氮化镓层、阻障层、栅极、源极与漏极。其中，第一氮化镓层形成于基板上，由剖视图视之，第一氮化镓层具有阶梯轮廓，且P型氮化镓层形成于阶梯轮廓的上阶表面上，其具有增强侧壁；第二氮化镓层形成于P型氮化镓层上，阻障层形成于第二氮化镓层上，以使二维电子云(2‑D electron gas,2DEG)形成于阻障层与第二氮化镓层间。栅极形成于增强侧壁外，用以接收栅极电压，进而导通或不导通HEMT。
Description
技术领域
本发明涉及一种高电子迁移率晶体管(high electron mobility transistor,HEMT)元件及其制造方法，特别是指一种具有垂直通道的加强型HEMT及其制造方法。
背景技术
图1A及1B分别显示现有技术的高电子迁移率晶体管(high electron mobilitytransistor,HEMT)100剖视示意图与能带图。如图1A所示，现有技术的HEMT100包含基板11、氮化镓(GaN)层12、氮化铝镓(AlGaN)层14、栅极15、源极16、与漏极17。其中，GaN层12与AlGaN层14间的接面，由于压电效应而形成二维电子云(2-D electrongas,2DEG)18，此2DEG18与源极16及漏极17电连接。详言之，如图1B所示，GaN层12与AlGaN层14相连接，其费米能阶Efs与Efb固定于相同能阶，而于GaN层12与AlGaN层14接面，各导通能阶Ecs与Ecb与禁止能阶Evs与Evb的能带弯曲，致使电子被限制在电子井18a中，这些被限制的电子，形成2DGE，可降低库仑散射，使电子在2DEG 18中的迁移率高于一般的半导体元件。因此，HEMT100在导通操作时，由于2DEG18中高速的电子迁移率，使得HEMT 100操作速度比一般半导体元件快。
然而，在实际的应用上，此现有技术HEMT 100为空乏型(depletion)元件，亦即其栅极15的导通操作电压仅限于负，在应用上较为不便，尤其在高频的应用范围中，正的栅极导通操作电压可降低电路的复杂度与制造成本。
图2显示另一种现有HEMT 200剖视示意图，用以改善前述现有技术的问题，将栅极导通操作电压安排为正电压。如图2所示，显示现有技术的HEMT 200剖视示意图。相较于图1A，图2的现有HEMT200，在部分栅极25的下方，使AlGaN层24的厚度相较于其它位置薄，如此一来，AlGaN层24与GaN层22间的压电效应改变，而使得此部分栅极25的下方，不会直接形成2DEG28，而需要在栅极25上施以正电压才可以在此部分形成2DEG28，以使栅极25的导通操作电压，改变为正电压。
现有HEMT 200虽然可将栅极导通操作电压改变为正电压，但由于需要控制AlGaN层24的厚度，这在制程上并不容易，且栅极导通操作电压无法控制在稳定的正电压。此外，此种现有技术的另一个缺点是，其栅极漏电流相较于其它现有技术的HEMT高。
有鉴于此，本发明即针对上述现有技术的不足，提出一种具有垂直通道的加强型(enhanced)HEMT及其制造方法，以使栅极导通操作电压安排为正电压，并增加HEMT的应用范围。
发明内容
本发明目的在于克服现有技术的不足与缺陷，提出一种高电子迁移率晶体管(high electron mobility transistor,HEMT)及其制造方法。
为达上述目的，就其中一个观点言，本发明提供了一种HEMT，包含：一基板；一第一氮化镓层，形成于该基板上，由剖视图视之，该第一氮化镓层包括一阶梯轮廓，其具有一上阶表面、一下阶表面、以及连接该上阶表面与该下阶表面的一阶梯侧壁；一第一P型氮化镓层，形成于该上阶表面上，具有一增强侧壁；一第二氮化镓层，形成于该第一P型氮化镓层上；一第一阻障层，形成于该第二氮化镓层上；一栅极，形成于该增强侧壁外侧，用以接收一栅极电压，进而导通或不导通该HEMT；以及一源极与一漏极，分别形成于该第二氮化镓层上与该第一氮化镓层上的该栅极两侧。
就另一观点，本发明也提供了一种HEMT制造方法，包含：提供一基板；形成一第一氮化镓层于该基板上，由剖视图视之，该第一氮化镓层包括一阶梯轮廓，其具有一上阶表面、一下阶表面、以及连接该上阶表面与该下阶表面的一阶梯侧壁；形成一第一P型氮化镓层于该上阶表面上，该第一P型氮化镓层具有一增强侧壁；形成一第二氮化镓层于该第一P型氮化镓层上；形成一第一阻障层于该第二氮化镓层上；形成一栅极于该增强侧壁外侧，用以接收一栅极电压，进而导通或不导通该HEMT；以及分别形成一源极与一漏极于该第二氮化镓层上与该第一氮化镓层上之该栅极两侧。
在一种较佳的实施例中，该第二氮化镓层包括一纯质(intrinsic)氮化镓层或一N型氮化镓层。
在另一种较佳的实施例中，该第一阻障层覆盖该第二氮化镓层、该增强侧壁、与该下阶表面；其中，一二维电子云(2-D electron gas,2DEG)形成于该第一阻障层与该第二氮化镓层、部分该阶梯侧壁、该下阶表面的接面，并分别与该源极及该漏极电连接。
在上述实施例中，可更包含一绝缘层，形成于该栅极与该第一阻障层之间。
在上述实施例中，可更包含：一第三氮化镓层，包覆于该第一阻障层上；一第二阻障层，包覆于该第三氮化镓层上；以及一绝缘层，包覆于该第二阻障层上。
在另一种实施例中，可更包含一隔绝层，形成于该下阶表面上。
在另一种实施例中，可更包含一第二P型氮化镓层，形成于该第一氮化镓层中。
下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1A及1B分别显示现有技术的高电子迁移率晶体管(high electron mobilitytransistor,HEMT)100剖视图与能带图；
图2显示另一种现有HEMT 200剖视示意图；
图3A-3D显示本发明的第一个实施例；
图4显示本发明的第二个实施例；
图5显示本发明的第三个实施例；
图6显示本发明的第四个实施例；
图7显示本发明的第五个实施例；
图8显示本发明的第六个实施例；
图9显示本发明的第七个实施例；
图10显示本发明的第八个实施例；
图11显示本发明的第九个实施例；
图12显示本发明的第十个实施例。
图中符号说明
11,21,31,41,51,61,71,81,91,101,111,121...................基板
12,22,32,39,42,49,52,59,62,69,72,79,82,89,92,99,102,109,112,
119,122,129..............................................GaN层
14,24,34,44,54,54a,64,74,84,94,104,114,124...............阻障层
15,25,35,45,55,65,75,85,95,105,115,125...................栅极
16,26,36,46,56,66,76,86,96,106,116,126...................源极
17,27,37,47,57,67,77,87,97,107,117,127...................漏极
18,28,38,48,58,58a,68,78,88,98,108,118,128...............2DEG
18a......................................................电子井
32a......................................................上阶表面
32b,62b,72b,102b.........................................下阶表面
32c......................................................阶梯侧壁
33,43,53,63,73,83,93,93a,103,103a,113,113a,123,
123a.....................................................P型GaN层
33a......................................................增强侧壁
40,50,80,120.............................................绝缘层
60a,70a,80a,100a.........................................隔绝层
100,200,300,400,500,600,700,800,900,1000,1100,
1200.....................................................HEMT
具体实施方式
本发明中的图式均属示意，主要意在表示制程步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。
请参阅图3A-3D，显示本发明的第一个实施例。本实施例举例说明高电子迁移率晶体管(high electron mobility transistor,HEMT)300的制造方法剖视示意图。如图3A所示，首先提供基板31，其例如但不限于硅基板、碳化硅基板、或蓝宝石基板。于基板31上，例如但不限于以外延技术形成氮化镓(GaN)层32；GaN层32例如可以为纯质或N型。接着于GaN层32上，例如但不限于以外延技术形成P型GaN层33与GaN层39；其中，GaN层39例如但不限于为纯质或N型。接着，如图3B所示，利用例如蚀刻制程，将GaN层32蚀刻为阶梯轮廓，其具有上阶表面32a、下阶表面32b、与连接上阶表面32a与下阶表面32b的阶梯侧壁32c。如此一来，由剖视示意图图3B视之，P型GaN层33有一部分在上述蚀刻制程中被移除，而留下部分P型GaN层33形成于上阶表面32a上，且该部分P型GaN层33的侧壁（以下称为增强侧壁）33a位于阶梯侧壁32c的上方。须说明的是，增强侧壁33a可与阶梯侧壁32c大致上位于同一侧壁垂直面上，但不位于同一侧壁垂直面上亦属可行，在本实施例中，增强侧壁33a略凸出于阶梯侧壁32c，以使栅极导通操作电压较为稳定，避免HEMT 300在未施加栅极电压的情况下，直接导通。
接着，如图3C所示，例如以沉积制程形成阻障层34于GaN层39上，并与GaN层39连接。阻障层34例如但不限于为氮化铝镓(AlGaN)层。如图3C所示，在本实施例中，阻障层34除了覆盖于GaN层39之上，例如但不限于亦覆盖并连接于GaN层32的下阶表面32b与阶梯侧壁32c，以及P型GaN层33的增强侧壁33a。请参照图3D，由于阻障层34与GaN层39及32间的压电效应，二维电子云(2-D electron gas,2DEG)38，分别形成于阻障层34与GaN层39及阻障层34与GaN层32间的接面，也就是形成于阻障层34与GaN层39、阻障层34与部分阶梯侧壁32c、阻障层34与下阶表面32b的接面。
接下来，如图3D所示，形成栅极35、源极36、与漏极37。栅极35形成于增强侧壁33a外，用以接收栅极电压。源极36与漏极37，分别形成于GaN层39上与GaN层32上的栅极35两侧，并分别电连接于2DEG 38的两端。当栅极电压超过临界电压，使P型GaN层33产生逆转层(inversion layer)，以使2DEG 38与逆转层，形成电流通道，进而使HEMT 300导通，源极36与漏极37间产生电流。另一方面，当栅极电压不超过临界电压时，P型GaN层33无法产生逆转层，2DEG38被P型GaN层33隔开，进而使HEMT 300不导通。
本实施例与现有技术的不同，主要在于利用GaN层32的阶梯轮廓，形成垂直方向的通道，并利用P型GaN层33的厚度，隔开2DEG38，以使HEMT 300成为增强型HEMT。相较于现有技术，本发明有许多优于现有技术之处，例如：栅极宽度主要决定于P型GaN层33的厚度，也就是决定于，例如但不限于形成P型GaN层33的外延制程步骤，因此，可以采用成本较低的后续制程，以降低制造成本，这是由于现有技术的栅极宽度，决定于后续的微影、蚀刻等制程，因此，相较于本发明，现有技术需要较为精密、成本高的制程步骤，以定义栅极宽度。另外，以第一个实施例来说，以相同制程技术，可以进一步降低阻障层34在侧壁方向上的厚度，使栅极临界电压更进一步提高，这是因为沉积制程在垂直方向上形成薄膜的厚度，低于横向方向上形成薄膜厚度的关系。再者，在本发明中，由于栅极电压施加于增强侧壁33a，这使得HEMT 300在导通/不导通的操作上，与漏极耦接的高电压可以分开作用，不同于现有技术，HEMT的导通/不导通操作与漏极耦接的高电压都在相同平面上互相影响，如此，也使本发明的应用范围较现有技术广。需注意的是，阶梯侧壁32c与下阶表面32b的角度宜控制在预设的角度范围内，以避免元件电性的错误与后续制程无法执行。
图4显示本发明的第二个实施例。本实施例显示HEMT 400的剖视示意图。如图4所示，HEMT 400包含基板41、具有阶梯轮廓的GaN层42、P型GaN层43、GaN层49、阻障层44、栅极45、源极46、漏极47、与绝缘层40。其中，2DEG 58形成于阻障层44与GaN层59的接面。相较于第一个实施例，本实施例HEMT 400更包括绝缘层40，形成于栅极45与阻障层44之间，可进一步降低栅极漏电流。
图5显示本发明的第三个实施例。本实施例显示HEMT 500的剖视示意图。如图5所示，HEMT 500包含基板51、具有阶梯轮廓的GaN层52、P型GaN层53、GaN层59、阻障层54、GaN层59a、阻障层54a、栅极55、源极56、漏极57、与绝缘层50。其中，GaN层59a包覆于阻障层54上；阻障层54a包覆于GaN层59a上；绝缘层50包覆于阻障层54a上；2DEG 58形成于阻障层54与GaN层59的接面；另一2DEG 58a形成于阻障层54a与GaN层59a的接面。相较于第二个实施例，本实施例HEMT 500具有两2DEG构成的双通道，且具有绝缘层50，形成于栅极55与阻障层54a之间。
图6显示本发明的第四个实施例。本实施例显示HEMT 600的剖视示意图。如图6所示，HEMT 600包含基板61、具有阶梯轮廓的GaN层62、P型GaN层63、GaN层69、阻障层64、栅极65、源极66、漏极67、与隔绝层60a。其中，2DEG 68形成于阻障层64与GaN层69的接面。相较于第一个实施例，本实施例HEMT 600的阻障层64并未如第一个实施例中的阻障层34覆盖于下阶表面32b、部分阶梯侧壁32c、与增强侧壁33a，而仅包覆于GaN层69上，且本实施例的HEMT600更包括隔绝层60a，形成于下阶表面62b上。隔绝层60a例如但不限于为区域氧化(localoxidation of silicon,LOCOS)结构、浅沟槽绝缘(shallow trench isolation,STI)结构、或以P型杂质植入GaN层62形成。
图7显示本发明的第五个实施例。本实施例显示HEMT 700的剖视示意图。如图7所示，HEMT 700包含基板71、具有阶梯轮廓的GaN层72、P型GaN层73、GaN层79、阻障层74、栅极75、源极76、漏极77、与隔绝层70a。相较于第四个实施例，本实施例HEMT 700的阻障层74可以如第一个实施例中的阻障层34覆盖于下阶表面32b、部分阶梯侧壁32c、与增强侧壁33a；但本实施例的HEMT 700的隔绝层70a，形成于下阶表面72b上，因此未在下阶表面72b上形成2DEG 78。
图8显示本发明的第六个实施例。本实施例显示HEMT 800的剖视示意图。如图8所示，HEMT 800包含基板81、具有阶梯轮廓的GaN层82、P型GaN层83、GaN层89、阻障层84、栅极85、源极86、漏极87、绝缘层80、与隔绝层80a。相较于第五个实施例，本实施例HEMT800更包括绝缘层80，形成于栅极85与阻障层84之间。
图9显示本发明的第七个实施例。本实施例显示HEMT 900的剖视示意图。如图9所示，HEMT 900包含基板91、具有阶梯轮廓的GaN层92、P型GaN层93、GaN层99、阻障层94、栅极95、源极96、漏极97、与P型GaN层93a。其中，2DEG 98形成于阻障层94与GaN层99的接面。相较于第一个实施例，本实施例HEMT 900的阻障层94并未如第一个实施例中的阻障层34覆盖于下阶表面32b、部分阶梯侧壁32c、与增强侧壁33a，而仅包覆于GaN层99上，且本实施例的HEMT900更包括P型GaN层93a，形成于GaN层92中，以形成降低表面电场(reduce surfacefield,RESURF)作用。
图10显示本发明的第八个实施例。本实施例显示HEMT 1000的剖视示意图。如图10所示，HEMT 1000包含基板101、具有阶梯轮廓的GaN层102、P型GaN层103、GaN层109、阻障层104、栅极105、源极106、漏极107、隔绝层100a、与P型GaN层103a。其中，2DEG108形成于阻障层104与GaN层109的接面。相较于第七个实施例，本实施例HEMT 1000包括隔绝层100a，形成于下阶表面102b上。
图11显示本发明的第九个实施例。本实施例显示HEMT 1100的剖视示意图。如图11所示，HEMT 1100包含基板111、具有阶梯轮廓的GaN层112、P型GaN层113、GaN层119、阻障层114、栅极115、源极116、漏极117、与P型GaN层113a。其中，2DEG 118形成于阻障层114与GaN层119的接面。本实施例说明形成于GaN层112中的P型GaN层113a，亦可以应用于如第一个实施例的实施形态中。
图12显示本发明的第十个实施例。本实施例显示HEMT 1200的剖视示意图。如图12所示，HEMT 1200包含基板121、具有阶梯轮廓的GaN层122、P型GaN层123、GaN层129、阻障层124、栅极125、源极126、漏极127、与绝缘层120。其中，2DEG 128形成于阻障层124与GaN层129的接面。本实施例说明形成于GaN层122中的P型GaN层123a，亦可以应用于如第二个实施例的实施形态中。
以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在不影响元件主要的特性下，可加入其它制程步骤或结构，如保护层、本体极等。本发明的范围应涵盖上述及其它所有等效变化。
Claims (10)
1.一种高电子迁移率晶体管，其特征在于，包含：
一基板；
一第一氮化镓层，形成于该基板上，由剖视图视之，该第一氮化镓层包括一阶梯轮廓，其具有一上阶表面、一下阶表面、以及连接该上阶表面与该下阶表面的一阶梯侧壁；
一第一P型氮化镓层，形成于该上阶表面上，具有一增强侧壁；
一第二氮化镓层，形成于该第一P型氮化镓层上；
一第一阻障层，形成于该第二氮化镓层上；
一栅极，形成于该增强侧壁外侧，用以接收一栅极电压，进而导通或不导通该高电子迁移率晶体管；以及
一源极与一漏极，分别形成于该第二氮化镓层上与该第一氮化镓层上的该栅极两侧；
其中，该第一阻障层覆盖该第二氮化镓层、该增强侧壁、与该下阶表面；其中，一二维电子云形成于该第一阻障层与该第二氮化镓层、部分该阶梯侧壁、该下阶表面的接面，并分别与该源极及该漏极电连接。
2.如权利要求1所述的高电子迁移率晶体管，其中，还包含一绝缘层，形成于该栅极与该第一阻障层之间。
3.如权利要求1所述的高电子迁移率晶体管，其中，还包含：
一第三氮化镓层，包覆于该第一阻障层上；
一第二阻障层，包覆于该第三氮化镓层上；以及
一绝缘层，包覆于该第二阻障层上。
4.如权利要求1所述的高电子迁移率晶体管，其中，还包含一隔绝层，形成于该下阶表面上。
5.如权利要求1所述的高电子迁移率晶体管，其中，还包含一第二P型氮化镓层，形成于该第一氮化镓层中。
6.一种高电子迁移率晶体管制造方法，其特征在于，包含：
提供一基板；
形成一第一氮化镓层于该基板上，由剖视图视之，该第一氮化镓层包括一阶梯轮廓，其具有一上阶表面、一下阶表面、以及连接该上阶表面与该下阶表面的一阶梯侧壁；
形成一第一P型氮化镓层于该上阶表面上，该第一P型氮化镓层具有一增强侧壁；
形成一第二氮化镓层于该第一P型氮化镓层上；
形成一第一阻障层于该第二氮化镓层上；
形成一栅极于该增强侧壁外侧，用以接收一栅极电压，进而导通或不导通该高电子迁移率晶体管；以及
分别形成一源极与一漏极于该第二氮化镓层上与该第一氮化镓层上的该栅极两侧；
其中，该第一阻障层覆盖该第二氮化镓层、该增强侧壁、与该下阶表面；其中，一二维电子云形成于该第一阻障层与该第二氮化镓层、部分该阶梯侧壁、该下阶表面的接面，并分别与该源极及该漏极电连接。
7.如权利要求6所述的高电子迁移率晶体管制造方法，其中，还包含形成一绝缘层于该栅极与该第一阻障层之间。
8.如权利要求6所述的高电子迁移率晶体管制造方法，其中，还包含：
形成一第三氮化镓层，包覆于该第一阻障层上；
形成一第二阻障层，包覆于该第三氮化镓层上；以及
形成一绝缘层，包覆于该第二阻障层上。
9.如权利要求6所述的高电子迁移率晶体管制造方法，其中，还包含：形成一隔绝层于该下阶表面上。
10.如权利要求6所述的高电子迁移率晶体管制造方法，其中，还包含：形成一第二P型氮化镓层于该第一氮化镓层中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210548834.7A CN103872119B (zh) | 2012-12-17 | 2012-12-17 | 高电子迁移率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210548834.7A CN103872119B (zh) | 2012-12-17 | 2012-12-17 | 高电子迁移率晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103872119A CN103872119A (zh) | 2014-06-18 |
| CN103872119B true CN103872119B (zh) | 2016-08-24 |
Family
ID=50910472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210548834.7A Expired - Fee Related CN103872119B (zh) | 2012-12-17 | 2012-12-17 | 高电子迁移率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103872119B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201727894A (zh) * | 2016-01-18 | 2017-08-01 | Nat Univ Tsing Hua | 具有垂直型跨接結構電極的水平式半導體元件 |
| TWI680503B (zh) * | 2018-12-26 | 2019-12-21 | 杰力科技股份有限公司 | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 |
| CN113253489B (zh) * | 2021-05-28 | 2024-07-23 | 重庆邮电大学 | 一种太赫兹多通道调制器及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436474A (en) * | 1993-05-07 | 1995-07-25 | Board Of Regents Of The University Of Texas System | Modulation doped field effect transistor having built-in drift field |
| CN201927612U (zh) * | 2010-11-23 | 2011-08-10 | 深圳市科瑞半导体有限公司 | 一种氮化镓高电子迁移率晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227073A (ja) * | 2007-03-12 | 2008-09-25 | Rohm Co Ltd | 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法 |
-
2012
- 2012-12-17 CN CN201210548834.7A patent/CN103872119B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436474A (en) * | 1993-05-07 | 1995-07-25 | Board Of Regents Of The University Of Texas System | Modulation doped field effect transistor having built-in drift field |
| CN201927612U (zh) * | 2010-11-23 | 2011-08-10 | 深圳市科瑞半导体有限公司 | 一种氮化镓高电子迁移率晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103872119A (zh) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI496285B (zh) | 高電子遷移率電晶體及其製造方法 | |
| CN104157691B (zh) | 一种半导体器件及其制造方法 | |
| US20160276464A1 (en) | Power mos transistor and manufacturing method therefor | |
| US20190280119A1 (en) | Super junction power transistor and preparation method thereof | |
| US20140159116A1 (en) | III-Nitride Device Having an Enhanced Field Plate | |
| US8716078B2 (en) | Method and system for a gallium nitride vertical JFET with self-aligned gate metallization | |
| CN108400168B (zh) | Ldmos器件及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN103579313A (zh) | 提高高压ldmos器件击穿电压的结构 | |
| US20140061658A1 (en) | High Electron Mobility Transistor and Manufacturing Method Thereof | |
| CN104103694A (zh) | 一种沟槽型绝缘栅场效应晶体管及其制造方法 | |
| CN105355560A (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN105355548A (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN103872119B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN104517848A (zh) | Ldmos晶体管结构及其形成方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| US8841708B2 (en) | Method and system for a GAN vertical JFET with self-aligned source metallization | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| US11056595B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20170104095A1 (en) | Vdmos and method for making the same | |
| CN112864019A (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
| CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 | |
| CN103579299B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN110085674A (zh) | 一种垂直功率器件及其制作方法 | |
| CN104659094A (zh) | 横向双扩散金属氧化物半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160824 Termination date: 20181217 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |