CN103872041B - 用于阻变存储装置的高压发生电路 - Google Patents
用于阻变存储装置的高压发生电路 Download PDFInfo
- Publication number
- CN103872041B CN103872041B CN201310240856.1A CN201310240856A CN103872041B CN 103872041 B CN103872041 B CN 103872041B CN 201310240856 A CN201310240856 A CN 201310240856A CN 103872041 B CN103872041 B CN 103872041B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- capacitor
- pressure generating
- generating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims description 117
- 229910052751 metal Inorganic materials 0.000 claims description 117
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 10
- 230000015654 memory Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000001413 cellular effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
提供了一种用于阻变存储装置的高压发生电路。所述高压发生电路包括与半导体衬底间隔开并且与半导体衬底电绝缘的电容器。与电容器电连接的开关器件与半导体衬底电绝缘。
Description
相关申请的交叉引用
本申请要求2012年12月14日向韩国知识产权局提交的申请号为10-2012-0146384的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思涉及一种升压电路，更具体而言，涉及一种用于阻变存储装置的高压发生电路。
背景技术
高压发生电路是配置成将输入电压升压到期望的电平并且输出升高的电压的电路。
图1是有关的高压发生电路的示意图。
首先，当第一开关S1和第三开关S3闭合时，具有输入电压电平的电源电压VDD充电到电容器CAP中。随后，当第一开关S1和第三开关S3打开并且第二开关S2闭合时，值VDD*C充电到电容器CAP中并且保持在电容器CAP中。假定没有输出负载，则可以获得为输入电压VDD两倍的输出电压。
在半导体集成电路中，高压发生电路一般使用MOS晶体管和MOS电容器来形成。由于MOS器件用在高压发生电路中，所以只能使用硅衬底来制造高压发生电路。构成MOS晶体管和MOS电容器的栅氧化物层具有低介电常数。因此，一般的高压发生电路的占据面积不可避免地与输出电平成比例地增加。
阻变存储装置（尤其是相变随机存取存储器（PCRAM）装置）需要大量的电流以转变相变材料的结晶状态，因而用于操作芯片中的存储器单元所需的电压电平不得不增加。用于操作PCRAM单元所需的高压发生电路形成在外围电路区中，以下将参照图2来描述。
图2是有关的阻变存储装置（例如，PCRAM器件）的示意图。
半导体衬底101包括通过器件隔离层来限定的单元区C和外围电路区P，并且存储器单元107形成在单元区C中。更具体地，多个单位存储器单元107形成在单元区C的有源区105上，并且每个单位存储器单元107经由插塞与位线109电连接。有源区105经由字线接触111和虚设图案113与字线115电连接。附图标记103表示阱区，附图标记117表示全局位线。
外围电路区P可以包括用于产生高压的电容器区Cap、晶体管区Tr以及逻辑电路区Tr-L。
如图2中所示，形成在高压发生区Cap和Tr中的电容器和晶体管是基于硅衬底的MOS器件。然而，MOS晶体管的栅氧化物层具有非常低的介电常数，因而MOS电容器的尺寸不可避免地随着输出电压电平的增加而增加。
在近来研究的PCRAM中，芯片中的存储电容器（reservoir capacitor）的面积份额大约为17.2%，并且存储电容器在外围电路区的面积份额大约为34.7%。芯片中的高压发生电路的面积份额大约为8.4%，并且高压发生电路在外围电路区的面积份额大约为16.9%。因此，外围电路区的由存储电容器和高压发生电路占据的面积大约为51.6%。
半导体器件已经高度地集成并且越来越小型化，因而需要减小外围电路区的占据面积或尺寸。
发明内容
一种用于阻变存储装置的示例性高压发生电路可以包括：电容器，所述电容器与半导体衬底间隔开，并且与半导体衬底电绝缘；以及开关器件，所述开关器件与半导体衬底间隔开并且与半导体衬底电绝缘，所述开关器件与电容器电连接。
一种示例性高压发生单元可以包括：第一金属电容器，所述第一金属电容器接收内部电压；第一金属二极管型开关器件，所述第一金属二极管型开关器件将内部电压或者前一级的高压发生单元的输出电压传送到第一金属电容器的输出端子；第二金属二极管型开关器件，所述第二金属二极管型开关器件连接在第一金属电容器的输出端子和高压发生单元的输出端子之间；以及第二金属电容器，所述第二金属电容器连接在高压发生单元的输出端子和内部电压的供应端子之间。
在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施方式。
附图说明
从如下结合附图的详细描述中将更加清楚地理解本公开主题的以上和其它的方面、特征以及其它的优点，其中：
图1是有关的高压发生电路的示意图；
图2是有关的阻变存储装置的示意图；
图3是说明阻变存储装置的示例性高压发生电路的图；
图4是示例性金属电容器的示意图；
图5是说明阻变存储器的示例性高压发生电路的图；
图6是示例性的金属二极管的示意图；
图7至图10是说明阻变存储装置的示例性高压发生电路的图；以及
图11是说明示例性的高压发生单元的配置的图。
具体实施方式
在下文中，将参照附图来更详细地描述示例性实施方式。
本文参照示例性实施方式（和中间结构）的示意性说明来描述示例性实施方式。如此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施方式不应解释为局限于本文说明的区域的特定形状，而应解释为包括产生于例如制造的形状差异。在附图中，为了清楚起见，可以夸大层和区域的长度和尺寸。相似的附图标记在附图中表示相似的元件。还可以理解的是：当提及一层在另一层或衬底“上”时，其不仅可以是直接在其它的层或衬底上，也可以存在中间层。
图3是说明根据本发明构思的示例性实施方式的阻变存储装置的高压发生电路的图。
半导体衬底201通过器件隔离层被分成单元区C和外围电路区P。多个单位存储器单元207形成在有源区205上，有源区205形成在阱203中。这里，每个单位存储器单元207可以具有包括接入器件、下电极、相变材料层或上电极的层叠结构，但是，单位存储器单元的结构不局限于此。单位存储器单元207与相应的位线209电连接。有源区205经由字线接触211和虚设图案213与字线215连接。位线209以指定数目为单位与全局位线217连接。
外围电路区P可以包括：被配置成产生高压的电容器区Cap、开关器件区Tr以及逻辑电路区Tr_L。
具体地，在电容器区Cap（图3所示）中，金属电容器10可以与半导体衬底201间隔开，并且与半导体衬底201电绝缘。
金属电容器10可以具有电介质层D11插入在第一金属层M11（下金属层）和第二金属层M12（上金属层）之间的结构，并且被称作为金属-绝缘体-金属（MIM）电容器。金属电容器10可以具有例如图4中所示的各种结构。
如图4（a）所示的金属电容器10具有层叠了金属层M21、第一电介质层D21、多晶硅层P21以及第二金属层M22的结构。
如图4（b）所示的金属电容器10具有层叠了第一金属层M31、第一多晶硅层P31、电介质层D31、第二多晶硅层P32以及第二金属层M32的结构。
如图4（c）中所示的金属电容器10具有层叠了第一金属层M41、多晶硅层P41、电介质层D41以及第二金属层M42的结构。
金属电容器10的结构不局限于图3和图4的结构，将电介质层插入在一对金属层之间的所有结构都可以应用于金属电容器10。
当金属电容器用作高压发生电路的电容器时，可以引入具有高介电常数的电介质层。因此，可以提供具有高储存性能的小尺寸电容器。另外，金属电容器具有良好的线性和低寄生电容。
以下表1说明根据电介质材料的介电常数的电容值。
[表1]
| 电介质材料 | 介电常数 |
| SiO2 | 3.7 |
| Al2O3 | 8 |
| SBT | 250 |
从表1中可以看出，Al2O3或SBT具有比SiO2高的介电常数。例如，如果MOS电容器实施成10μm×10μm的面积，则电容值大约为0.664pF。如果使用Al2O3来实施金属电容器，则观察到电容值大约为1.461pF。因此，可以看出在相同的面积下金属电容器具有大约为MOS电容器的电容值的2.2倍的电容值。
因此，使用具有高介电常数的材料来实施金属电容器，从而可以配置具有小尺寸和良好效率的高压发生电路。
另外，在本示例性实施方式中，金属电容器10可以在与形成有位线209的层相同的层中形成，但是不局限于此。
图5是说明金属二极管用作开关器件的阻变存储装置的高压发生电路的示图。
图5所示的阻变存储装置具有与图3相似的单元区C和逻辑电路区Tr_L。图3中的开关器件形成在用于产生高压的开关器件区Tr中。然而，在本示例性实施方式中，开关器件由金属二极管来配置并且与电容器一起设置在电容器区中，即，设置在电容器和开关器件区Cap+Tr中。
参见图5，二极管型开关器件20形成在电容器和开关器件区Cap+Tr中、与半导体衬底201间隔开、以及与半导体衬底201电绝缘。在本示例性实施方式中，金属二极管型开关器件20可以在与形成有位线209的层相同的层上形成，但是不局限于此。
二极管型开关器件20可以选自诸如P型二极管、N型二极管或PN结二极管的金属二极管中的可适配的配置。图6说明金属二极管的实例。
图6（a）说明具有P型半导体材料插入在肖特基接触层A和欧姆接触层B之间的结构的金属二极管。图6（b）说明具有N型半导体材料插入在肖特基接触层A和欧姆接触层B之间的结构的金属二极管。图6（c）说明具有PN结半导体材料P和N插入在肖特基接触层A和欧姆接触层B之间的结构的金属二极管。金属二极管类型不局限于此，肖特基二极管A和欧姆层B的层叠位置也不局限于此。
在图5所示的高压发生电路中，将金属二极管而不将使用硅衬底作为基底的MOS晶体管适配成开关二极管，因而金属二极管一起设置在电容器区中。因此，现有的开关器件区Tr是不必要的，因而可以被除去。
如上所述，使用金属电容器或金属二极管型开关器件，从而在有限的面积内提供具有改善的电荷泵浦效率的高压发生电路，并且促进阻变存储装置的小型化。
图7至图10是说明阻变存储装置的示例性高压发生电路的图。
首先，图7和图8说明金属电容器10和二极管型开关器件20都由金属基底器件来配置并且形成在单独的下金属层上的情况。
参见图7，可以看出金属电容器10和金属二极管型开关器件20形成在外围电路区P的电容器和开关器件区Cap+Tr中。可以根据金属电容器10的适配来应用具有高介电常数的电介质材料，由此，减小金属电容器占据的面积，并且改善金属电容器的充电效率。另外，由于金属二极管型开关器件20的使用，可以省略与现有的开关器件区Tr相对应的部分（如图2中所示）。因而，可以获得整个半导体器件的小型化。
当如图7中所示来配置金属电容器10和金属二极管型开关器件20时，在电容器和开关器件区Cap+Tr中位于金属电容器10和金属二极管型开关器件20之下的区域闲置。
如图8中所示，位于金属电容器10和金属二极管型开关器件20之下的区域可以用作逻辑电路区Tr_L。因而，开关器件区Tr和逻辑电路区Tr_L都可以被省略，并且电容器区、开关区以及逻辑电路区可以被设置在公共区域中，使得大大地减小外围电路区P占据的面积。
图9和图10说明电容器和开关器件都由金属基底器件来配置并且金属电容器10和金属二极管型开关器件20共用下金属层的示例性情况。
参见图9，可以看出金属电容器10和金属二极管型开关器件20在电容器和开关器件区Cap+Tr中形成在相同的下金属层上。因此，节省了用于金属电容器10的下金属层所占据的面积，因而减小了高压发生电路所占据的面积。
另外，如图10中所示，当逻辑电路区Tr_L被设置在位于金属电容器10和金属二极管型开关器件20之下的区域中时，现有的开关器件区Tr和逻辑电路区Tr_L都被省略，使得大大地减小了外围电路区P的占据面积。
在图3、4以及7至10所示的上述阻变存储装置中，金属电容器10和金属二极管型开关器件20电连接以形成高压发生电路。
图11是说明示例性的高压发生电路的配置的图。
如图11中所示，根据本发明构思的示例性实施方式的高压发生电路30可以包括至少一级高压发生单元30-1。
这里，单位高压发生单元30-1可以包括：第一金属电容器10-1，被配置成接收内部电压VDD并且充电；第一金属二极管型开关器件20-1，被配置成将前一级的单位高压发生单元30-1的输出电压传送到第一金属电容器10-1的输出端子；第二金属二极管型开关器件20-2，连接在第一金属电容器10-1的输出端子和单位高压发生单元30-1的输出端子Vout1之间；以及第二金属电容器10-2，连接在单位高压发生单元30-1的输出端子Vout1和内部电压VDD的供应端子之间，并且被配置成充电。
如果高压发生电路30被配置成一级，则输出电压变成2VDD。如果高压发生电路30被配置成N级，则输出电压N*VDD从高压发生电路30中输出。
另外，最后一级的第二金属电容器可以用作存储电容器。
如图3、5以及7至10所示，使用金属层作为基底来形成金属电容器10和金属二极管型开关器件20。具体地，由于金属电容器10可以使用具有高介电常数的材料来形成，所以即使在小尺寸的情况下也能将泵浦效率最大化。另外，由于金属电容器10和金属二极管型开关器件20形成在硅衬底之上，并且逻辑电路设置在位于金属电容器10和金属二极管型开关器件20之下的层中，所以可以大大地减小半导体存储装置的总尺寸。
本发明的以上实施方式是说明性的，而不是限制性的。各种替换和等同形式是可能的。本发明不局限于本文描述的实施方式。本发明也不局限于任何特定类型的半导体器件。其它增加、删减或修改结合本公开是明显的，并且意在落入所附权利要求的范围内。
Claims (15)
1.一种用于阻变存储装置的高压发生电路，所述电路产生存储器单元的操作电压，所述高压发生电路包括：
电容器，所述电容器与半导体衬底间隔开，并且与所述半导体衬底电绝缘；以及
开关器件，所述开关器件与所述半导体衬底间隔开并且与所述半导体衬底电绝缘，所述开关器件与所述电容器电连接，
其中，所述电容器包括金属-绝缘体-金属电容器。
2.如权利要求1所述的高压发生电路，其中，所述金属-绝缘体-金属电容器包括：
第一金属层，
第一电介质层，所述第一电介质层形成在所述第一金属层上，
多晶硅层，所述多晶硅层形成在所述第一电介质层上，以及
第二金属层，所述第二金属层形成在所述多晶硅层上。
3.如权利要求1所述的高压发生电路，其中，所述金属-绝缘体-金属电容器包括：
第一金属层，
第一多晶硅层，所述第一多晶硅层形成在所述第一金属层上，
第一电介质层，所述第一电介质层形成在所述第一多晶硅层上，
第二多晶硅层，所述第二多晶硅层形成在所述第一电介质层上，以及
第二金属层，所述第二金属层形成在所述第二多晶硅层上。
4.如权利要求1所述的高压发生电路，其中，所述金属-绝缘体-金属电容器包括：
第一金属层，
多晶硅层，所述多晶硅层形成在所述第一金属层上，
电介质层，所述电介质层形成在所述多晶硅层上，以及
第二金属层，所述第二金属层形成在所述电介质层上。
5.如权利要求1所述的高压发生电路，其中，所述存储器单元是阻变存储器单元，所述金属-绝缘体-金属电容器在形成有所述阻变存储器单元的位线的层上形成。
6.如权利要求1所述的高压发生电路，其中，所述开关器件是金属二极管。
7.如权利要求6所述的高压发生电路，其中，所述开关器件具有P型半导体材料插入在肖特基接触层和欧姆接触层之间的结构。
8.如权利要求6所述的高压发生电路，其中，所述开关器件具有N型半导体材料插入在肖特基接触层和欧姆接触层之间的结构。
9.如权利要求6所述的高压发生电路，其中，所述开关器件具有PN结半导体材料插入在肖特基接触层和欧姆接触层之间的结构。
10.如权利要求6所述的高压发生电路，其中，所述存储器单元是阻变存储器单元，所述开关器件在形成有所述阻变存储器单元的位线的层上形成。
11.如权利要求1所述的高压发生电路，还包括：
逻辑开关电路，所述逻辑开关电路形成在所述电容器和所述开关器件之间的空间中。
12.一种用于阻变存储装置的高压发生电路，所述高压发生电路包括：
至少一级高压发生单元，每级高压发生单元包括：
第一金属电容器，所述第一金属电容器接收内部电压；
第一金属二极管型开关器件，所述第一金属二极管型开关器件将所述内部电压或者前一级的高压发生单元的输出电压传送到所述第一金属电容器的输出端子；
第二金属二极管型开关器件，所述第二金属二极管型开关器件连接在所述第一金属电容器的输出端子与所述高压发生单元的输出端子之间；以及
第二金属电容器，所述第二金属电容器连接在所述高压发生单元的输出端子和所述内部电压的供应端子之间。
13.如权利要求12所述的高压发生电路，其中，最后一级的高压发生单元的第二金属电容器是存储电容器。
14.如权利要求12所述的高压发生电路，其中，所述第一金属电容器和所述第二金属电容器中的每个与半导体衬底间隔开，并且与所述半导体衬底电绝缘。
15.如权利要求12所述的高压发生电路，其中，所述第一金属二极管型开关器件和所述第二金属二极管型开关器件中的每个与半导体衬底间隔开，并且与所述半导体衬底电绝缘。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0146384 | 2012-12-14 | ||
| KR1020120146384A KR20140077502A (ko) | 2012-12-14 | 2012-12-14 | 저항성 메모리 장치를 위한 고전압 발생 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103872041A CN103872041A (zh) | 2014-06-18 |
| CN103872041B true CN103872041B (zh) | 2018-01-26 |
Family
ID=50910418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310240856.1A Active CN103872041B (zh) | 2012-12-14 | 2013-06-18 | 用于阻变存储装置的高压发生电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9142291B2 (zh) |
| KR (1) | KR20140077502A (zh) |
| CN (1) | CN103872041B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140077502A (ko) * | 2012-12-14 | 2014-06-24 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치를 위한 고전압 발생 회로 |
| KR20210078099A (ko) | 2019-12-18 | 2021-06-28 | 삼성전자주식회사 | 반도체 메모리 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1627522A (zh) * | 2003-12-11 | 2005-06-15 | 富士通株式会社 | 半导体器件及其制造方法 |
| CN101212176A (zh) * | 2006-12-27 | 2008-07-02 | 恩益禧电子股份有限公司 | 升压电路 |
| JP4830437B2 (ja) * | 2005-10-03 | 2011-12-07 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| CN102290981A (zh) * | 2011-05-23 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电荷泵电路和采用所述电荷泵电路的闪速存储器 |
| CN102800359A (zh) * | 2011-05-25 | 2012-11-28 | 中国科学院微电子研究所 | 一种半导体存储器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761115A (en) * | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
| US8102018B2 (en) * | 2005-05-09 | 2012-01-24 | Nantero Inc. | Nonvolatile resistive memories having scalable two-terminal nanotube switches |
| TWI502522B (zh) * | 2008-03-25 | 2015-10-01 | Nantero Inc | 以碳奈米管為基礎的類神經網路及其製造及使用方法 |
| US7855923B2 (en) * | 2008-10-31 | 2010-12-21 | Seagate Technology Llc | Write current compensation using word line boosting circuitry |
| TWI393978B (zh) * | 2009-07-14 | 2013-04-21 | Au Optronics Corp | 液晶顯示器及其移位暫存裝置 |
| US8253171B1 (en) * | 2009-08-27 | 2012-08-28 | Lockheed Martin Corporation | Two terminal nanotube switch, memory array incorporating the same and method of making |
| US8351239B2 (en) * | 2009-10-23 | 2013-01-08 | Nantero Inc. | Dynamic sense current supply circuit and associated method for reading and characterizing a resistive memory array |
| KR20140077502A (ko) * | 2012-12-14 | 2014-06-24 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치를 위한 고전압 발생 회로 |
-
2012
- 2012-12-14 KR KR1020120146384A patent/KR20140077502A/ko not_active Application Discontinuation
-
2013
- 2013-03-18 US US13/846,327 patent/US9142291B2/en active Active
- 2013-06-18 CN CN201310240856.1A patent/CN103872041B/zh active Active
-
2015
- 2015-08-20 US US14/831,269 patent/US9418736B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1627522A (zh) * | 2003-12-11 | 2005-06-15 | 富士通株式会社 | 半导体器件及其制造方法 |
| JP4830437B2 (ja) * | 2005-10-03 | 2011-12-07 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| CN101212176A (zh) * | 2006-12-27 | 2008-07-02 | 恩益禧电子股份有限公司 | 升压电路 |
| CN102290981A (zh) * | 2011-05-23 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电荷泵电路和采用所述电荷泵电路的闪速存储器 |
| CN102800359A (zh) * | 2011-05-25 | 2012-11-28 | 中国科学院微电子研究所 | 一种半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9142291B2 (en) | 2015-09-22 |
| US9418736B2 (en) | 2016-08-16 |
| KR20140077502A (ko) | 2014-06-24 |
| US20140169065A1 (en) | 2014-06-19 |
| CN103872041A (zh) | 2014-06-18 |
| US20150357037A1 (en) | 2015-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103247595B (zh) | 可调折线电阻器 | |
| CN109155310A (zh) | 存储器单元及存储器阵列 | |
| CN103247618B (zh) | 折线电阻器结构 | |
| US9853541B2 (en) | Switched-capacitor DC-to-DC converters and methods of fabricating the same | |
| US20090236908A1 (en) | Reservoir capacitor and semiconductor memory device including the same | |
| CN101488502A (zh) | 非易失性半导体存储装置 | |
| US20240130113A1 (en) | Semiconductor device including integrated capacitor and vertical channel transistor and methods of forming the same | |
| US9812457B1 (en) | Ultra high density integrated composite capacitor | |
| CN103872041B (zh) | 用于阻变存储装置的高压发生电路 | |
| CN100547766C (zh) | 具有增加电容的嵌入式dram及其制造方法 | |
| US9520506B2 (en) | 3D high voltage charge pump | |
| US20090200537A1 (en) | Phase change memory device preventing contact loss and method for manufacturing the same | |
| US9640445B1 (en) | Methods of fabricating switched-capacitor DC-to-DC converters | |
| US9472469B2 (en) | Back gate in select transistor for eDRAM | |
| CN101540194B (zh) | 存储电容器及包括存储电容器的半导体存储器件 | |
| CN116896870A (zh) | 具有连接到存储器元件的二极管的半导体元件的制备方法 | |
| KR101095724B1 (ko) | 저장 캐패시터를 포함하는 반도체 장치 및 그의 형성 방법 | |
| Tanzawa | On-chip switched-capacitor DC-DC converter in memory technology: State of the art and challenges | |
| KR20130072043A (ko) | 반도체 소자 및 제조방법 | |
| KR20090090204A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |