CN103871879A - 晶体管结构及其形成方法 - Google Patents
晶体管结构及其形成方法 Download PDFInfo
- Publication number
- CN103871879A CN103871879A CN201210526017.1A CN201210526017A CN103871879A CN 103871879 A CN103871879 A CN 103871879A CN 201210526017 A CN201210526017 A CN 201210526017A CN 103871879 A CN103871879 A CN 103871879A
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- semiconductor substrate
- side wall
- extension area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims description 58
- 230000015572 biosynthetic process Effects 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 239000000956 alloy Substances 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 description 7
- 230000036632 reaction speed Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012190 activator Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明提出一种晶体管的形成方法以及晶体管结构，在源/漏极形成之后，对源/漏极进行蚀刻形成结深与形状可控的源/漏极延伸区凹槽，同时可以通过深度控制源/漏极延伸区的结深，在降低预定的晶体管串联电阻的同时来控制晶体管的短沟道效应，从而达到有效提高晶体管的驱动性能的目的。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及晶体管结构及其形成方法。
背景技术
微电子产业随着摩尔定律的推演，朝着更小尺度和线宽极限逼近。伴随着器件特征尺寸不断下降，常规的微缩方法遇到了以短沟道效应为核心的一系列问题。例如，随着晶体管进一步微缩，晶体管的寄生串联电阻也急剧增加，降低了整个晶体管的反应速度。
近年来，为了提高晶体管速度引入了应变工程（Strain Engineering）技术。应变工程中一个主要技术是晶体管源/漏选择外延不同晶格的衬底材料合金。其中，该技术的主要制作方式为：通过蚀刻晶体管的源/漏极掺杂区域，形成不同剖面形状的源/漏极凹槽，并使用选择性外延技术在源/漏极区域凹槽中生长不同晶格的外延合金层，从而对沟道内部产生所需的压应力或拉应力，改善沟道载流子迁移率，进而提高晶体管的整体速度。
但是，随着技术节点的进一步缩减，如何在应变工程工艺的基础上降低晶体管的串联电阻提高晶体管的速度便成为保持晶体管性能的关键所在。一般来说，晶体管的串联电阻包括源/漏区的方块电阻，其中源/漏延伸区的方块电阻占主要地位。方块电阻的大小由源/漏区的结深（junction depth）与源/漏极区的掺杂浓度决定。然而，现有技术中通常为了控制短沟道效应，源/漏延伸区的结深一般要求很小，导致源/漏延伸区的方块电阻过大。
因此采用高迁移率合金材料降低源/漏延伸区的方块电阻成为一种新方法，现有的方法通常是通过在形成源/漏极凹槽的同时通过特殊的横向腐蚀方法形成源/漏延伸区，该方法需要兼顾源/漏极与源/漏延伸区的不同要求，较难控制源/漏延伸区结深与形状，所述源/漏延伸区的形状如果过浅的话将会导致方块电阻过大，所述源/漏延伸区的形状如果过深的话将会短沟道效应很严重，同时外延的方式也无法独立优化平衡。
因此，如何精确控制形成的源/漏极延伸区凹槽的剖面形状与深度，优化源漏延伸区合金的外延工艺，控制结深减少方块电阻的同时控制短沟道效应，进而提高整个晶体管的反应速度便成了本领域技术人员亟需解决的问题。
发明内容
本发明提出的晶体管结构及其形成方法，其目的在于降低晶体管的方块电阻的同时控制短沟道效应，从而提高晶体管的反应速度。
本发明提出一种晶体管的形成方法，包括：
提供半导体衬底，在所述半导体衬底上设有虚拟栅电极结构和虚拟侧墙，所述虚拟栅电极结构包括虚拟栅介质层以及形成于所述虚拟栅介质层上的虚拟栅电极，所述虚拟侧墙形成于所述虚拟栅介质层和所述虚拟栅电极两侧；
对所述虚拟侧墙两侧的所述半导体衬底进行刻蚀，形成源/漏极凹槽；
在所述源/漏极凹槽内形成源/漏极；
去除所述虚拟侧墙；
对所述源/漏极以及半导体衬底进行刻蚀，形成源/漏极延伸区凹槽，所述源/漏极延伸区凹槽的深度小于源/漏极凹槽的深度；
在所述源/漏极延伸区凹槽内形成源/漏极延伸区。
进一步的，在所述晶体管的形成方法中，在所述源/漏极延伸区凹槽内形成源/漏极延伸区之后，还包括：
在所述虚拟栅介质层和所述虚拟栅电极的两侧重新形成侧墙；
在所述侧墙的两侧形成隔离介质层，所述隔离介质层覆盖在所述半导体衬底上；
去除所述虚拟栅电极与虚拟栅介质层，暴露出所述半导体衬底；
在所述半导体衬底上重新形成栅电极结构，所述栅电极结构包括栅介质层以及形成于所述栅介质层上的栅电极。
进一步的，在所述晶体管的形成方法中，所述虚拟栅电极结构还包括补偿侧墙，所述补偿侧墙形成于所述虚拟栅介质层和所述虚拟栅电极的两侧，所述虚拟侧墙形成于所述补偿侧墙的两侧。
进一步的，在所述晶体管的形成方法中，所述源/漏极凹槽的形状为三角形、矩形、菱形、∑形、D形或C形。
进一步的，在所述晶体管的形成方法中，采用外延生长法在所述源/漏极凹槽内形成源/漏极。
进一步的，在所述晶体管的形成方法中，所述源/漏极的深度为5nm~100nm。
进一步的，在所述晶体管的形成方法中，所述源/漏极的材料为半导体衬底材料的合金。
进一步的，在所述晶体管的形成方法中，所述源/漏极的材料为硅锗或者碳化硅。
进一步的，在所述晶体管的形成方法中，使用干法刻蚀或湿法刻蚀对所述源/漏极以及半导体衬底进行刻蚀，形成源/漏极延伸区凹槽。
进一步的，在所述晶体管的形成方法中，使用外延生长法在所述源/漏极延伸区凹槽内形成源/漏极延伸区。
进一步的，在所述晶体管的形成方法中，所述源/漏极延伸区的材料为半导衬底材料的合金。
进一步的，在所述晶体管的形成方法中，所述源/漏极延伸区的材料为硅锗或者碳化硅。
进一步的，在所述晶体管的形成方法中，所述源/漏极延伸区不掺杂或者原位掺杂或使用离子注入掺杂。
进一步的，所述源/漏极延伸区凹槽的形状为三角形、矩形、菱形、∑形、D形或C形。
进一步的，在所述晶体管的形成方法中，所述源/漏极延伸区的深度为2nm~35nm。
进一步的，本发明还提出一种晶体管结构，采用上文所述的方法形成，包括：
半导体衬底；
栅电极结构，形成在所述半导体衬底上，所述栅电极结构包括栅介质层以及形成于所述栅介质层上的栅电极；
侧墙，形成于所述栅介质层和所述栅电极两侧;
源/漏极，形成于所述半导体衬底中且位于所述栅电极结构的两侧；
源/漏极延伸区，形成于所述半导体衬底中且位于所述源/漏极上，并延伸至所述侧墙的下方；
隔离介质层，形成于所述半导体衬底上且覆盖所述栅电极结构及源漏结构。
与现有技术相比，本发明的有益效果主要体现在于：在源/漏极形成之后，对源/漏极进行蚀刻形成结深与形状可控的源/漏极延伸区凹槽，同时可以通过深度控制源/漏极延伸区的结深，在形成预定的晶体管串联电阻的同时来控制晶体管的短沟道效应，从而达到有效提高晶体管的驱动性能的目的。
附图说明
图1为本发明一实施例中晶体管形成方法的流程图；
图2~图11为本发明一实施例中形成晶体管步骤的剖面结构示意图。
具体实施方式
为了便于理解，下面结合图1至图11和具体实施例对本发明进行进一步的描述。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2和图3，首先执行步骤S101，提供半导体衬底100，在所述半导体衬底100上设有虚拟栅电极结构和虚拟侧墙500，所述虚拟栅电极结构包括虚拟栅介质层200以及形成于所述虚拟栅介质层200上的虚拟栅电极300，所述虚拟侧墙500形成于所述虚拟栅介质层200和所述虚拟栅电极300两侧。
其中，所述半导体衬底100中还形成有浅沟道隔离层110，所述半导体衬底100可以是硅衬底、硅锗衬底或绝缘体上硅衬底。较佳的，所述虚拟栅电极结构还包括补偿侧墙400，其材质为氧化硅。所述补偿侧墙400形成于所述虚拟栅介质层200和所述虚拟栅电极300的两侧，所述虚拟侧墙500形成于所述补偿侧墙400的两侧，其材质为氮化硅。所述虚拟侧墙500的作用之一是作为刻蚀的阻挡，限定后续形成的源/漏极凹槽610的宽度，防止后续刻蚀源/漏极凹槽时对所述半导体衬底100有额外的刻蚀，避免结深较深的源/漏极与沟道区直接接触，从而可以抑制短沟道效应。
请参考图4，执行步骤S102，对所述虚拟侧墙500两侧的半导体衬底100进行刻蚀，形成源/漏极凹槽610。可以采用干法刻蚀或湿法腐蚀对所述半导体衬底100进行刻蚀；所述源/漏极凹槽610的形状可以为三角形、矩形、菱形、∑形、D形或C形，例如是矩形。
请参考图5，执行步骤S103，在所述源/漏极凹槽610内形成源/漏极620。在本实施例中，采用外延生长法在所述源/漏极凹槽610内形成源/漏极620；所述源/漏极620可以原位掺杂或使用离子注入掺杂。所述源/漏极620的深度为5nm~100nm，材料为半导体衬底100材料的合金，例如在硅衬底上为硅锗或者碳化硅，从而对沟道内部产生所需的压应力或拉应力，从而提高电子或空穴的迁移率。所述源/漏极620可以原位掺杂或使用离子注入掺杂，在形成源/漏极620之后可进行退火工艺，激活杂质。
请参考图6，执行步骤S104，去除所述虚拟侧墙500。可采用常规的湿法腐蚀或干法刻蚀方法去除所述虚拟侧墙500，暴露出所述补偿侧墙400与所述半导体衬底100。由于后续步骤需要继续刻蚀所述半导体衬底100与所述源/漏极620，所以需要先去除所述虚拟侧墙500。
请参考图7，执行步骤S105，对所述源/漏极620以及半导体衬底100进行刻蚀，形成源/漏极延伸区凹槽710，所述源/漏极延伸区凹槽710的深度小于源/漏极凹槽610的深度。其中，采用干法刻蚀或湿法刻蚀工艺对所述源/漏极620以及所述半导体衬底100进行刻蚀，形成所述源/漏极延伸区凹槽710延伸至所述虚拟侧墙500下，形状可以为三角形、矩形、菱形、∑形、D形或C形，例如是矩形。
请参考图8，执行步骤S106，在所述源/漏极延伸区凹槽710内形成源/漏极延伸区720。其中，在本实施例中，使用外延生长法在所述源/漏极延伸区凹槽710内形成源/漏极延伸区720；所述源/漏极延伸区720的材料为半导体衬底100材料的合金，例如在硅衬底上为硅锗或者碳化硅，所述源/漏极延伸区720可以原位掺杂或使用离子注入掺杂，优选原位掺杂。所述源/漏极延伸区720的深度为2nm～35nm，例如是20nm；宽度为1nm～30nm，例如是25nm。一般来说，所述源/漏极延伸区720掺杂会进一步的降低方块电阻，同时所述源/漏极延伸区720的结深越深，方块电阻也会越小。但是所述源/漏极延伸区720的结深越深，短沟道效应也会越明显。由于本发明可以控制步骤S105形成可控深度的源/漏极延伸区凹槽710，从而控制形成所述源/漏极延伸区720的结深，进而在减少方块电阻的同时控制短沟道效应，达到降低方块电阻提高晶体管反应速度的目的。同时，通过外延合金材料，提高导电迁移率，因而也降低了源/漏机延伸区720的方块电阻，进而降低总体串联电阻。在形成源/漏机延伸区720之后可进行结深较浅的注入掺杂与退火工艺，激活杂质。
请参考图9，执行步骤S107，在所述虚拟栅介质层200和所述虚拟栅电极300的两侧形成侧墙500’。所述侧墙500’形成于所述补偿侧墙400的两侧。
请参考图10，执行步骤S108，在所述侧墙500’的两侧形成隔离介质层800，所述隔离介质层800覆盖在所述半导体衬底100上，起绝缘作用。所述隔离介质层800形成于所述侧墙500’的两侧，并采用化学机械研磨工艺暴露出所述虚拟栅电极300的顶部。
继续参考图10，执行步骤S109，去除所述虚拟栅电极300与虚拟栅介质层200，暴露出所述半导体衬底100。使用常规的刻蚀方法去除所述虚拟栅电极300与虚拟栅介质层200，暴露出所述半导体衬底100。为后续生长栅电极做准备。
请参考图11，执行步骤S110，在所述半导体衬底100上形成栅电极结构。所述栅电极结构包括栅介质层200’以及形成于所述栅介质层200’上的栅电极300’。重新形成的栅介质层200’例如是高K/界面氧化层的复合型栅介质，重新形成的栅电极300’与金属栅电极。此工艺可采用常规的后栅电极工艺形成栅介质层200’以及栅电极300’，在此不再赘述。
根据本发明的另一面，还提出了使用上述方法形成的一种晶体管结构，请参考图11，包括：
半导体衬底100；
栅电极结构，形成在所述半导体衬底100上，所述栅电极结构包括栅介质层200’以及形成于所述栅介质层200’上的栅电极300’;
侧墙500’，形成于所述栅介质层200’和所述栅电极300’两侧;
源/漏极620’，形成于所述半导体衬底100中且位于所述栅电极结构的两侧；
源/漏极延伸区720，形成于所述半导体衬底100中且位于所述源/漏极620’上，并延伸至所述侧墙500’的下方；
隔离介质层800，形成于所述侧墙500’的两侧且覆盖所述半导体衬底100。
其中，所述半导体衬底100中还可形成有浅沟道隔离层110；所述栅电极结构还包括补偿侧墙400，所述补偿侧墙400形成于所述栅介质层200’和所述栅电极300’的两侧，所述侧墙500’形成于所述补偿侧墙400的两侧；所述源/漏极620’的形状为三角形、矩形、菱形、∑形、D形或C形，例如是矩形；所述源/漏极620’的深度为5nm～100nm，例如是60nm；所述源/漏极延伸区720’的形状为三角形、矩形、菱形、∑形、D形或C形，例如是矩形，所述源/漏极延伸区720’的深度为2nm～35nm，例如是20nm；宽度为1nm～30nm，例如是25nm。
以上仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (16)
1.一种晶体管的形成方法，包括：
提供半导体衬底，在所述半导体衬底上设有虚拟栅电极结构和虚拟侧墙，所述虚拟栅电极结构包括虚拟栅介质层以及形成于所述虚拟栅介质层上的虚拟栅电极，所述虚拟侧墙形成于所述虚拟栅介质层和所述虚拟栅电极两侧；
对所述虚拟侧墙两侧的所述半导体衬底进行刻蚀，形成源/漏极凹槽；
在所述源/漏极凹槽内形成源/漏极；
去除所述虚拟侧墙；
对所述源/漏极以及半导体衬底进行刻蚀，形成源/漏极延伸区凹槽，所述源/漏极延伸区凹槽的深度小于源/漏极凹槽的深度；
在所述源/漏极延伸区凹槽内形成源/漏极延伸区。
2.如权利要求1所述的晶体管的形成方法，其特征在于：在所述源/漏极延伸区凹槽内形成源/漏极延伸区之后，还包括：
在所述虚拟栅介质层和所述虚拟栅电极的两侧重新形成侧墙；
在所述侧墙的两侧形成隔离介质层，所述隔离介质层覆盖在所述半导体衬底上；
去除所述虚拟栅电极与虚拟栅介质层，暴露出所述半导体衬底；
在所述半导体衬底上重新形成栅电极结构，所述栅电极结构包括栅介质层以及形成于所述栅介质层上的栅电极。
3.如权利要求1所述的晶体管的形成方法，其特征在于：所述虚拟栅电极结构还包括补偿侧墙，所述补偿侧墙形成于所述虚拟栅介质层和所述虚拟栅电极的两侧，所述虚拟侧墙形成于所述补偿侧墙的两侧。
4.如权利要求1所述的晶体管的形成方法，其特征在于：所述源/漏极凹槽的形状为三角形、矩形、菱形、∑形、D形或C形。
5.如权利要求1所述的晶体管的形成方法，其特征在于：采用外延生长法在所述源/漏极凹槽内形成源/漏极。
6.如权利要求5所述的晶体管的形成方法，其特征在于：所述源/漏极的深度为5nm~100nm。
7.如权利要求5所述的晶体管的形成方法，其特征在于：所述源/漏极的材料为半导体衬底材料的合金。
8.如权利要求7所述的晶体管形成方法，其特征在于：所述源/漏极的材料为硅锗或者碳化硅。
9.如权利要求1所述的晶体管形成方法，其特征在于：使用干法刻蚀或湿法刻蚀对所述源/漏极以及半导体衬底进行刻蚀，形成源/漏极延伸区凹槽。
10.如权利要求1所述的晶体管的形成方法，其特征在于：使用外延生长法在所述源/漏极延伸区凹槽内形成源/漏极延伸区。
11.如权利要求10所述的晶体管的形成方法，其特征在于：所述源/漏极延伸区的材料为半导衬底材料的合金。
12.如权利要求11所述的晶体管形成方法，其特征在于：所述源/漏极延伸区的材料为硅锗或者碳化硅。
13.如权利要求11所述的晶体管的形成方法，其特征在于：所述源/漏极延伸区不掺杂或者原位掺杂或使用离子注入掺杂。
14.如权利要求11所述的晶体管的形成方法，其特征在于：所述源/漏极延伸区凹槽的形状为三角形、矩形、菱形、∑形、D形或C形。
15.如权利要求11所述的晶体管的形成方法，其特征在于：所述源/漏极延伸区的深度为2nm~35nm。
16.一种晶体管结构，采用如权利要求1至14所述的方法形成，包括：
半导体衬底；
栅电极结构，形成在所述半导体衬底上，所述栅电极结构包括栅介质层以及形成于所述栅介质层上的栅电极；
侧墙，形成于所述栅介质层和所述栅电极两侧;
源/漏极，形成于所述半导体衬底中且位于所述栅电极结构的两侧；
源/漏极延伸区，形成于所述半导体衬底中且位于所述源/漏极上，并延伸至所述侧墙的下方；
隔离介质层，形成于所述侧墙的两侧且覆盖所述半导体衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526017.1A CN103871879B (zh) | 2012-12-07 | 2012-12-07 | 晶体管结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526017.1A CN103871879B (zh) | 2012-12-07 | 2012-12-07 | 晶体管结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103871879A true CN103871879A (zh) | 2014-06-18 |
| CN103871879B CN103871879B (zh) | 2016-09-07 |
Family
ID=50910294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210526017.1A Active CN103871879B (zh) | 2012-12-07 | 2012-12-07 | 晶体管结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103871879B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258216A1 (en) * | 2007-04-18 | 2008-10-23 | Sony Corporation | Semiconductor device and method for manufacturing the same |
| CN101677063A (zh) * | 2008-09-16 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 一种半导体元件及其形成方法 |
| CN102362344A (zh) * | 2008-12-31 | 2012-02-22 | 先进微装置公司 | 有具逐渐成形构造的嵌入应变引发材料的晶体管 |
-
2012
- 2012-12-07 CN CN201210526017.1A patent/CN103871879B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258216A1 (en) * | 2007-04-18 | 2008-10-23 | Sony Corporation | Semiconductor device and method for manufacturing the same |
| CN101677063A (zh) * | 2008-09-16 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 一种半导体元件及其形成方法 |
| CN102362344A (zh) * | 2008-12-31 | 2012-02-22 | 先进微装置公司 | 有具逐渐成形构造的嵌入应变引发材料的晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103871879B (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101764062B (zh) | 具有高掺杂源/漏极和应变增强器的n型场效应晶体管 | |
| US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
| KR101656148B1 (ko) | 에피택셜 채널 소자에 대한 전위 응력 기억 기법을 포함하는 트랜지스터 소자 및 그 제조방법 | |
| US9755051B2 (en) | Embedded shape sige for strained channel transistors | |
| US7700450B2 (en) | Method for forming MOS transistor | |
| US9691898B2 (en) | Germanium profile for channel strain | |
| US9034741B2 (en) | Halo region formation by epitaxial growth | |
| US9306016B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9490363B2 (en) | Tunneling field effect transistor having a three-side source and fabrication method thereof | |
| KR20140050700A (ko) | 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법 | |
| US20140097402A1 (en) | Semiconductor structure and method for forming the same | |
| CN102403227B (zh) | 台阶状硅锗源/漏结构的制造方法 | |
| CN103021848B (zh) | 一种锗硅异质结隧穿场效应晶体管及其制备方法 | |
| CN109300789A (zh) | 半导体结构及其形成方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| US8664068B2 (en) | Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| CN107658227B (zh) | 源/漏的形成方法以及半导体器件的形成方法 | |
| CN103779218B (zh) | 半导体器件及其制造方法 | |
| CN103794501A (zh) | 晶体管及其形成方法 | |
| CN103871879A (zh) | 晶体管结构及其形成方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN102903636A (zh) | Mos晶体管的制造方法 | |
| CN103578987A (zh) | 半导体器件及其制造方法 | |
| CN104916540A (zh) | 一种应变沟道晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |