CN103871848A - 一种超浅结均匀性的改善方法 - Google Patents

一种超浅结均匀性的改善方法 Download PDF

Info

Publication number
CN103871848A
CN103871848A CN201210544419.4A CN201210544419A CN103871848A CN 103871848 A CN103871848 A CN 103871848A CN 201210544419 A CN201210544419 A CN 201210544419A CN 103871848 A CN103871848 A CN 103871848A
Authority
CN
China
Prior art keywords
silicon chip
implantation
ion
improvement method
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210544419.4A
Other languages
English (en)
Inventor
李超波
邹志超
窦伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210544419.4A priority Critical patent/CN103871848A/zh
Publication of CN103871848A publication Critical patent/CN103871848A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明公开了一种超浅结均匀性的改善方法,包含:将硅基片的表面进行预非晶化;从被预非晶化的表面对所述硅基片进行离子注入,得到P型硅基片或N型硅基片;修复所述硅基片表面由于所述预非晶化造成的晶格损伤。本发明提供的超浅结均匀性的改善方法,与直接用掺杂离子进行注入相比,预先用氦离子对硅基片的表面进行离子注入,破坏硅基片表面晶格结构以达到预非晶化,然后再进行所需要的离子注入,最后进行退火处理恢复被破坏的表面晶格,形成超浅结,故本发明可有效提高离子注入后,硅基片的注入离子剂量的均匀性,从而提高后续在硅基片上制备MOS器件的电学性能。

Description

一种超浅结均匀性的改善方法
技术领域
本发明涉及半导体制造领域,特别涉及一种改善超浅结均匀性的方法
背景技术
等离子体浸没离子注入(Plasma ImmersionIonImplantation,PIII)技术被认为是替代传统的束线离子注入IBII制作超浅结的一项新的掺杂技术。PIII是将基片直接浸没在等离子体中,当基片台加负脉冲偏压时,在电子等离子体频率倒数的时间尺度内,基片表面附件等离子体中的电子被排斥,剩下惯性较大的离子形成离子母体鞘层。随后,在离子等离子体频率的时间内离子被加速注入到基片中,这导致等离子体与鞘层之间的边界向等离子体区域推进,暴露出的新离子又被提取出来,即鞘层随着离子的运动而扩张。在更长时间尺度内,鞘层稳定于稳态的蔡尔德定律鞘层(等离子体中离子运动满足蔡尔德定律)。PIII与IBII相比有很多优:首先PIII没有IBII的离子提取、聚焦、扫描等装置,设备简单,成本低;其次PIII为非扫描式掺杂,可实现大面积同时注入,注入效率高;再次IBII为line-of-sight过程,而PIII为outline-of-sight过程,能实现三维复杂结构工件的掺杂;还有PIII掺杂离子能量分布很宽,注入能量无理论限制,能实现高剂量、低能量离子掺杂。
传统的直接利用PIII技术进行超浅结制备的方法,将基片放入真空腔室中直接进行离子注入。由于离子注入时基片台的边缘效应使的注入基片中心处的注入剂量较高,边缘处的注入剂量较低。随着基片尺寸的增大(100mm到200mm到300mm)注入的非均匀性问题更加明显。如何在形成超浅结的同时进行均匀的离子注入亟待解决。离子注入的均匀性是衡量PIII系统的主要参数指标。
发明内容
本发明要解决的技术问题是提供一种超浅结均匀性的改善方法,解决了现有超浅结的制备方法在离子注入时由于硅基片台的边缘效应使硅基片中心处的注入剂量较高,边缘处的注入剂量较低,从而导致超浅结不均匀的问题。
为解决上述问题,本发明提供了超浅结均匀性的改善方法,包含:
将硅基片的表面进行预非晶化;
从被预非晶化的表面对所述硅基片进行离子注入;
修复所述硅基片表面由于所述预非晶化造成的晶格损伤。
进一步地,所述预非晶化是对所述硅基片的表面进行离子注入。
进一步地,在进行所述预非晶化离子注入时采用氦离子。
进一步地,对所述硅基片进行离子注入的方法包含等离子体浸没离子注入法。
进一步地,对所述硅基片进行离子注入时注入的离子包含磷离子或硼离子。
进一步地,在用所述磷离子或硼离子对硅基片进行离子注入时,等离子中包含载气离子。
进一步地,对所述硅基片进行离子注入时离子注入的能量为100ev-2Kev。
进一步地,所述修复的方法包含采用快速退火处理。
进一步地,所述快速退火处理包含快速热退火或快速激光退火。
进一步地,所述硅基片的尺寸为100mm-200mm。
本发明提供的超浅结均匀性的改善方法,与直接用掺杂离子进行注入相比,预先用氦离子对硅基片的表面进行离子注入,破坏硅基片表面晶格结构以达到预非晶化,然后再进行所需要的离子注入,最后进行退火处理恢复被破坏的表面晶格,形成超浅结,故本发明可有效提高离子注入后,硅基片的注入离子剂量的均匀性,从而提高后续在硅基片上制备MOS器件的电学性能。
附图说明
图1为直接进行掺杂离子注入的剖面示意图;
图2为本发明实施例提供的超浅结均匀性的改善方法进行预非晶化的剖面示意图;
图3为本发明实施例提供的超浅结均匀性的改善方法在预非晶化的硅基片上进行掺杂离子注入的剖面示意图。
具体实施方式
图1为直接进行掺杂离子注入的剖面示意图。如图所示,硅基片1放置在PIII系统的真空腔室(未画出)中,同时外加负的脉冲电压,硅基片1周围的等离子体在负脉冲偏压的作用下产生正离子鞘层,正离子鞘层中的待掺杂正离子3在硅基片1上的负脉冲偏压的作用下,加速注入进硅基片1中。掺杂区域2表明了掺杂离子的注入结深,由于外加负偏压不会均匀分布在硅基片1之上,因此产生了不均匀的掺杂注入结深。
图2为进行预非晶化的剖面示意图,氦气或氢气在ICP放电的条件下产生等离子体,硅基片1放置在PIII系统的真空腔室(未画出)中,同时外加负的脉冲电压,硅基片1周围的等离子体在负脉冲偏压的作用下产生正离子鞘层,正离子鞘层中的氦离子或氢离子4在硅基片1上的负脉冲偏压的作用下,加速注入进硅基片1中,在注入的过程中轰击硅基片的晶格,破坏晶格从而产生预非晶化区域5,由于加载到硅基片的负脉冲电压的大小从中央到边缘递减,因此用氦离子或氢离子进行预非晶化时,预非晶化的深度从中央到边缘递减。
图3为在预非晶化的硅基片上,进行掺杂离子注入的剖面示意图。硅基片1的表面在预非晶化后,待注入离子在PIII系统的真空腔室中产生等离子体,硅基片1上外加负脉冲电压,在其周围产生待注入离子的正离子鞘层,正离子鞘层中的待注入离子7在负脉冲偏压的作用下,加速注入进表面被预非晶化后的硅基片1中,由于预非晶化的深度从中央到边缘递减,因此硅基片的晶向对注入深度的影响从中央到边缘递减,一定程度上减弱了硅基片1上负脉冲偏压的不均匀性对注入深度的影响,因此在预非晶化后进行离子注入,会取得更好的注入深度的均匀性,即形成比较均匀的超浅结区域6。
在待注入离子注入完成后对硅基片进行退火处理,例如快速热退火或快速激光退火,恢复损伤的晶格,由于进行预非晶化的离子不会对晶格恢复以及恢复后的晶格的电学性能有所影响,因此采取此种工艺过程进行注入,会达到比直接进行掺杂离子注入更好的效果。
最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种超浅结均匀性的改善方法,其特征在于,包含:
将硅基片的表面进行预非晶化;
从被预非晶化的表面对所述硅基片进行离子注入;
修复所述硅基片表面由于所述预非晶化造成的晶格损伤。
2.如权利要求1所述的改善方法,其特征在于,所述预非晶化是对所述硅基片的表面进行离子注入。
3.如权利要求2所述的改善方法,其特征在于,在进行所述预非晶化离子注入时采用氦离子或氢离子。
4.如权利要求1所述的改善方法,其特征在于,对所述硅基片进行离子注入的方法包含等离子体浸没离子注入法。
5.如权利要求4所述的改善方法,其特征在于,对所述硅基片进行离子注入时注入的离子包含磷离子或硼离子。
6.如权利要求5所述的改善方法,其特征在于,在用所述磷离子或硼离子对硅基片进行离子注入时,等离子中包含载气离子。
7.如权利要求4所述的改善方法,其特征在于,对所述硅基片进行离子注入时离子注入的能量为100ev-2Kev。
8.如权利要求1到7任一项所述的改善方法,其特征在于,所述修复的方法包含采用快速退火处理。
9.如权利要求8所述的改善方法,其特征在于,所述快速退火处理包含快速热退火或快速激光退火。
10.如权利要求1到7任一项所述的改善方法,其特征在于,所述硅基片的尺寸为100mm-200mm。
CN201210544419.4A 2012-12-14 2012-12-14 一种超浅结均匀性的改善方法 Pending CN103871848A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210544419.4A CN103871848A (zh) 2012-12-14 2012-12-14 一种超浅结均匀性的改善方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210544419.4A CN103871848A (zh) 2012-12-14 2012-12-14 一种超浅结均匀性的改善方法

Publications (1)

Publication Number Publication Date
CN103871848A true CN103871848A (zh) 2014-06-18

Family

ID=50910263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210544419.4A Pending CN103871848A (zh) 2012-12-14 2012-12-14 一种超浅结均匀性的改善方法

Country Status (1)

Country Link
CN (1) CN103871848A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022018A (zh) * 2014-06-19 2014-09-03 无锡宏纳科技有限公司 一种干法刻蚀等离子损伤修复工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561072A (en) * 1993-11-22 1996-10-01 Nec Corporation Method for producing shallow junction in surface region of semiconductor substrate using implantation of plasma ions
JPH09199719A (ja) * 1996-01-19 1997-07-31 Toshiba Corp 半導体装置の製造方法
US6465727B2 (en) * 2000-05-30 2002-10-15 Sanyo Electric Co., Ltd. Photovoltaic element and method of manufacturing the same
JP4387355B2 (ja) * 2003-02-19 2009-12-16 パナソニック株式会社 不純物導入方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561072A (en) * 1993-11-22 1996-10-01 Nec Corporation Method for producing shallow junction in surface region of semiconductor substrate using implantation of plasma ions
JPH09199719A (ja) * 1996-01-19 1997-07-31 Toshiba Corp 半導体装置の製造方法
US6465727B2 (en) * 2000-05-30 2002-10-15 Sanyo Electric Co., Ltd. Photovoltaic element and method of manufacturing the same
JP4387355B2 (ja) * 2003-02-19 2009-12-16 パナソニック株式会社 不純物導入方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022018A (zh) * 2014-06-19 2014-09-03 无锡宏纳科技有限公司 一种干法刻蚀等离子损伤修复工艺

Similar Documents

Publication Publication Date Title
KR101492533B1 (ko) 얕은 접합을 형성하기 위한 기술
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
JP2011513997A (ja) 太陽電池の連鎖注入の使用
KR20140012727A (ko) 컨포멀한 도핑을 위한 방법들 및 장치
JP2010541210A (ja) イオン注入によって活性化されるウェハ接合
CN103370769B (zh) 用于太阳能电池制造中的固相外延再生长的直流离子注入
KR20160110507A (ko) 좁은 반도체 구조체들의 이온 주입을 위한 기술들
CN107710417A (zh) 半导体装置的制造方法
CN107039253B (zh) 用于处理硅晶圆的方法
KR20100135733A (ko) 희석 가스에 의한 에탄 주입
CN101236895A (zh) 利用一个或多个半导体衬底制造材料的独立式厚度的方法
TWI527091B (zh) 半導體裝置之製造方法
CN103871848A (zh) 一种超浅结均匀性的改善方法
JP2014099477A (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
CN102779739A (zh) 功率半导体器件背面制造工艺
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
KR102129190B1 (ko) 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
CN114242656A (zh) P型mosfet器件及其制备方法
CN105097460A (zh) 一种解决离子注入机路径污染的方法
CN103871813A (zh) 一种半导体离子注入均匀性的改善方法
CN103871814A (zh) 一种半导体超浅结的制备方法
CN103000502A (zh) 一种在硅片上实施铝扩散的方法
CN103295913B (zh) 改善半导体器件负偏压温度不稳定性的方法
CN102918631A (zh) 无损结形成方法
JP2013008738A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618

RJ01 Rejection of invention patent application after publication