CN103854699B - 非易失性存储器及其操作方法以及计算装置 - Google Patents

非易失性存储器及其操作方法以及计算装置 Download PDF

Info

Publication number
CN103854699B
CN103854699B CN201310606617.3A CN201310606617A CN103854699B CN 103854699 B CN103854699 B CN 103854699B CN 201310606617 A CN201310606617 A CN 201310606617A CN 103854699 B CN103854699 B CN 103854699B
Authority
CN
China
Prior art keywords
storage unit
write
mode
memory
memory bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310606617.3A
Other languages
English (en)
Other versions
CN103854699A (zh
Inventor
金灿景
李相普
全晟现
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103854699A publication Critical patent/CN103854699A/zh
Application granted granted Critical
Publication of CN103854699B publication Critical patent/CN103854699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

公开了一种非易失性存储器及其操作方法以及计算装置。所述非易失性存储器包括多个存储体、逻辑控制器和多个读写（RW）电路。每一个存储体包括多个存储器单元。逻辑控制器包括分别对应于所述多个存储体的多个存储单元，且被构造为基于存储在各个存储单元中的模式信息来将写使能信号和读使能信号输出给各个存储体。RW电路分别与存储体连接，且被构造为响应于各个存储体的写使能信号和读使能信号来独立地启用或禁用个存储体的写操作和读操作。在模式信息被存储在各个存储单元之后的初始状态中，无论在相应的存储单元中存储的模式信息如何，逻辑控制器都激活各个存储体的写使能信号和读使能信号。

Description

非易失性存储器及其操作方法以及计算装置
要求于2012年11月29日提交到韩国知识产权局的第10-2012-0137079号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用合并与此。
技术领域
在此描述的本发明的构思的实施例涉及半导体存储器，更具体地讲，涉及非易失性存储器和非易失性存储器的操作方法。
背景技术
使用诸如硅（Si）、锗（Ge）、砷化镓（GaAs）、磷化铟（InP）等半导体材料来制造半导体存储器装置。半导体存储器装置通常被分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置在断电时失去存储的内容。易失性存储器装置包括随机存取存储器（RAM）、静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）等。非易失性存储器装置甚至在断电时也保留存储的内容。非易失性存储器装置包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、闪速存储器、相变RAM（PRAM）、磁RAM（MRAM）、电阻式RAM（RRAM）、铁电RAM（FRAM）等。特别地，通常快速地执行、消耗较少的电力并且具有良好的非易失性特性的MRAM会是下一代存储器。
发明内容
本发明构思的一方面提供了一种非易失性存储器，该非易失性存储器包括多个存储体（bank）、逻辑控制器和多个读写（RW）电路。每一个存储体包括多个存储器单元。逻辑控制器包括分别对应于所述多个存储体的多个存储单元，且被构造为基于存储在各个存储单元中的模式信息来将写使能信号和读使能信号输出给各个存储体。RW电路分别与存储体连接，且被构造为响应于各个存储体的写使能信号和读使能信号来独立地启用或禁用各个存储体的写操作和读操作。在模式信息被存储在各个存储单元之后的初始状态中，无论在各个存储单元中存储的模式信息如何，逻辑控制器都激活各个存储体的写使能信号和读使能信号。
在示意性实施例中，在每一个存储单元中存储的模式信息可以包括与读使能信号相关联的读位和与写使能信号相关联的写位。
在示意性实施例中，每一个存储体可以被控制为根据读位和写位的值以随机存取模式、只读模式、安全模式和易失性模式中的一个模式操作。
在示意性实施例中，当存储在从多个存储单元中选择的存储单元中的模式信息指示只读模式时，逻辑控制器还被构造为当在与选择的存储单元对应的存储体中执行写操作之后在选择的存储单元中设置写标记。
在示意性实施例中，逻辑控制器可以基于在选择的存储单元中存储的模式信息和设置的写标记来去激活供应给与选择的存储单元对应的RW电路的写使能信号。
在示意性实施例中，当存储在从多个存储单元中选择的存储单元中的模式信息指示易失性模式时，逻辑控制器还可以被构造为当在与选择的存储单元对应的存储体中执行写操作之后在选择的存储单元中设置重置标记。
在示意性实施例中，当与选择的存储单元对应的存储体被擦除(erase)时，逻辑控制器还可以被构造为重置在选择的存储单元中设置的重置标记。
在示意性实施例中，当执行断电时，响应于在选择的存储单元中存储的模式信息和设置的重置标记，逻辑控制器可以控制与选择的存储单元对应的RW电路，使得与选择的存储单元对应的存储体被擦除可重置选择的存储单元的重置标记。
在示意性实施例中，当执行重启（re-boot）时，响应于设置的重置标记，逻辑控制器可以控制与选择的存储单元对应的RW电路使得与选定的存储单元相对应的存储体被擦除，并且可以重置选择的存储单元的设置的重置标记。
在示意性实施例中，当存储在从多个存储单元中选择的存储单元中的模式信息指示安全模式时，响应于存储在选择的存储单元中的模式信息，逻辑控制器可以在选择的存储单元中设置写标记，并且可以去激活供应给与选择的存储单元对应的RW电路的写使能信号，并且可以在执行与选择的存储单元对应的存储体的写操作之后设置写标记。
在示意性实施例中，当存储在从多个存储单元中选择的存储单元中的模式信息指示安全模式时，逻辑控制器还可以在执行写操作之后的与选择的存储单元对应的存储体的读操作之后在选择的存储单元中设置读标记。
在示意性实施例中，逻辑控制器可以基于选择的存储单元的模式信息和设置的读标记，来去激活供应给与选择的存储单元对应的RW电路的读使能信号。
在示意性实施例中，当执行启动（boot）时，逻辑控制器可以重置设置的读标记。
本发明构思的另一个方面提供一种操作非易失性存储器的方法，所述非易失性存储器包括多个存储体。所述方法包括：将存储体分成至少两个组；基于对应的模式信息来确定所述至少两个组中的每一组的操作的模式，该模式信息指示在所述至少两个组中的每一组中是否允许读操作并且是否允许写操作。在决定所述至少两个组中的每一组的操作的模式之后的初始状态中，无论操作模式如何都允许所述至少两个组中的每一组的写操作和读操作。
在示意性实施例中，确定操作的模式的步骤可以包括确定所述至少两个组中的至少一个组处于允许写操作和读操作的随机存取模式。
在示意性实施例中，确定操作模式可以包括确定所述至少两个组中的至少一个组处于只读模式，其中，在所述只读模式中，执行一个写操作并且随后的写操作被禁止，以及允许读操作。
在示意性实施例中，确定操作的模式的步骤可以包括确定所述至少两个组中的至少一个组处于安全模式，其中，在所述安全模式中，在执行初始的写操作之后禁止写操作，以及在执行启动期间的读操作之后禁止读操作。
在示意性实施例中，确定操作模式可以包括确定所述至少两个组中的至少一个组处于易失性模式，其中，在所述易失性模式中，所述至少一个组在断电或通电时被擦除。
在示意性实施例中，所述方法还可以包括：改变至少一个存储体的操作模式；响应于操作模式的改变来擦除模式被改变的所述至少一个存储体。
在示意性实施例中，所述方法还可以包括：接收用于改变至少一个存储体的操作模式的改变请求；根据改变请求执行认证操作；在认证操作通过时允许根据改变请求的操作的模式的改变，并且在认证操作失败时拒绝改变请求。
本发明构思的另一方面提供了一种非易失性存储器，所述非易失性存储器包括：共享读写（RW）电路的多个存储器块，每一个存储器块包括多个存储器单元；逻辑控制器，包括分别对应于所述多个存储器块的多个存储单元，并且被构造为基于存储在各个存储单元中的操作模式信息来将写使能信号和读使能信号输出到各个存储器块。RW电路被构造为响应于各个存储器块的写使能信号和读使能信号来独立地启用或禁用各个存储器块的写操作和读操作。在操作模式信息被存储在各个存储单元之后的初始状态中，无论在各个存储单元中存储的操作模式信息如何，逻辑控制器都启用相应的存储器块的写使能信号和读使能信号。
通过本发明构思的实施例，存储体可以被划分为多个组。存储体的组可以按照不同的操作模式操作。因此，可以提高操作性能并提供用户便利性。
本发明构思的另一方面提供了一种计算系统，所述计算系统包括被构造为控制操作的模式的应用处理器和被构造为从应用处理器接收模式信息的非易失性存储器。该非易失性存储器包括：多个存储体，每一个存储体包括多个存储器单元；逻辑控制器，包括分别对应于所述多个存储体的多个存储单元，并且被构造为基于识别操作的模式的在各个的存储单元中存储的模式信息来激活和去激活被提供给相应的存储体的写使能信号和读使能信号；多个读写（RW）电路，该多个RW电路分别与多个存储体连接，并且被构造为响应于基于在各个存储单元中存储的对应的模式信息激活和去激活各个存储体的写使能信号和读使能信号来独立地启用或禁用各个存储体的写操作和读操作。
附图说明
根据下面参照附图的描述，上述和其它的目的和特征将变得明显，在各个图中相同的附图标记始终表示相同的部件，除非另有说明，在附图中：
图1是示意性地图示根据本发明构思的实施例的计算系统的框图；
图2是示意性地图示根据本发明构思的实施例的操作非易失性存储器的方法的流程图；
图3是示意性地图示根据本发明构思的实施例的非易失性存储器的框图；
图4是示意性地图示根据本发明构思的实施例的操作非易失性存储器的方法的流程图；
图5是示出根据本发明构思的实施例的存储体或者读写电路的操作模式的表；
图6是示意性地图示根据本发明构思的实施例的设置计算系统的模式的方法的流程图；
图7是示意性地图示根据本发明构思的实施例的的方法的流程图，在该方法中，计算系统控制处于只读模式中的非易失性存储器的至少一个存储体；
图8是示意性地图示根据本发明构思的实施例的的方法的流程图，在该方法中，计算系统控制处于安全模式中的至少一个存储体；
图9是示意性地图示根据本发明构思的实施例的的方法的流程图，在该方法中，计算系统控制处于易失性模式中的至少一个存储体；
图10是示意性地图示根据本发明构思的另一实施例的设置计算系统的模式的方法的流程图；
图11是示意性地图示根据本发明构思的另一实施例的设置计算系统的模式的方法的流程图；
图12是示意性地图示根据本发明构思的另一实施例的设置计算系统的模式的方法的流程图；
图13是示意性地图示根据本发明构思的实施例的存储器系统的框图；以及
图14是示意性地图示根据本发明构思的另一实施例的非易失性存储器的框图。
具体实施方式
将针对下面的详细描述和附图来详细地描述实施例。但是，本发明构思可以以各种不同的形式来实施，并且不应该被解释为只限于说明性实施例。确切地说，这些实施例作为例子被提供，使得本公开将是彻底的、完整的，并且，将向本领域的普通技术人员全面地传达本发明构思。
因此，关于本发明构思的一些实施例，可能对已知的处理、元件和技术不进行描述。除非另有说明，在所有的附图和说明书中相同的附图标记表示相同的元件，因此，将不会重复描述。在附图中，为了清楚起见，可以对层和区域的尺寸和相对尺寸进行放大。
将会理解，虽然在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是，这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分进行区分。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
为了容易描述，在本文中可以使用诸如“在……之下”、“在……下面”、“下部的”、“在……下方”、“在……上方”、“上部的”等空间相对术语来描述一个元件或特征与另一个元件或特征的关系，如图所示。将会理解，除了图中绘出的取向以外，空间相对术语旨在还涵盖装置在使用或操作中的不同的取向。例如，如果图中的装置被翻转，那么被描述为在其它的元件或特征的“下面”或“之下”或“下方”的元件将会被取向为在其它的元件或特征的“上面”。因此，示例性术语“在……下面”和“在……下方”可以涵盖“上面”和“下面”的两种取向。装置可以以另外的方式被取向（旋转90度或者以其它的取向），并且，相应地，解释本文中使用的空间相对描述符。另外，还将会理解，当一个层被提及为在两个层“之间”时，它可以是两个层之间的唯一层，或者，还可以存在一个或多个中间层。
本文中使用的术语仅仅出于描述特定实施例的目的，并且不应当限制本发明构思。如本文中使用的，单数形式“一个”、“一种”和“该”应当也包括复数形式，除非上下文中明确地另有说明。将会进一步理解，术语“包括”和/或“包含”在本说明书中使用时指定所述的特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它的特征、整体、步骤、操作、元件、组件和/或其集合的存在或添加。如本文中使用的，术语“和/或”包括相关列举项目中的一个或多个的所有的任何组合。此外，术语“示例性的”应当是指例子或实例。
将会理解，当一个元件或层被提到在另一个元件或层“上”，与另一个元件或层“连接”、“耦接”或者“相邻”时，它可以直接在另一个元件或层上，直接与另一个元件或层连接、耦接、或者相邻，或者，可以存在中间元件或层。与此形成对照的是，当一个元件被提到“直接在另一个元件或层上”，与另一个元件或层“直接连接”、“直接耦接”或“直接相邻”时，不存在中间元件或层。
除非另有定义，本文中使用的所有的术语（包括技术术语和科学技术）具有与本发明构思所属技术领域的普通技术人员所通常理解的含义相同的含义。将会进一步理解，诸如常用词典中定义的术语的术语应该被解释为具有与其在相关领域和/或本说明书的环境中的含义一致的含义，并且将不会被解释为理想化的或过于正式的意义，除非本文中另有明确的定义。
图1是示意性地示出根据本发明构思的实施例的计算系统1000的框图。例如，计算系统1000可以是移动多媒体装置。参照图1，计算系统1000包括应用处理器1100、非易失性存储器1200、存储装置1300、调制解调器1400和用户接口1500。
应用处理器1100控制计算系统1000的整体操作并执行逻辑运算。例如，应用处理器1100可以由片上系统（SoC）形成。
非易失性存储器1200可以用作计算系统1000的工作存储器。非易失性存储器1200可以包括各种类型的非易失性存储器，例如，磁RAM（MRAM）、相变RAM（PRAM）、电阻式RAM（RRAM）、铁电RAM（FRAM）等。在示出的示例中，假设非易失性存储器1200包括MRAM，但是本发明构思的实施例并不局限于此。
非易失性存储器1200可以从应用处理器1100接收地址ADDR、控制信号CTRL和命令CMD。此外，非易失性存储器1200可以与应用处理器1100交换数据DATA。非易失性存储器1200包括多个存储体111至11n。存储体111至11n中的每一个可以包括能够独立地执行读、写或擦除的一组存储器单元。
存储体111至11n可以被划分为多个组。例如，组可以被控制为在诸如随机存取模式、只读模式、安全模式和易失性模式的不同的操作模式中操作。组的操作模式可以由应用处理器110来控制。
图1示出，非易失性存储器1200包括多个存储体111至11n的示例。但是，本发明构思的实施例并不局限于此。例如，非易失性存储器1200可以包括多个存储器块，其中，每一个存储器块包括多个存储器单元。存储器块可以是共享外围电路来执行读、写或擦除的存储器单元的集合。存储器块可能不会同时执行读、写或擦除。从这些存储器块选择的一个存储器块可执行读、写或擦除。在各种实施例中，存储体可以包括多个存储器块。
下面将针对非易失性存储器1200的存储体（例如，存储体111至11n）来描述本发明构思的实施例。例如，将描述通过诸如随机存取模式、只读模式、安全模式和易失性模式的各种操作模式控制的非易失性存储器1200的存储体。但是，本教导的精神和范围也可以被扩展到存储器块。例如，除了不同时执行读、写或擦除的事实以外，本发明构思的实施例可以被应用到非易失性存储器1200的存储器块。同样地，可以通过诸如随机存取模式、只读模式、安全模式和易失性模式等的各种操作模式控制非易失性存储器1200的存储器块。
存储装置1300可以用作用于计算系统的存储设备（storage）。存储设备可以长时间段地保留数据。存储装置1300可以包括各种类型的非易失性存储器，诸如，闪速存储器、硬盘驱动器（HDD）、MRAM、PRAM、RRAM、FRAM等。
在示意性实施例中，非易失性存储器1200和存储装置1300可以被集成在组合的存储器中。存储器的第一部分可以用作非易失性存储器1200，并且存储器的第二部分可以用作存储装置1300。
调制解调器1400可以在应用处理器1100的控制下与外部装置执行有线或无线通信。调制解调器1400可以基于各种通信标准（诸，如WiFi、CDMA、GSM、LTE、Bluetooth、NFC等中的至少一个）进行通信。在示例性实施例中，调制解调器1400可以与应用处理器110一起构成片上系统。
用户接口1500被构造为与外部装置（未示出）交换信号。例如，用户接口1500可以包括一个或多个用户输入接口，诸如，键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器等。用户接口1500还可以包括一个或多个用户输出接口，例如，液晶显示器（LCD）、有机发光二极管（OLED）显示装置、有源矩阵OLED（AMOLED）显示装置、发光二极管（LED）、扬声器、电机等。
图2是示意性示出根据本发明构思的实施例的操作非易失性存储器1200的方法的流程图。参照图1和2，在操作S110中，多个存储体被划分为少两个组。在操作S120中，分别决定划分的组的读使能模式和写使能模式。可通过分别决定划分的组的读使能模式和写使能模式，来独立地控制划分的组的操作模式。
图3是示意性示出根据本发明构思的实施例的非易失性存储器1200的框图。参照图1和3，非易失性存储器1200包括多个存储体111至11n、多个读写（RW）电路121至12n和逻辑控制器130。
存储体111至11n中的每一个可以包括多个存储器单元。例如，包括在存储体111至11n中的每一个的存储器单元可以是磁存储器单元。此外，在存储体111至11n中的每一个中，存储器单元可以按照三维结构堆叠。
RW电路121至12n分别与存储体111至11n连接。RW电路121至12n可以独立地执行对存储体111至11n的读、写和擦除。RW电路121至12n可以与应用处理器1100交换数据。例如，RW电路121至12n可以将从存储体111至11n读取的数据输出到应用处理器1100，并且将从应用处理器1100传输的数据分别写入到存储体111至11n。
图3示出RW电路121至12n被设置在对应的存储体111至11n的一侧的示例。但是，本发明构思的实施例并不局限于此。RW电路121至12n中的每一个可以包括用于选择对应的存储体中的存储器单元的行的行解码器和用于选择存储器单元的列的列解码器。
RW电路121至12n中的每一个被构造为从逻辑控制器130接收读使能信号RE和写使能信号WE。当读使能信号RE被激活时，与激活的读使能信号RE对应的RW电路121至12n在逻辑控制器130的控制下执行读操作。当读使能信号RE被去激活时，无论逻辑控制器130的试图控制如何，与去激活的读使能信号RE对应的RW电路121至12n不执行读操作。当写使能信号WE被激活时，与激活的写使能信号WE对应的RW电路121至12n在逻辑控制器130的控制下执行写操作。当写使能信号WE被去激活时，无论逻辑控制器130的试图控制如何，与去激活的写使能信号WE对应的RW电路121至12n都不执行写操作。
也就是说，读使能信号RE分别允许和禁止RW电路121至12n中的每一个的读操作，并且写使能信号WE分别允许和禁止RW电路121至12n中的每一个的写操作。
逻辑控制器130被构造为控制非易失性存储器1200的整体操作。逻辑控制器130还被构造为响应于来自应用处理器1100的控制信号CTRL、命令CMD和地址ADDR来控制RW电路121至12n。
在示出的实施例中，逻辑控制器130包括存储电路140。存储电路140包括分别对应于存储体111至11n和/或RW电路121至12n的存储单元S1至Sn。
存储单元S1至Sn被构造为存储对应的存储体111至11n和/或RW电路121至12n的模式信息。模式信息可包括与读使能信号相关联的读位和与写使能信号相关联的写位。逻辑控制器130可以基于存储在存储单元S1至Sn中的模式信息，来激活或去激活读使能信号RE和写使能信号WE。也就是说，逻辑控制器130可以基于存储在存储单元S1至Sn中的模式信息，来控制存储体111至11n或RW电路121至12n的模式。
在各种实施例中，存储单元S1至Sn可以存储非易失性模式信息。例如，存储单元S1至Sn可以是模式寄存器。逻辑控制器130被构造为响应于从应用处理器1100传输的特定命令而进入模式寄存器设置模式。在模式寄存器设置模式中，逻辑控制器130可以根据从应用处理器1100传输的信息（例如，ADDR、CTRL、CMD或DATA）在存储单元S1至Sn中存储模式信息。
在示意性实施例中，存储单元S1至Sn可以是熔丝。当存储单元S1至Sn由例如电熔丝形成时，它们可以存储与模式寄存器相同的模式信息。当存储单元S1至Sn由例如激光熔丝形成时，它们可以通过激光切割来存储模式信息。
图4是示意性示出根据本发明构思的实施例的操作非易失性存储器1200的方法的流程图。图4示出在存储单元S1至Sn由模式寄存器形成时非易失性存储器1200操作的示例。
参照图1、3和4，在操作S210中，接收寄存器设置命令CMD。非易失性存储器1200的逻辑控制器130可以从应用处理器1100接收寄存器设置命令CMD。例如，逻辑控制器130可基于接收的寄存器设置命令CMD进入模式寄存器设置模式。
在操作S220中，非易失性存储器1200接收地址和模式信息。逻辑控制器130可以接收来自应用处理器1100的存储体的地址和与对应于所接收到的地址的存储体相关联的模式信息。模式信息可以以地址、命令、控制信号或数据形式从应用处理器1100传输到非易失性存储器1200。当模式信息以数据形式被传输时，用于传输模式信息的单独的数据路径可以被设置在RW电路121至12n和逻辑控制器130之间。
在操作S230中，逻辑控制器130根据接收到的地址在存储单元S1至Sn中存储模式信息。在操作S240中，逻辑控制器130响应于存储在存储单元S1至Sn中的模式信息来控制读使能信号RE和写使能信号WE。因此，逻辑控制器130可以激活或去激活分别与存储体111或11n或者RW电路121或12n相对应的读使能信号RE和写使能信号WE。
图5是示出根据本发明构思的实施例的根据模式信息的存储体111或11n或者读写电路121或12n的操作模式的表。参照图1、4和5，模式信息包括写信息W和读信息R。写信息W指示对应的存储体或RW电路的写模式，并且读信息R指示对应的存储体或RW电路的读模式。读信息R和写信息W可分别对应于如上所述的与读使能信号相关联的读位和与写使能信号相关联的写位，但不限于此。
参照图5中示出的示例，当写信息W和读信息R都具有第一值（例如，1）时，写使能信号WE和读使能信号RE被激活。于是，对应的存储体或RW电路被写使能和被读使能，由此响应于激活的写使能信号WE和读使能信号RE来执行写操作和读操作。因此，与存储有具有第一值的写信息W和具有第一值的读信息R的存储单元相对应的存储体或RW电路处于随机存取模式。
当写信息W具有第二值（例如，0）并且读信息R具有第一值时，写使能信号WE被初始地激活直到针对对应的存储体或RW电路执行写操作，并且然后该写使能信号WE被去激活。读使能信号RE被激活。于是，对应的存储体或RW电路被一次写使能，和读使能。因此，与存储有具有第二值的写信息W和具有第一值的读信息R的存储单元相对应的存储体或RW电路处于只读模式。
在示意性实施例中，与处于只读模式的存储体或RW电路相关联的存储单元还存储写标记作为附加模式信息。当在存储体或RW电路中初始地执行写操作时，设置存储单元的写标记，从而在写标记被重置之前禁止进一步的写操作。换句话说，当写标记处于重置状态中时，逻辑控制器130保持写使能信号WE处于激活状态，并且当写标记处于设置的状态时，逻辑控制器130去激活写使能信号WE。
再次参照图5，在写信息W和读信息R二者具有第二值时写使能信号WE被初始地激活直到针对对应的存储体或RW电路执行写操作，并且然后该使能信号WE被去激活。同样地，读使能信号RE被初始地激活直到（在计算系统1000的启动开始之后）执行读操作，并且然后该读使能信号RE被去激活。于是，对应的存储体或RW电路被一次写使能和一次读使能。因此，与存储有具有第二值的写信息W和具有第二值的读信息R的存储单元相对应的存储体或RW电路处于安全（或者，启动）模式。
在示意性实施例中，与处于安全模式的存储体或RW电路相关联的存储单元还存储写标记和读标记作为附加模式信息。当最存储体或RW电路中初始地执行写操作时，存储单元的写标记被设置，从而在写标记被重置之前禁止进一步的写操作。换句话说，当写标记处于重置状态时，逻辑控制器130保持写使能信号WE处于激活状态，并且当写标记处于设置的状态时，逻辑控制器130去激活写使能信号WE。类似地，当在RW电路中初始地执行读操作时（在开机启动之后），存储单元的读标记被设置，从而在读标记被重置之前禁止进一步的读操作。换句话说，当读标记处于重置状态时，逻辑控制器130保持读使能信号RE处于激活状态，并且当读标记处于设置的状态时，逻辑控制器130去激活读使能信号RE。
最后，当写信息W具有第一值，且读信息R具有第二值时，写使能信号WE和读使能信号RE保持激活状态。于是，对应的存储体或RW电路是特殊读/写使能，并且在断电之前被重置。因此，与其中存储具有第一值的写信息W和具有第二值的读信息R的存储单元相对应的存储体或RW电路处于易失性模式。
在示意性实施例中，与处于易失性模式的存储体或RW电路相关联的存储单元还存储重置标记作为附加模式信息。当在存储体或RW电路中执行写操作时，对应的存储单元的重置标记被设置。当写入到存储体或RW电路中的所有的数据被擦除时，该重置标记被重置。当重置标记处于重置状态时，逻辑控制器130在断电或通电时控制存储体或RW电路，使得写入到存储体中的数据全部被擦除。
因此，一般地，在操作模式被决定之后，无论操作模式如何都允许初始的写操作和读操作。换句话说，在模式信息被存储到相应的存储单元之后的初始状态中，无论在相应的存储单元中存储的模式信息如何，逻辑控制器130都初始地激活相应的存储体或RW电路的写使能信号WE和读使能信号RE。
图6是示意性示出根据本发明构思的实施例的设置计算系统1000的模式的方法的流程图。参照图1、3、5和6，在操作S310中，应用处理器1100将模式设置命令CMD发送给非易失性存储器1200。模式设置命令CMD可根据非易失性存储器1200的规格而被预先确定。在操作S320中，应用处理器1100将地址和模式信息发送给非易失性存储器1200。
在操作S330中，非易失性存储器1200在存储单元S1至Sn中存储模式信息。存储体111至11n或RW电路121至12n的操作的模式分别根据存储的模式信息而被决定。
在操作S340中，应用处理器1100和非易失性存储器1200通过允许授权的存取并拒绝未经授权的存取，来相互通信。例如，当应用处理器1100请求在具有只读模式或安全模式的存储体中的写操作时，非易失性存储器1200可以拒绝该写请求。
在示意性实施例中，应用处理器1100可以通过从应用处理器1100向非易失性存储器1200发送模式设置命令CMD，来改变对非易失性存储器1200的存储体111至11n设置的模式。
在示意性实施例中，非易失性存储器1200的存储体111至11n可以分别具有随机访问模式作为默认值。通过从应用处理器1100向非易失性存储器1200发送模式设置命令CMD，存储体111至11n的模式被设置为另一模式。在示意性实施例中，可以通过对BIOS的设置来执行对非易失性存储器1200的模式的改变。
图7是示意性示出计算系统1000控制非易失性存储器1200的具有只读模式的至少一个存储体的方法的流程图。参照图1、4、5和7，在操作S410中，应用处理器1100将模式设置命令CMD发送给非易失性存储器1200。在操作S420中，应用处理器1100将至少一个存储体的地址和只读模式信息发送给非易失性存储器1200。也就是说，应用处理器1100可以向非易失性存储器1200提供将以只读模式被控制的至少一个存储体的地址。如上面参照图5所讨论的，应用处理器1100可以向非易失性存储器1200提供具有第二值（例如，0）的写信息W和具有第一值（例如，1）的读信息R作为模式信息。
在操作S430中，非易失性存储器1200在与接收到的地址对应的存储单元中存储传输的只读模式信息。通过在存储单元中存储只读模式信息，可以以只读模式控制与接收到的地址对应的存储体或RW电路。
在操作S440中，应用处理器1100将地址和只读模式数据发送给非易失性存储器1200。例如，应用处理器1100可将将以只读模式被控制的存储体的地址和将被写入到该存储体中的数据发送给非易失性存储器1200。
在操作S450中，非易失性存储器1200在具有只读模式的存储体中写入传输的只读模式数据。在写入只读模式数据之后，非易失性存储器1200设置与写入有只读模式数据的存储体相对应的存储单元的写标记。如果写标记被设置，则非易失性存储器1200的逻辑控制器130去激活写使能信号WE。也就是说，对于写入有只读模式数据的存储体上的随后的写操作被禁止。
在示意性实施例中，只读模式数据可以包括更新禁止数据，例如，计算系统1000的硬件信息、BIOS程序、计算系统1000的固有号等。如果只读模式数据被写入，则对于具有只读模式的存储体的写入被禁止。因此，可以无损耗地保留在具有只读模式的存储体中编程的数据。
在操作S460中，应用处理器1100和非易失性存储器1200通过允许对于具有只读模式的存储体的读操作并禁止对于具有只读模式的存储体的写操作，来相互通信。
图8是示意性示出计算系统1000控制具有安全模式的至少一个存储体的方法的流程图。参照图1、4、5和8，在操作S510中，应用处理器1100将模式设置命令CMD发送给非易失性存储器1200。在操作S520中，应用处理器1100将地址和安全模式信息发送给非易失性存储器1200。应用处理器1100可以向非易失性存储器1200提供将以安全模式被控制的至少一个存储体的地址。如上面参照图5所讨论的，应用处理器1100可以向非易失性存储器1200提供具有第二值（例如，0）的写信息W和具有第二值的读信息R作为模式信息。
在操作S530中，非易失性存储器1200在与接收到的地址对应的存储单元中存储传输的安全模式信息。在操作S540中，应用处理器1100将地址和安全模式数据发送给非易失性存储器1200。例如，应用处理器1100可将将以安全模式被控制的存储体的地址和将被写入到该存储体中的数据发送给非易失性存储器1200。
在操作S550中，非易失性存储器1200在与接收到的地址对应的存储体中写入接收到的安全模式数据，并且设置与写入有安全模式数据的存储体相关联的存储单元的写标记。如果写标记被设置，则非易失性存储器1200的逻辑控制器130可以去激活写使能信号WE。也就是说，对于写入有安全模式数据的存储体的随后的写操作被禁止。
在示意性实施例中，安全模式数据可以包括与计算系统1000的启动相关联的信息。安全模式数据可以包括在计算系统1000启动时所需的安全信息、识别信息等。如果安全模式数据被写入，则对于具有安全模式的存储体的写入可被禁止。因此，可以无损耗地保留安全模式数据。
在操作S560中，执行重启。重启可以包括硬重置和软重置，其中，硬重置允许在去除计算系统1000的电力之后再次供电，软重置允许在保持计算系统1000的电力的情况下执行操作系统（OS）重启。无论何时执行重启，非易失性存储器1200重置与具有安全模式的存储体相关联的存储单元的读标记。在示意性实施例中，非易失性存储器1200可以通过检测从应用处理器1100传输的重置信号或者供应的电力的电平的增加，来重置读标记。
在操作S570中，当在非易失性存储器1200处启动时，应用处理器1100请求读操作。应用处理器1100将具有安全模式的存储体的地址与读请求一起发送。
在操作S580中，非易失性存储器1200根据读请求读取在具有安全模式的存储体中存储的安全模式数据。如果读操作被执行，则逻辑控制器130设置与具有安全模式的存储体相关联的存储单元的读标记。如果读标记被设置，则逻辑控制器130可以去激活读使能信号RE。也就是说对于具有安全模式的存储体的随后的读操作被禁止。
在操作S590中，应用处理器1100和非易失性存储器1200通过禁止对于具有安全模式的存储体的RW操作，来相互通信。
如果安全模式数据在启动时被读取，则对于具有安全模式的存储体的随后的访问可被拒绝。因此，可以确保对于具有安全模式的存储体中存储的安全模式数据的安全。
图9是示意性示出计算系统1000控制具有易失性模式的至少一个存储体的方法的流程图。参照图1、4、5和9，在操作S610中，应用处理器1100将模式设置命令CMD发送给非易失性存储器1200。
在操作S620中，应用处理器1100将地址和易失性模式信息发送给非易失性存储器1200。应用处理器1100向非易失性存储器1200提供将以易失性模式被控制的至少一个存储体的地址。如上面参照图5所讨论的，应用处理器1100可以向非易失性存储器1200提供具有第一值（例如，1）的写信息W和具有第二值（例如，0）的读信息R作为模式信息。
在操作S630中，非易失性存储器1200在与对应于接收到的地址的存储体相关联的存储单元中存储传输的易失性模式信息。在操作S640中，应用处理器1100对非易失性存储器1200进行随机存取。
在操作S650中，如果数据被写入到具有易失性模式的存储体中，则非易失性存储器1200设置与存储体相关联的存储单元的重置标记。如果在具有易失性模式的存储体中写入的数据被擦除，则非易失性存储器1200重置与存储体相关联的存储单元的重置标记。
在操作S660中，检测到断电。在示意性实施例中，非易失性存储器1200可以通过检测供应到计算系统1000的电力是否低于阈值，来检测断电。非易失性存储器1200可以通过从应用处理器1100接收断电信号来检测断电。
在操作S670中，响应于检测到断电，非易失性存储器1200根据重置标记擦除具有易失性模式的存储体并重置重置标记。例如，具有易失性模式的存储体中的与写入有数据的存储体相关联的重置标记可以处于设置状态。具有易失性模式的存储体当中的与未写入有数据的存储体相关联的重置标记可以处于重置状态。非易失性存储器1200可以基于重置标记来检测写入有数据并具有易失性模式的存储体，并且擦除检测到的存储体。与被擦除的存储体相关联的存储单元的重置标记可以被重置。
在操作S680中，重启被执行。重启可以包括硬重置和软重置，其中，硬重置允许在去除计算系统1000的电力之后再次供电，软重置允许在保持计算系统1000的电力的情况下执行OS重启。
在操作S690中，非易失性存储器1200根据重置标记擦除具有易失性模式的存储体并重置重置标记。在示意性实施例中，由于计算系统1000的不正常的操作或者突然断电，不能正常地执行操作S670的擦除。在启动时，非易失性存储器1200可以基于重置标记再次擦除具有易失性模式的存储体。
在示意性实施例中，可以在具有易失性模式的存储体中存储信用信息、个人信息和其他用户数据。当计算系统1000被断电或通电时，在具有易失性模式的存储体中存储的所有的信息被擦除。因此，可以防止在具有易失性模式的存储体中存储的数据被泄露或黑客入侵。
图10是示意性示出根据本发明构思的另一实施例的设置计算系统1000的模式的方法的流程图。参照图1和10，在操作S710中，应用处理器1100将模式设置命令CMD发送给非易失性存储器1200。在操作S720中，应用处理器1100将地址和模式信息发送给非易失性存储器1200。
在操作S730中，非易失性存储器1200将认证请求发送给应用处理器1100。例如，认证请求可要求输入密码和/或认证密钥。在操作S740中，应用处理器1100和非易失性存储器1200根据对认证请求的认证结果来允许或拒绝模式改变。例如，如果认证失败，则非易失性存储器1200拒绝模式改变，并且，如果认证通过，那么非易失性存储器1200允许模式改变。
通过需要对模式改变的认证，进一步提高非易失性存储器1200的安全。例如，可以进行黑客入侵尝试，以试图将存储体的安全模式或只读模式改变为随机访问模式。但是，通过一旦请求模式改变都产生认证请求并因此需要认证，非易失性存储器1200确保仅仅通过授权的用户执行对存储体的模式改变，从而提高非易失性存储器1200的安全。
图11是示意性地图示根据本发明构思的另一实施例的设置计算系统1000的模式的方法的流程图。参照图1和11，在操作S810中，应用处理器1100将模式设置命令CMD发送给非易失性存储器1200。在操作S820中，应用处理器1100将地址和模式信息发送给非易失性存储器1200。
在操作S830中，非易失性存储器1200在存储单元中存储模式信息。通过在存储单元中存储模式信息，可以改变选定的存储体的模式。在操作S840中，非易失性存储器1200擦除改变了模式的存储体中的数据。在操作S850中，应用处理器1100和非易失性存储器1200通过允许被认证的（授权的）存取并拒绝未经认证的（未经授权的）存取和拒绝未经授权的存取，来相互通信。
在参照图11描述的实施例中，在改变了模式的存储体中存储的数据被擦除。因此，在非易失性存储器1200的模式通过黑客入侵或某一其它未经授权的手段而改变的情况中，可以防止在具有例如安全模式或只读模式的存储体中存储的数据被泄露。
通过组合参照图10和11描述的实施例，可以进一步提高非易失性存储器1200的安全。也就是说，需要认证来改变模式，并且，改变了模式的存储体的数据被擦除。
图12是示意性示出根据本发明构思的另一实施例的设置计算系统1000的模式的方法的流程图。参照图1、3和12，在操作S710中，应用处理器1100将地址发送给非易失性存储器1200。在操作S910中，应用处理器1100可以发送将被存取的非易失性存储器1200的存储器单元的地址。
在操作S920中，应用处理器1100将存取命令CMD和模式信息发送给非易失性存储器1200。模式信息可以包括分别对应于参照图3描述的读使能信号RE和写使能信号WE的读使能信息和写使能信息。也就是说，应用处理器1100可以直接向非易失性存储器1200提供与对应于地址的存储体的写许可、写禁止、读许可或读禁止相关联的信息。非易失性存储器1200在存储单元S1至Sn中存储模式信息，并且根据模式信息在内部产生读使能信号RE和写使能信号WE。
在操作S930中，非易失性存储器1200基于模式信息来处理输入的存取命令CMD。例如，非易失性存储器1200可以针对对应于输入地址的存储体或RW电路产生分别与输入的读使能信息和写使能信息相对应的读使能信号RE和写使能信号WE。
在示意性实施例中，应用处理器1100在非易失性存储器1200的存储器映射图（memory map）中存储例如参照图5描述的模式信息。应用处理器1100管理关于非易失性存储器1200的区域是否具有随机存取模式、只读模式、安全模式或易失性模式的信息。应用处理器1100基于管理的模式信息来控制非易失性存储器1200。
在示意性实施例中，当从上层（例如，OS等）接收到的命令与在存储器映射图中存储的模式信息相矛盾时，应用处理器1100可以拒绝输入的命令。
在操作S940中，非易失性存储器1200向应用处理器1100发送对处理的命令的响应。
图13是示意性示出根据本发明构思的实施例的存储器系统2000的框图。参照图13，存储器系统2000包括控制器2100和非易失性存储器2200。
控制器2100被构造为将地址ADDR、控制信号CTRL和命令CMD发送给非易失性存储器2200并与非易失性存储器2200交换数据DATA。
非易失性存储器2200包括多个存储体111至11n。非易失性存储器2200可被构造为基本上与图3中图示的非易失性存储器1200相同，并且，非易失性存储器2200可以以与图3中图示的方式基本上相同的方式操作。
与上面参照图1至12讨论的应用处理器1100一样，控制器2100被构造为控制非易失性存储器2200的存储体111至11n的操作模式。例如，控制器2100可以在外部主机的控制下控制非易失性存储器2200的存储体111至11n的操作模式。
上述的实施例在非易失性存储器1200和2200包括多个存储体111至11n的条件下被描述。但是，本发明构思并不局限于此。例如，如图14所示，非易失性存储器3200可以包括多个存储器块BLK，且每一个存储器块具有多个存储器单元。存储器块可以是共享外围电路来执行读、写或擦除操作的存储器单元的集合。这些存储器块BLK可能不会同时执行读、写或擦除。从这些存储器块选择的一个存储器块可以执行读、写或擦除。在示意性实施例中，存储体可以包括多个存储器块。同样地，可以通过诸如上面讨论的随机存取模式、只读模式、安全模式和易失性模式等的各种操作模式控制非易失性存储器3200的存储器块BLK。逻辑控制器130’包括分别对应于存储器块的存储单元S1至Sn。逻辑控制器130’可以响应于从外部装置接收到的地址ADDR来参考对应于选定的存储器块的存储单元。逻辑控制器130’被构造为根据参考结果来选择性地激活或去激活读使能信号RE和写使能信号WE。例如，逻辑控制器130’可以基于在对应于地址ADDR的存储单元中存储的模式信息来控制如图5中描述的信号。
在示意性实施例中，非易失性存储器可以按照存储体或者存储器块单位来控制模式。非易失性存储器可以按照存储体单位来控制存储体的一部分的模式。非易失性存储器可以按照存储器块单位来控制剩余的存储体的模式。此时，存储单元可以一起存储指示存储体或存储器块的地址作为附加模式信息。逻辑控制器基于与从外部装置接收到的地址对应的存储单元来按照存储体或存储器块单位控制模式。
虽然针对示例性实施例描述了本发明构思，但是对于本领域的技术人员来说将会显而易见的是，可以在不脱离本发明的精神和范围的情况下进行各种改变和修改。因此，应该理解，上述实施例不是限制性的，而是说明性的。

Claims (25)

1.一种非易失性存储器，包括：
多个存储体，每一个存储体包括多个存储器单元；
逻辑控制器，该逻辑控制器包括分别对应于所述多个存储体的多个存储单元，并且该逻辑控制器被构造为基于存储在各个存储单元中的模式信息来输出与各个存储体对应的写使能信号和读使能信号；
分别与所述多个存储体连接的多个读写电路，所述多个读写电路被构造为响应于各自存储体的写使能信号和读使能信号来独立地启用或禁用相应的存储体的写操作和读操作，
其中，在模式信息被存储在各个存储单元之后的初始状态中，无论存储在各个存储单元中的模式信息如何，逻辑控制器激活各个存储体的写使能信号和读使能信号。
2.根据权利要求1所述的非易失性存储器，其中，存储在所述多个存储单元中的每一个中的模式信息包括与读使能信号相关联的读位和与写使能信号相关联的写位。
3.根据权利要求2所述的非易失性存储器，其中，所述多个存储体中的每一个被控制为根据读位和写位的值以随机存取模式、只读模式、安全模式和易失性模式中的一个模式操作。
4.根据权利要求1所述的非易失性存储器，其中，当存储在从所述多个存储单元选择的存储单元中的模式信息指示只读模式时，逻辑控制器还被构造为在与选择的存储单元对应的存储体中执行写操作之后在选择的存储单元中设置写标记。
5.根据权利要求4所述的非易失性存储器，其中，逻辑控制器基于在选择的存储单元中存储的模式信息和设置的写标记来去激活被供应给与选择的存储单元对应的读写电路的写使能信号。
6.根据权利要求1所述的非易失性存储器，其中，当存储在从所述多个存储单元中选择的存储单元中的模式信息指示易失性模式时，逻辑控制器还被构造为在与选择的存储单元对应的存储体中执行写操作之后在选择的存储单元中设置重置标记。
7.根据权利要求6所述的非易失性存储器，其中，当与选择的存储单元对应的存储体被擦除时，逻辑控制器还被构造为重置在选择的存储单元中设置的重置标记。
8.根据权利要求6所述的非易失性存储器，其中，当执行断电时，响应于在选定的存储单元中存储的模式信息和设置的重置标记，逻辑控制器控制与选择的存储单元对应的读写电路，使得与选择的存储单元对应的存储体被擦除并且重置选择的存储单元的重置标记。
9.根据权利要求6所述的非易失性存储器，其中，当执行重启时，响应于设置的重置标记，逻辑控制器控制与选择的存储单元对应的读写电路，使得与选择的存储单元对应的存储体被擦除并且重置选择的存储单元的设置的重置标记。
10.根据权利要求1所述的非易失性存储器，其中，当存储在从所述多个存储单元中选择的存储单元的模式信息指示安全模式时，逻辑控制器响应于在选择的存储单元中存储的模式信息而在选择的存储单元中设置写标记并去激活供应给与选择的存储单元对应的读写电路的写使能信号，并在与选择的存储单元对应的存储体的写操作被执行之后设置写标记。
11.根据权利要求10所述的非易失性存储器，其中，当存储在从所述多个存储单元中选择的存储单元的模式信息指示安全模式时，逻辑控制器还在与选择的存储单元对应的存储体的读操作被执行之后在选择的存储单元中设置读标记，其中，所述读操作在写操作之后执行。
12.根据权利要求11所述的非易失性存储器，其中，逻辑控制器基于选择的存储单元的模式信息和设置的读标记来去激活供应给与选择的存储单元对应的读写电路的读使能信号。
13.根据权利要求11所述的非易失性存储器，其中，在执行启动时，逻辑控制器重置设置的读标记。
14.一种操作非易失性存储器的方法，所述非易失性存储器包括多个存储体，所述方法包括如下步骤：
将所述多个存储体划分为至少两个组；
基于对应的模式信息来确定所述至少两个组中的每一组的操作的模式，该模式信息指示在所述至少两个组中的每一组中读操作是否被允许以及写操作是否被允许，
其中，在所述至少两个组中的每一组的操作的模式被决定之后的初始状态中，无论操作模式如何都允许所述至少两个组中的每一组的写操作和读操作。
15.根据权利要求14所述的方法，其中，确定操作的模式的步骤包括：
确定所述至少两个组中的至少一个组处于允许写操作和读操作的随机存取模式。
16.根据权利要求14所述的方法，其中，确定操作的模式的步骤包括：
确定所述至少两个组中的至少一个组处于只读模式，其中，在所述只读模式中，执行一个写操作并且随后的写操作被禁止，并且允许读操作。
17.根据权利要求14所述的方法，其中，确定操作的模式的步骤包括：
确定所述至少两个组中的至少一个组处于安全模式，其中，在所述安全模式中，在执行初始的写操作之后禁止写操作，以及在执行启动期间的读操作之后禁止读操作。
18.根据权利要求14所述的方法，其中，确定操作的模式的步骤包括：
确定所述至少两个组中的至少一个组处于易失性模式，其中，在所述易失性模式中，所述至少一个组在断电或通电时被擦除。
19.根据权利要求14所述的方法，还包括如下步骤：
改变至少一个存储体的操作的模式；
响应于操作的模式的改变来擦除模式被改变的所述至少一个存储体。
20.根据权利要求14所述的方法，还包括如下步骤：
接收用于改变至少一个存储体的操作的模式的改变请求；
根据改变请求执行认证操作；以及
当认证操作通过时允许根据改变请求的操作的模式的改变，并且在认证操作失败时拒绝改变请求。
21.一种非易失性存储器，包括：
共享读写电路的多个存储器块，每一个存储器块包括多个存储器单元；
逻辑控制器，包括分别对应于所述多个存储器块的多个存储单元，并且该逻辑控制器被构造为基于存储在各个存储单元中的操作模式信息来输出与各个存储器块对应的写使能信号和读使能信号，
其中，读写电路被构造为响应于各个存储器块的写使能信号和读使能信号来独立地启用或禁用各个存储器块的写操作和读操作，
其中，在操作模式信息被存储在相应的存储单元之后的初始状态中，无论在相应的存储单元中存储的操作模式信息如何，逻辑控制器都启用相应的存储器块的写使能信号和读使能信号。
22.一种计算系统，包括：
应用处理器，被构造为控制操作的模式；
非易失性存储器，被构造为从应用处理器接收模式信息，该非易失性存储器包括：
多个存储体，每一个存储体包括多个存储器单元；
逻辑控制器，包括分别对应于所述多个存储体的多个存储单元，并且被构造为基于存储在各个存储单元的识别操作的模式的模式信息来激活和去激活写使能信号和读使能信号；以及
多个读写电路，分别与所述多个存储体连接，并且被构造为响应于基于存储在各个存储单元中的对应的模式信息的激活和去激活的各个存储体的写使能信号和读使能信号来独立地启用或禁用各个存储体的写操作和读操作。
23.根据权利要求22所述的计算系统，其中，逻辑控制器从应用处理器接收从所述多个存储体中的选择的存储体的地址和与选择的存储体相关联的模式信息。
24.根据权利要求22所述的计算系统，其中，模式信息以地址、命令、控制信号和数据中的一种从应用处理器被传输到非易失性存储器。
25.根据权利要求22所述的计算系统，其中，操作的模式包括随机存取模式、只读模式、安全模式和易失性模式。
CN201310606617.3A 2012-11-29 2013-11-25 非易失性存储器及其操作方法以及计算装置 Active CN103854699B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120137079A KR20140072276A (ko) 2012-11-29 2012-11-29 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
KR10-2012-0137079 2012-11-29

Publications (2)

Publication Number Publication Date
CN103854699A CN103854699A (zh) 2014-06-11
CN103854699B true CN103854699B (zh) 2019-02-22

Family

ID=50726151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310606617.3A Active CN103854699B (zh) 2012-11-29 2013-11-25 非易失性存储器及其操作方法以及计算装置

Country Status (5)

Country Link
US (1) US9076507B2 (zh)
JP (1) JP2014107004A (zh)
KR (1) KR20140072276A (zh)
CN (1) CN103854699B (zh)
DE (1) DE102013112897B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170255387A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques to Cause a Content Pattern to be Stored to Memory Cells of a Memory Device
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
KR102565913B1 (ko) * 2018-06-12 2023-08-11 에스케이하이닉스 주식회사 저장 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 이의 동작 방법
JP7196511B2 (ja) * 2018-10-01 2022-12-27 富士フイルムビジネスイノベーション株式会社 データ処理装置
CN112233716A (zh) * 2020-09-27 2021-01-15 加特兰微电子科技(上海)有限公司 存储器、存储装置、集成电路、无线电器件和设备
CN117931702B (zh) * 2024-03-20 2024-06-07 中国科学院国家空间科学中心 一种系统级芯片的片外系统和应用程序固化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613063A (zh) * 2002-01-09 2005-05-04 株式会社瑞萨科技 存储系统和存储卡

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099253A (en) * 1976-09-13 1978-07-04 Dynage, Incorporated Random access memory with bit or byte addressing capability
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
US5594704A (en) * 1992-04-27 1997-01-14 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
JPH1165936A (ja) * 1997-06-12 1999-03-09 Oki Micro Design Miyazaki:Kk メモリ装置
US6011727A (en) * 1998-08-26 2000-01-04 Micron Technology, Inc. Block write circuit and method for wide data path memory devices
JP3734408B2 (ja) * 2000-07-03 2006-01-11 シャープ株式会社 半導体記憶装置
US6985388B2 (en) * 2001-09-17 2006-01-10 Sandisk Corporation Dynamic column block selection
JP2003271457A (ja) 2002-03-14 2003-09-26 Sanyo Electric Co Ltd データ記憶装置
US7073026B2 (en) * 2002-11-26 2006-07-04 Advanced Micro Devices, Inc. Microprocessor including cache memory supporting multiple accesses per cycle
JPWO2006051780A1 (ja) * 2004-11-10 2008-05-29 松下電器産業株式会社 不揮発性メモリ装置および不揮発性メモリ装置のアクセス方法
KR100722658B1 (ko) 2005-02-14 2007-05-28 최명렬 메모리 장치 및 그 제어 방법
US20060218425A1 (en) * 2005-02-25 2006-09-28 Zhimin Ding Integrated microcontroller and memory with secure interface between system program and user operating system and application
JP4989872B2 (ja) 2005-10-13 2012-08-01 ルネサスエレクトロニクス株式会社 半導体記憶装置および演算処理装置
KR20070074232A (ko) 2006-01-09 2007-07-12 삼성전자주식회사 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
US7728622B2 (en) 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
JP2009009279A (ja) 2007-06-27 2009-01-15 Panasonic Corp メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム
JP2009151386A (ja) 2007-12-18 2009-07-09 Ricoh Co Ltd 画像処理装置
KR20090067649A (ko) 2007-12-21 2009-06-25 삼성전자주식회사 보안 저장 장치를 갖는 메모리 시스템 및 그것의 보안 영역관리 방법
KR20100013824A (ko) 2008-08-01 2010-02-10 주식회사 하이닉스반도체 고속 동작하는 반도체 스토리지 시스템
US7974124B2 (en) * 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories
JP2011008861A (ja) 2009-06-25 2011-01-13 Sony Corp メモリ
KR101780422B1 (ko) 2010-11-15 2017-09-22 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
KR20120053602A (ko) * 2010-11-18 2012-05-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR101284565B1 (ko) 2011-06-10 2013-07-11 주식회사 린노 측면발광형 조명장치
KR20130098681A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 반도체 메모리 장치
US9641464B2 (en) * 2012-04-30 2017-05-02 Nxp Usa, Inc. FIFO buffer system providing same clock cycle response to pop commands

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613063A (zh) * 2002-01-09 2005-05-04 株式会社瑞萨科技 存储系统和存储卡

Also Published As

Publication number Publication date
KR20140072276A (ko) 2014-06-13
CN103854699A (zh) 2014-06-11
JP2014107004A (ja) 2014-06-09
DE102013112897A1 (de) 2014-06-05
US9076507B2 (en) 2015-07-07
US20140146621A1 (en) 2014-05-29
DE102013112897B4 (de) 2022-09-08

Similar Documents

Publication Publication Date Title
CN103854699B (zh) 非易失性存储器及其操作方法以及计算装置
CN104205232B (zh) 用于存储器设备的芯片上冗余修复
KR102548591B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN103578555B (zh) 非易失性存储器、其的读取方法和包括其的存储系统
CN104951404B (zh) 操作存储器系统的非易失性存储器的方法
CN110851886B (zh) 存储装置
JP2018503892A (ja) セキュリティモードのデータ保護
CN103069384A (zh) 用从储存设备加载的操作系统代码安全地引导主机设备的主机设备和方法
US20150242657A1 (en) Self-encrypting drive and user device including the same
US9471793B2 (en) System on chip with embedded security module
CN104205234A (zh) 用于存储器电路测试引擎的通用地址加扰器
CN104081465A (zh) 用于存储器电路测试引擎的通用地址加扰器
KR20220080022A (ko) 보안 액세스 키를 갖는 반도체 디바이스 및 관련 방법 및 시스템
US20180067870A1 (en) Control for Authenticated Accesses to a Memory Device
KR102500058B1 (ko) 보안 액세스 키를 갖는 반도체 디바이스 및 관련 방법 및 시스템
CN107066894B (zh) 一种多功能智能密钥设备及其操作指令执行方法和装置
KR20220080027A (ko) 보안 액세스 키를 갖는 반도체 디바이스 및 관련 방법 및 시스템
WO2015089488A1 (en) Channel optimized storage modules
KR20170098805A (ko) 데이터 보안을 위한 이벤트 트리거형 소거
US10970000B2 (en) Memory system
CN108171080A (zh) 双屏终端的操作方法和双屏终端
KR20140108938A (ko) 반도체 메모리를 액세스하는 액세스 방법 및 반도체 회로
US20150143070A1 (en) Nonvolatile storage and operating methods of computing devices including the nonvolatile storage
CN108228486A (zh) 操作存储器系统的方法
US20070162699A1 (en) Apparatus for expanding storage capacity of memory card and operating method of memory card with the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant