JP2009009279A - メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム - Google Patents

メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム Download PDF

Info

Publication number
JP2009009279A
JP2009009279A JP2007168895A JP2007168895A JP2009009279A JP 2009009279 A JP2009009279 A JP 2009009279A JP 2007168895 A JP2007168895 A JP 2007168895A JP 2007168895 A JP2007168895 A JP 2007168895A JP 2009009279 A JP2009009279 A JP 2009009279A
Authority
JP
Japan
Prior art keywords
data
area
nonvolatile
writes
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007168895A
Other languages
English (en)
Inventor
Masahiro Nakanishi
雅浩 中西
Hideyuki Okose
秀之 大古瀬
Kiyohisa Azuma
清久 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007168895A priority Critical patent/JP2009009279A/ja
Publication of JP2009009279A publication Critical patent/JP2009009279A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7207Details relating to flash memory management management of metadata or control data
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7211Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】不揮発性RAMに適したメモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システムを提供すること。
【解決手段】オーバーライトが可能であり、バイト単位等の小容量でのアクセス時間が短い不揮発性RAM130を主記憶のメモリとする。不揮発性メモリ130を第1領域と第2領域に分割管理し、音声や画像などの比較的書き換え頻度の低い第1データを第1領域に記憶し、第1データの管理データなどを第2データとして第2領域に記憶する。アドレス管理部124が第2データの書き込み時に、該第2データの記憶エリアを第2領域において巡回的に移動させる。これにより、書き換え頻度の高い第2データが特定の物理アドレスに集中することが回避され、簡易なウェアレベリングを実現することができる。
【選択図】図1

Description

本発明は、不揮発性メモリを備えた半導体メモリカード等の不揮発性記憶モジュール、前記不揮発性メモリを制御するメモリコントローラ、及び前記不揮発性記憶モジュールにアクセスモジュールを構成要件として加えた不揮発性記憶システムに関する。
書き換え可能な不揮発性メモリを備えた不揮発性記憶モジュールは着脱型の記憶装置として半導体メモリカードを中心にその需要が広まっている。半導体メモリカードは、光ディスクやテープメディアなどと比較して非常に高価格ではあるが、小型・軽量・耐震性・取り扱いの簡便さ等のメリットにより、デジタルスチルカメラやデジタルムービーカメラや携帯電話などのポータブル機器の記録媒体としてその需要が広まっている。この半導体メモリカードは、不揮発性の主記憶メモリとしてフラッシュメモリを備え、それを制御するメモリコントローラを有している。メモリコントローラは、デジタルスチルカメラ本体等のアクセスモジュールからの読み書き指示に応じて、フラッシュメモリに対して読み書き制御を行う。又非着脱型の不揮発性記憶モジュールとして、デジタルスチルカメラやポータブルオーディオ機器本体内に組み込まれたものもある。
このような半導体メモリカードやデジタルスチルカメラなどの製品に組み込まれた不揮発性記憶モジュールにおいては、データの書き込みや読み出しをFATファイルシステム等のファイルシステムで管理する。FATファイルシステムは、ファイル・アロケーション・テーブル(以下、FATという)などの管理データを用いて「クラスタ」ごとにデータを管理するようになっている。前記管理データはデータが記録されている論理アドレスや記録時刻を管理するだけではなく、電源遮断などの障害に対応するために、データ書き込み中においても一定期間毎に管理データをフラッシュメモリに書き込むことによって、データの消失を防止するようになっている。
前述したフラッシュメモリは、単位容量あたりのコストが廉価であるというメリットを有する反面、以下の(1)〜(3)に示すデメリットを有する。
(1)オーバーライトができない。
フラッシュメモリは複数の物理ブロックから構成され、各物理ブロックは複数のページを含む。既にデータ記録されている物理ブロックを書き換える場合は、該物理ブロックを一旦消去した後にデータを書き込む必要がある。
(2)アクセス時間が長い。
記憶単位であるメモリセルアレイへの書き込みに数百μ秒、消去に数m秒と比較的長い時間を必要とするため、複数のメモリセルを一括して消去したり書き込んだりする構造となっている。消去は物理ブロック単位(例えば256kバイト)で、書き込みはページ単位(例えば2kバイト)で行われる。このため1バイトや1ワード(2バイト)などの小容量のデータ書き込みであっても数百μ秒の書き込み時間を要する。
(3)書き換え回数に制約がある。
例えば、2値NANDフラッシュメモリの書き換え回数の保証値は10万回である。
FATなどの管理データは書き換え頻度が高い。従ってこれらの管理データが特定の物理ブロックに対して書き換えが集中しないように、論理物理変換処理によるウェアレベリングが必要となる。特許文献1はウェアレベリングの一手法を示したものである。
このようなフラッシュメモリのデメリットを克服でき、さらに大容量化が可能な不揮発性メモリとしてPRAM(Phase change RAM)、RRAM(Resistive RAM)や、高速で書き換え回数の多いFeRAM(Ferroelectric RAM),MRAM(Magnetroresistive RAM)などの不揮発性RAMが開発されており、量産化の目処が立っているものもある。これらの不揮発性RAMは、オーバーライトが可能であり、バイト単位等の小容量でのアクセス時間が数十n秒と短く、小容量アクセスの速い半導体メモリカードやデジタルスチルカメラなどの機器を実現できる可能性を有する。書き換え回数はフラッシュメモリと同等以上であり、前述したような論理物理変換によるウェアレベリング処理を省くことによってシステムの簡素化やコストダウンの可能性がある。
特開平6−139138号公報
しかしながら、書き換え回数がフラッシュメモリと同等レベル、即ち書き換え回数がさほど多くない不揮発性RAMを使用する場合は、前述した論理物理変換によるウェアレベリング処理を省くと、フラッシュメモリを搭載した従来の不揮発性記憶システムよりも信頼性が低下し、システムの寿命が短くなるという問題が生じる。
そこで本発明は、上記問題点に鑑み、不揮発性RAMに適した簡易なウェアレベリングの方法を提案することにより、小容量アクセスが速く且つ信頼性に優れたメモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システムを提供することを目的とする。
この課題を解決するために、本発明のメモリコントローラは、外部からのアクセス指示に応じて不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラであって、前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、前記データの書き込みにおいてはデータを第1データとして前記第1領域に消去することなく書き込むと共に、第1データを管理するための第2データを前記第2領域に消去することなく書き込む読み書き制御部と、を備え、前記アドレス管理部は、前記第2データの書き込み込み時に該第2データを記憶するエリアを前記第2領域において巡回的に移動させるものである。
この課題を解決するために、本発明の不揮発性記憶モジュールは、外部からのアクセス指示に応じてデータの書き込み及び読み出しを行う不揮発性記憶モジュールであって、不揮発性RAMと、前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラとを有し、前記メモリコントローラは、前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、前記データの書き込みにおいてはデータを第1データとして前記第1領域に消去することなく書き込むと共に、第1データを管理するための第2データを前記第2領域に消去することなく書き込む読み書き制御部と、を備え、前記アドレス管理部は、前記第2データの書き込み込み時に該第2データを記憶するエリアを前記第2領域において巡回的に移動させるものである。
この課題を解決するために、本発明の不揮発性記憶システムは、アクセスモジュールと、前記アクセスモジュールからのアクセス指示に応じて、データの書き込み及び読み出しを行う不揮発性記憶モジュールとを有する不揮発性記憶システムであって、前記不揮発性記憶モジュールは、不揮発性RAMと、前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラを有し、前記メモリコントローラは、前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、前記データの書き込みにおいてはデータを第1データとして前記第1領域に消去することなく書き込むと共に、第1データを管理するための第2データを前記第2領域に消去することなく書き込む読み書き制御部と、を備え、前記アドレス管理部は、前記第2データの書き込み込み時に該第2データを記憶するエリアを前記第2領域において巡回的に移動させるものである。
ここで前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込むようにしてもよい。
ここで前記アドレス管理部は、前記不揮発性RAMの第1の領域に第1のデータを一通り書き込む間に前記第2のデータを第2領域に一通り書き込めるように前記第1,第2の領域を分割するようにしてもよい。
この課題を解決するために、本発明のメモリコントローラは、外部からのアクセス指示に応じて不揮発性RAMへのデータの書き込み、及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラであって、コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させるものである。
この課題を解決するために、本発明の不揮発性記憶システムは、不揮発性RAMを備え、前記不揮発性RAMへのデータの書き込み、前記不揮発性RAMからのデータの読み出しを行う不揮発性記憶システムであって、前記不揮発性記憶システムは、不揮発性RAMと、コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させるものである。
この課題を解決するために、本発明の不揮発性記憶モジュールは、外部からのアクセス指示に応じてデータの書き込み及び読み出しを行う不揮発性記憶モジュールであって、不揮発性RAMと、前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラとを有し、前記メモリコントローラは、コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させるものである。
この課題を解決するために、本発明の不揮発性記憶システムは、アクセスモジュールと、前記アクセスモジュールからのアクセス指示に応じて、データの書き込み及び読み出しを行う不揮発性記憶モジュールとを有する不揮発性記憶システムであって、前記不揮発性記憶モジュールは、不揮発性RAMと、前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラを有し、前記メモリコントローラは、コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させるものである。
ここで前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込むようにしてもよい。
ここで前記読み書き制御部は、前記第2データの書き込みにおいて領域のいずれのエリアが使用中かを示すポインタを書き込むようにしてもよい。
本発明によれば、オーバーライトが可能であり、バイト単位等の小容量でのアクセス時間が短い不揮発性RAMを主記憶のメモリとし、前記不揮発性メモリを第1領域と第2領域に分割管理し、音声や画像などのコンテンツファイルといった比較的書き換え頻度の低いデータ(第1データ)を第1領域に記憶し、前記第1データの管理データ(FATなど)やその他の書き換え頻度の高いデータ(第2データ)を第2領域に記憶し、さらにアドレス管理部が前記第2データの書き込み込み時に前記第2領域における該第2データの記憶位置を巡回的に移動させ、読み書き制御部が前記移動先の記憶位置を消去することなく書き換えるようにしたので、書き換え頻度の高い第2データが特定の物理アドレスに集中して書き換えられることを回避するとともに高速書き込みを実現することができる。
(第1の実施の形態)
図1は、本発明の第1の実施の形態における不揮発性記憶システムを示すブロック図である。図1において、不揮発性記憶システムは、アクセスモジュール100と不揮発性記憶モジュール110を含んで構成される。不揮発性記憶モジュール110は、メモリコントローラ120と不揮発性RAM130を含む。
アクセスモジュール100は、マイクロフォンや撮像回路といった入力部101、スピーカや液晶表示回路などの出力部102、符号化処理部103、復号化処理部104、ファイル管理部105及びインターフェース106を含んでいる。
符号化処理部103は入力部101が外部から取り込んだ音声や画像の圧縮を行うブロックであり、例えば動画などの圧縮されていないデータをMPEG2(Moving Picture Experts Group−2)などの方式に基づき圧縮処理するものである。復号化部処理104は、不揮発性記憶モジュール110から読み出した圧縮されたデータを伸張するブロックであり、例えば圧縮されたMPEG2などのデータを伸張処理するものである。これらの圧縮、伸長処理は従来の一般的技術に基づいて実現できるので、圧縮や伸張に係る詳細な説明は省略する。ファイル管理部105は符号化処理部103が出力したデータなどをFATファイルシステムで管理できるファイル形式のデータに変換したり、ファイルデータを逆変換して復号化処理部104に出力するものである。
メモリコントローラ120は、インターフェース121、読み書き制御部122、CPU部123、アドレス管理部124を含む。
インターフェース121はアクセスモジュール100から、データの書き込みや読み出しに係るコマンド、論理アドレスおよびデータを受信したり、データの読み出し時にデータをアクセスモジュール100に送信するブロックである。
読み書き制御部122はデータを不揮発性RAM130に書き込んだり、不揮発性RAM130に記憶されたデータを読み出すためのブロックである。
CPU部123は、メモリコントローラ120の全体を制御するブロックである。
アドレス管理部124は、アクセスモジュール100から受信した論理アドレスに基づいて不揮発性RAM130の物理アドレスを生成するものである。又アドレス管理部124は後述するリビジョン番号、ライトポインタ値及びリードポインタ値を保持するRAM及び不揮発性RAM130の領域に関する固定のデータを保持するROMを有している。
不揮発性RAM130は、インターフェース131、データラッチ132、アドレス制御回路133、メモリセルアレイ134を含む。インターフェース131は読み書き制御部122からの読み書きコマンドに応じて、データラッチ132との間でデータの授受を行い、又アドレスをアドレス制御回路133に渡すブロックである。データラッチ132は16ビットのラッチ回路である。メモリセルアレイ134は、前述したPRAMやRRAM,FeRAM,MRAMなどの不揮発性RAMメモリセルを有するアレイである。ここでは1Gバイトの容量を有し、書き換え保証回数は例えば10万回のメモリセルとする。本実施の形態ではメモリセルアレイ134は、第1領域であるデータ領域134aと第2領域である管理領域134bとに分割され、これらの領域は16ビット(1ワード)単位でアクセスされる。
図2A〜図2Cは、管理領域134bの構成を示す図である。管理領域はエリア番号0〜1023の1024のエリアに分割されており、それぞれのエリアは16kバイトのデータ部分と3バイトの冗長部分から構成される。データ部分はFATなどの管理データが記録される部分であり、冗長部分は前記管理データに対応するリビジョン番号が記録される部分である。ここで、リビジョン番号とは、初期値を値0として、管理データがデータ部分に書き込まれる都度1インクリメントされる。尚、初期値とは、不揮発性記憶モジュール110の出荷直後の値のことをいう。図2Aは不揮発性記憶モジュール110の出荷直後の場合、図2Bは管理データが2回更新された場合、図2Cは管理データが51021回更新された場合を表す。
ここで、1秒あたり2Mバイトのレートで動画を記録する際、電源遮断対策のため0.5秒毎に1回の割合でFATなどの管理データを更新する場合を考える。この場合、1Mバイトあたり1回の割合で管理データの書き込みを行うこととなる。即ち不揮発性RAM130のデータ領域134aの全領域にデータを書き込む場合、式(1)により、管理データは約1024回書き換えられることとなる。尚データ領域134aの実際のサイズは1Gバイトより約16Mバイト分(管理領域のサイズ分)少ない容量となるが、管理領域134bの割合は1Gバイトの約1.5%であるので、データ領域134aのサイズを約1Gバイトとして算出した。
約1Gバイト÷1Mバイト=1024回 ・・・(1)
不揮発性記憶モジュール110がFAT16(クラスタサイズが16kバイト)のファイルシステムで管理されているとすると、管理データのサイズは多くとも16kバイトとなる。不揮発性RAM130のデータ領域134aの全体に1通り書き込む間に、管理データも1通り書き込むように不揮発性RA130の領域を分割しておけば、第1データの書き換え回数と管理データの書き換え回数のバランスをとることができ、不揮発性記憶システムの寿命を極大化することが可能となる。この考え方に基づき、本発明の第1の実施の形態においては、管理データを記憶するための管理領域134bとして16kバイト単位のエリアを1024個備えるものとし、各エリアを巡回的に更新するようにした。
図3は論理アドレスとメモリセルアレイ134の物理アドレスとの対応を示す図である。尚各アドレスはバイト単位でのアドレスであり、16進数(頭に0xの添え字を付す)で表す。論理アドレス上では0x0から0x3ffが管理データであり、0x4000以降であれば実際に読み書きする音声や画像などのコンテンツファイル(以下、第1データという)となる。これを物理アドレスに割付ける場合には、図3に示すように第1データはそのまま0x1000c00から0x3fffffffの第1領域134aにシフトして割当てられる。又管理データは0x0から0x1000bffのいずれかのアドレス、即ちエリア番号0〜1023のいずれかのエリアに割当てられることとなる。
次に本実施の形態による不揮発性記憶システムの動作について初期状態、電源立ち上げ時の初期化処理、通常動作時のデータ書き込み処理にわけて説明する。
[初期状態]
まず、不揮発性記憶モジュール110の出荷前において、半導体メモリカードメーカ側でメモリセルアレイ134の全メモリセルのビットを値0にリセットする。又アドレス管理部124内のROMに、下記の情報を書き込んでおく。
(1)管理領域の先頭物理アドレス(0x0)と各エリアのサイズ(16387バイト)
(2)データ領域の先頭物理アドレス(0x1000c00)
(3)論理アドレス上の第1データの先頭アドレス(0x4000)
[電源立ち上げ時の初期化処理]
アクセスモジュール100の電源の立ち上げにより、ファイル管理部105は空きクラスタサーチなどを実行する。一方、不揮発性記憶モジュール110も電源が立ち上がり、不揮発性記憶モジュール110は初期化処理に移行する。初期化処理において、アドレス管理部124は、管理領域の全エリアの冗長部分をチェックし、ライトポインタとリードポインタの指示するアドレスと、リビジョン番号を決定する。
不揮発性記憶モジュール110の出荷直後においては、図2Aに示すように冗長領域は全て値0、即ちリビジョン番号は値0である。ライトポインタはエリア番号0の先頭アドレス、即ち0x0を指示するようにセットされ、リードポインタはライトポインタが指示するエリアのひとつ前のエリア(エリア番号1023)の先頭アドレス、即ち0xffcbfdを指示するようにセットされる。又、管理データが2回更新された後の電源立上時には、図2Bに示すような状態となり、管理データが51021回更新された場合は、図2Cに示すような状態となる。尚、ライトポインタが指示するエリアの先頭アドレスをライトポインタ値、リードポインタが指示するエリアの先頭アドレスをリードポインタ値とし、アドレス管理部124は、決定したリビジョン番号とライトポインタ値とリードポインタ値を内部のRAMに一時保持しておく。
[通常動作時のデータ書き込み処理]
次に、アクセスモジュール100からデータの書き込み指示があった場合の動作について説明する。尚、読み出し処理については本願とは直接関係がないので説明を省略する。
インターフェース121は、アクセスモジュール100からデータの書き込み指示に伴い転送されたデータと論理アドレスを受信し、データを読み書き制御部122に転送し、論理アドレスはアドレス管理部124に転送する。アドレス管理部124は論理アドレスを調べ、転送された前記データが、第1データなのか、第1データを管理するためのFATなどの管理データなのかを識別する。尚第1の実施の形態においては、該管理データを第2データとする。論理アドレス(バイト単位)が0x0〜0x3fffの範囲にあれば管理データとし、0x4000以降であれば第1データとして認識する。
図4は、メモリコントローラ120の書き込み処理を示すフローチャートである。図4において、アドレス管理部124はデータが管理データかどうかを判断し、データが管理データの場合は(S100)、アドレス管理部124は、その内部のRAMに一時保持したリビジョン番号を更新し、リビジョン番号とライトポインタ値を読み書き制御部122に転送する(S101,102)。読み書き制御部122は転送された管理データとリビジョン番号を不揮発性RA130のライトポインタ値が指し示す物理アドレスに書き込む(S103)。尚書き込みに際しては、あらかじめそのアドレスが消去されていなくても、単にオーバーライトすればよい。その後、アドレス管理部124はライトポインタ値、リードポインタ値に夫々0x4003(16387バイトに対応するアドレスオフセット値)を加算することにより、それぞれの値を更新する(S104)。尚この場合、加算値が0x1000c00を超えれば加算値より0x1000c00を減ずることにより、管理領域134b内で巡回して記録できるようにする。
一方、アドレス管理部124が識別したデータが管理データでない場合は(S100)、アドレス管理部124は、インターフェース部121から受信した論理アドレスに基づき、式(2)を実行することにより物理アドレスを求め、読み書き制御部122に転送する(S105)。
物理アドレス=論理アドレス−0x4000+0x1000c00 ・・・(2)
尚、式(2)において、0x4000は論理アドレス上の第1データの先頭アドレス、0x1000c00は物理アドレス上のデータ領域の先頭アドレスである。
そして、読み書き制御部122は、式(2)により求めた物理アドレスに第1データを書き込む(S106)。尚S100〜S106の処理をまとめてS107とする。
以上のように、第1の実施の形態に示す不揮発性記憶システムによれば、第1データである音声や画像などのコンテンツファイルより書き換え頻度の高いデータ、即ち管理データを書き込むための管理領域を設け、管理データを書き換える際は、管理領域中を巡回的にオーバーライトさせるようにしたので、データ領域の任意のアドレスの平均的な書き換え回数と、管理領域の任意のアドレスの平均的な書き換え回数がほぼ等しくなり、結果として不揮発性システム全体の信頼性が増し、寿命を伸ばすことが可能となる。
尚、第1の実施の形態においては、書き換え保証回数が10万回の不揮発性RAMを使用した場合について記載したが、書き換え保証回数の値に応じて管理領域のサイズを変更すればよい。又、第1データが1Mバイト分書き換えられる毎に、管理データデータが1回書き換えられるものとして説明したが、管理データの更新頻度は使用用途によって変わるので、使用用途に最適に管理領域のサイズを決定するようにすればよい。そのためには、アクセスモジュール100から使用用途に係る情報を不揮発性記憶モジュール110に通知し、アドレス管理部124が、該情報に基づき管理領域のサイズを決定すればよい。使用用途に関する情報には、例えば動画記録の場合のデータレートや電源遮断対策のための管理データの更新頻度が含まれる。
又、第1データよりも更新頻度の高いデータであれば、FATなどの管理データ以外のデータを第2データとして管理領域に循環的に書き込むようにしても構わない。
(第2の実施の形態)
図5は、本発明の第2の実施の形態における不揮発性記憶システムを示すブロック図であり、第1実施の形態と同一部分は同一符号を付して詳細な説明を省略する。第1の実施の形態における不揮発性記憶システムにおいては、第2データとしてFATなどの管理データとしたが、第2の実施の形態では、第2データはデータの符号化における第1データの圧縮に係る符号化過程データとする。
図5において、メモリコントローラ220と不揮発性RAM230が接続されて不揮発性モジュール240を構成しており、これと入力部101,出力部102,符号化処理部203,復号化処理部204,ファイル管理部105によって不揮発性記憶システム250が構成される。メモリコントローラ220は、読み書き制御部222とCPU部223とアドレス管理部224を備えている。符号化処理部202,復号化処理203はメモリコントローラ220の読み書き制御部222に直接接続され、不揮発性RAMをバッファとして夫々符号化処理、復号化処理を行うものである。これらの処理部はMPEG2の符号化処理部及び復号化処理部とする。
不揮発性RAM230は第1の実施の形態と同様のインターフェース131、データラッチ132、アドレス制御回路133に加えて、メモリセルアレイ234を備えている。本実施の形態によるメモリセルアレイ234は、例えば1Gバイトの容量とし、書き換え保証回数が1億回(10の8乗回)のメモリセルである。このメモリセルアレイ234は、データ領域234a,一時データ保持領域234b及び管理領域234cを有している。データ領域234aはコンテンツデータを保持する第1領域であり、一時データ保持領域234bは符号化処理部203,復号化処理部204のバッファとして用いられる第2領域である。又管理領域234cは前述した第1の実施の形態と同様に管理データを保持する第3領域である。
アドレス管理部224は不揮発性RAM230をデータ領域234aと一時データ保持領域234bと管理領域234cに分割管理する。その他のブロックは第1の実施の形態における不揮発性記憶システムと同様である。
符号化処理部203は前述した符号化処理部103と同様にデータ圧縮して符号化するブロックであるが、符号化処理の処理過程で発生する符号化過程データを一時データ保持領域に一時保持する点が異なる。図6は、符号化処理部203の構成の一例を示すブロック図である。この構成はMPEG2の動画圧縮方式において一般的に用いられる構成である。図6において映像信号が帯域分割部300によって複数の帯域に分割され、減算部301に与えられる。減算部301の出力は離散コサイン変換(DCT)部302を介して量子化部303に与えられる。そして可変長符号化部304により出力されると共に、逆量子化部305、逆DCT変換部306を介して元の信号が復元され、動き補償メモリとの加算結果がフレームメモリ308に与えられる。又フレームメモリ308の出力によって動き検出部310が動きベクトルを検出し、動き補償部309が動きベクトルを加えた信号を減算器301、加算器507に与えている。又復号化処理部204はこの逆変換を行うものであって、詳細な説明を省略する。ここでフレームメモリ308は符号化処理部204では不揮発性RAM230の一時データ保持領域234bを用いて実現される。又復号化部126についてもフレームメモリ308は符号化処理部204では不揮発性RAMの一時データ保持領域234bを用いて実現される。
ここで不揮発性RAM230は1Gバイトの容量を有するので、フレームメモリのために数Mバイト〜数十Mバイト、即ち1Gバイトに対して数%程度の容量を一時データ保持領域に占有させても、データ領域の目減りにおいて特に問題にはならない。フレームメモリ308が符号化処理部の内部に含まれているシステムよりも、フレームメモリ308が不揮発性RAM230内の一部の領域にアロケートされている方がシステムコスト面では有利である。
図7は、一時データ保持領域234bの構成を示す図である。一時データ保持領域234bはエリア番号0〜9の10のエリアに分割されており、それぞれのエリアは3Mバイトのデータ部分と2バイトの冗長部分から構成される。データ部分はフレームメモリ308に記憶されるデータ、即ち符号化処理部203の処理過程で発生する符号化過程データを保持し、符号化処理部203から適宜読み書きされる領域である。即ちフレームメモリ308は1つのエリアのデータ部分に対応する。冗長部分はバッファとして用いるエリアのリビジョン番号が記録される部分である。一時データ保持領域234bは利用するエリア番号を示すためのポインタを有しており、いずれか1つのエリア番号が使用されるバッファであることを示されている。バッファは1つのファイルの符号化過程毎に更新され、一時データ保持領域内で巡回使用される。
解像度が720ドット×480ドットの動画像をMPEG2で圧縮記録する場合、フレームメモリ308の容量は、例えば3Mバイト程度の容量が必要となる。又フレームメモリ308の更新周波数は例えば30Hzとなる。従ってフレームメモリ508として用いる不揮発性RAM230の一時データ保持領域のアクセス速度は、式(3)により90Mバイト/秒となる。
30Mバイト×30Hz=90Mバイト/秒 ・・・(3)
前述したように不揮発性RAM230の書き込み単位が16ビット(1ワード)単位とすると、式(4)により、不揮発性RAM230は約22n秒のアクセス速度を必要とすることとなる。
2バイト(16ビット)÷90Mバイト/秒=約22n秒 ・・・(4)
もし不揮発性RAM230のアクセス速度が22n秒に満たない場合は、書き込み単位を例えば32ビットなどに拡張すればよい。
又前述した通り、不揮発性RAM230の書き換え保証回数は1億回であり、符号化過程データを不揮発性RAM230のある領域に固定的にアロケートした場合、その書き換え可能時間は、1日の使用時間を1時間とすると、式(5)により約2.5年となる。
1億回/30Hz/3600秒/365日≒2.5 ・・・(5)
一時データ保持領域における符号化過程データの更新頻度の方がデータ領域における第1データの更新頻度よりも非常に多いので、一時データ保持領域の寿命が不揮発性記憶システムの寿命となり、その寿命は約2.5年でつきてしまうこととなる。そこで第2の実施の形態における不揮発性記憶システムにおいては、符号化過程データの記憶領域として用いる一時データ保持領域234bをエリア0〜9まで10個分に分け、そのエリアを循環的に移動させるようにした。
次に本実施の形態の不揮発性記憶システムの動作について、第1の実施の形態の不揮発性記憶システムの動作との相違点のみについて説明する。
[初期状態]
まず、不揮発性記憶モジュール110の出荷前において、半導体メモリカードメーカ側でメモリセルアレイ134の全メモリセルのビットを値0にリセットする。又アドレス管理部224内のROMに、下記の情報を書き込んでおく。尚各アドレスはバイト単位でのアドレスであり16進数で表す。
(1)管理領域の先頭物理アドレス(0x0)と各エリアのサイズ(16387バイト)
(2)一時データ保持領域の先頭物理アドレス(0x1000c00)と各エリアのサイズ(3145730バイト)
(3)データ領域の先頭アドレス(0x2e00814)
[電源立ち上げ時の初期化処理]
第1の実施の形態の不揮発性記憶システムと同様に、アドレス管理部224は、管理領域の全エリアの冗長部分をチェックし、ポインタの指示するアドレスと、リビジョン番号を決定する。又アドレス管理部224は一時データ保持領域の全エリアの冗長部分をチェックし、ポインタとリビジョン番号を決定する。
[通常動作時のデータ書き込み処理]
次に、入力部101が外部から入力した動画データを不揮発性RAM230に書き込む一連の処理について説明する。尚基本的な動作は第1の実施の形態の不揮発性記憶システムと同様であり、相違点はアドレス管理部224と読み書き制御部222により、符号化処理部203の処理過程で発生する符号化過程データを一時データ保持領域に一時保持する処理が加わっている。
図8は、メモリコントローラ220の書き込み処理を示すフローチャートである。図8において、ファイル管理部105から通知されるデータ種別情報に基づきアドレス管理部224がデータ種別を識別する(S200)。符号化過程データの場合はファイル管理部105から通知される符号化処理のタイミング情報、即ち符号化開始か符号化終了かそれ以外かを判定し、符号化開始の場合はS202に移行する。一方、ファイル管理部105から通知されるデータ種別情報が符号化過程データ以外であれば、S207において、S107に対応する処理、即ち前述した図4と同様の処理を実行する。
符号化開始の場合には、アドレス管理部224が一時データ保持領域のリビジョン番号を更新し、読み書き制御部222に転送する(S202)。読み書き制御部222は該リビジョン番号を不揮発性RAM230に書き込む(S203)。ポインタがエリア0を指し示していた場合は、エリア0の冗長部分に該リビジョン番号を書き込む。符号化処理のタイミング情報が符号化開始以外の場合は、S202とS203の処理はスキップする。
その後、読み書き制御部222は不揮発性RAM230のポインタが示す一時データ保持領域234b内の特定のエリアに対して、符号化過程データの読み出しや書き込みを行い(S204)、符号化が終了したかどうかを判断する(S205)。符号化が終了していればアドレス管理部124はこのエリアが一時データ保持領域234b内で巡回するようにポインタ値を更新して、処理を終了する(S206)。
以上の符号化開始〜符号化終了の処理は、動画コンテンツファイルの1ファイル分の書き込み処理に対応し、一時データ保持領域243bにおいてエリア番号0のエリアを使用する。該1ファイルの書き込み処理が終了し、それに続いて別の1ファイルを書き込む際は、符号化過程データを一時保持するエリアは、第2領域234bのエリア番号1のエリアとなる。このようにファイル単位で第2領域のエリアを巡回的に使用することにより、1つのエリアあたりの書き換え回数を削減することができる。符号化過程データを不揮発性RAM230のある領域に固定的にアロケートした場合と比較すると、不揮発性記憶システムの寿命を約10倍長らえることが可能となる。
又、復号化処理の処理過程で発生する一時的なデータも、同様の方法で一時データ領域に巡回的に保持する。詳細な動作については図8とほぼ同一であるので説明を省略する。
尚コンテンツファイル1ファイルの符号化処理が完了する毎に一時データ保持領域のエリアを巡回させるようにしたが、符号化処理の方式に応じて、即ち一時データ保持領域の書き換え頻度に応じて、複数ファイル単位で一時データ保持領域のエリアを巡回させるようにしても構わない。又符号化処理部203や復号化処理部204は動画のMPEG2による圧縮伸張処理に係るブロックであるが、JPEG(Joint Photographic Experts Group)などの静止画の圧縮伸張処理やMP3(MPEG−1 Audio Layer―3)などの音声の圧縮伸張処理を行う符号化処理部や復号化処理部に変更することにより、音声や静止画の記録再生用途に適応することも可能である。
この実施の形態においては冗長領域にリビジョン番号を記録し、使用するエリアをポインタで示しているが、ポインタのみを巡回的にインクリメント制御して不揮発性メモリに記憶しておいてもよい。
又この実施の形態では符号化処理部と復号化処理部とを共に有しているが、使用用途によってはこれらのいずれか一方の処理部のみを有するものとしてもよい。
(第3の実施の形態)
図9は、本発明の第3の実施の形態における不揮発性記憶システムを示すブロック図である。この不揮発性記憶システムは、アクセスモジュール400と不揮発性記憶モジュール410を含んでいる。不揮発性記憶モジュール410はメモリコントローラ420と不揮発性RAM230によって構成される。第2の実施の形態における不揮発性記憶システムと比較すると、符号化処理部203と復号化処理部204とファイル管理部105をメモリコントローラ420内に含めており、アクセスモジュール400と不揮発性記憶モジュールとの間のデータ通信のために、インターフェース401とインターフェース421を備えている。その他のブロックは、第2の実施の形態の不揮発性記憶システムと同様である。
このような構成にすることにより、不揮発性記憶モジュールが半導体メモリカードのような着脱型の記憶装置の場合、符号化処理や復号化処理を有さない機器(アクセスモジュール)に装着して、音声や動画などのコンテンツファイルを記録再生することができる。
以上、第1〜第3の実施の形態における不揮発性システムについて説明したが、不揮発性RAMの書き換え回数やアクセス速度や容量などの仕様、及び不揮発性モジュールや不揮発性システムとして求められる寿命に応じて、管理領域や一時データ保持領域のサイズや巡回のさせ方などを変更すればよい。
本発明にかかる不揮発性記憶システムは、不揮発性RAMに適したウェアレベリングの方法を提案したものであり、不揮発性RAMを搭載した半導体メモリカードや音楽記録再生装置や静止画記録再生装置や動画記録再生装置、あるいは携帯電話において有益である。
本発明の第1の実施の形態における不揮発性記憶システムを示すブロック図である。 本実施の形態における不揮発性記憶システムの管理領域の構成を示す図である。 本実施の形態における不揮発性記憶システムの管理領域の構成を示す図である。 本実施の形態における不揮発性記憶システムの管理領域の構成を示す図である。 本実施の形態における不揮発性記憶システムの論理アドレスと物理アドレスとの関係を示す図である。 本実施の形態における不揮発性記憶システムのメモリコントローラ120の書き込み処理を示すフローチャートである。 本発明の第2の実施の形態における不揮発性記憶システムを示すブロック図である。 本実施の形態における不揮発性記憶システムの符号化処理部203の構成を示すブロック図である。 本実施の形態における不揮発性記憶システムの一時データ保持領域の構成を示す図である。 本実施の形態における不揮発性記憶システムのメモリコントローラ220の書き込み処理を示すフローチャートである。 本発明の第3の実施の形態における不揮発性記憶システムを示すブロック図である。
符号の説明
100 アクセスモジュール
101 入力部
102 出力部
103,203 符号化処理部
104,204 復号化処理部
105 ファイル管理部
106,121,131,401,421 インターフェース
110,240,410 不揮発性メモリモジュール
120,220,420 メモリコントローラ
122,222 読み書き制御部
123 CPU部
124,224 アドレス管理部
130,230 不揮発性RAM
132 データラッチ
133 アドレス制御回路
134,234 メモリセルアレイ
134a データ領域
134b 管理領域
234a データ領域
234b 一時データ保持領域
234c 管理領域
300 帯域分割部
301 減算器
302 DCT部
303 量子化部
304 可変長符号化部
305 逆DCT部
306 逆量子化部
307 加算器
308 フレームメモリ
309 動き補償部
310 動き検出部

Claims (21)

  1. 外部からのアクセス指示に応じて不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラであって、
    前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、
    前記データの書き込みにおいてはデータを第1データとして前記第1領域に消去することなく書き込むと共に、第1データを管理するための第2データを前記第2領域に消去することなく書き込む読み書き制御部と、を備え、
    前記アドレス管理部は、前記第2データの書き込み込み時に該第2データを記憶するエリアを前記第2領域において巡回的に移動させるメモリコントローラ。
  2. 前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込む請求項1記載のメモリコントローラ。
  3. 前記アドレス管理部は、前記不揮発性RAMの第1の領域に第1のデータを一通り書き込む間に前記第2のデータを第2領域に一通り書き込めるように前記第1,第2の領域を分割する請求項1記載のメモリコントローラ。
  4. 外部からのアクセス指示に応じてデータの書き込み及び読み出しを行う不揮発性記憶モジュールであって、
    不揮発性RAMと、
    前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラとを有し、
    前記メモリコントローラは、
    前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、
    前記データの書き込みにおいてはデータを第1データとして前記第1領域に消去することなく書き込むと共に、第1データを管理するための第2データを前記第2領域に消去することなく書き込む読み書き制御部と、を備え、
    前記アドレス管理部は、前記第2データの書き込み込み時に該第2データを記憶するエリアを前記第2領域において巡回的に移動させる不揮発性記憶モジュール。
  5. 前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込む請求項4記載の不揮発性記憶モジュール。
  6. 前記アドレス管理部は、前記不揮発性RAMの第1の領域に第1のデータを一通り書き込む間に前記第2のデータを第2領域に一通り書き込めるように前記第1,第2の領域を分割する請求項4記載の不揮発性記憶モジュール。
  7. アクセスモジュールと、
    前記アクセスモジュールからのアクセス指示に応じて、データの書き込み及び読み出しを行う不揮発性記憶モジュールとを有する不揮発性記憶システムであって、
    前記不揮発性記憶モジュールは、
    不揮発性RAMと、前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラを有し、
    前記メモリコントローラは、
    前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、
    前記データの書き込みにおいてはデータを第1データとして前記第1領域に消去することなく書き込むと共に、第1データを管理するための第2データを前記第2領域に消去することなく書き込む読み書き制御部と、を備え、
    前記アドレス管理部は、前記第2データの書き込み込み時に該第2データを記憶するエリアを前記第2領域において巡回的に移動させる不揮発性記憶システム。
  8. 前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込む請求項7記載の不揮発性記憶システム。
  9. 前記アドレス管理部は、前記不揮発性RAMの第1の領域に第1のデータを一通り書き込む間に前記第2のデータを第2領域に一通り書き込めるように前記第1,第2の領域を分割する請求項7記載の不揮発性記憶システム。
  10. 外部からのアクセス指示に応じて不揮発性RAMへのデータの書き込み、及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラであって、
    コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、
    前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、
    前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、
    前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させるメモリコントローラ。
  11. 前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込む請求項10記載のメモリコントローラ。
  12. 前記読み書き制御部は、前記第2データの書き込みにおいて領域のいずれのエリアが使用中かを示すポインタを書き込む請求項10記載のメモリコントローラ。
  13. 不揮発性RAMを備え、前記不揮発性RAMへのデータの書き込み、前記不揮発性RAMからのデータの読み出しを行う不揮発性記憶システムであって、
    前記不揮発性記憶システムは、
    不揮発性RAMと、
    コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、
    前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、
    前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、
    前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させる不揮発性記憶システム。
  14. 前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込む請求項13記載の不揮発性記憶システム。
  15. 前記読み書き制御部は、前記第2データの書き込みにおいて領域のいずれのエリアが使用中かを示すポインタを書き込む請求項13記載の不揮発性記憶システム。
  16. 外部からのアクセス指示に応じてデータの書き込み及びデータの読み出しを行う不揮発性記憶モジュールであって、
    不揮発性RAMと、
    前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラとを有し、
    前記メモリコントローラは、
    コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、
    前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、
    前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、
    前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させる不揮発性記憶モジュール。
  17. 前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込む請求項16記載の不揮発性記憶モジュール。
  18. 前記読み書き制御部は、前記第2データの書き込みにおいて領域のいずれのエリアが使用中かを示すポインタを書き込む請求項16記載の不揮発性記憶モジュール。
  19. アクセスモジュールと、前記アクセスモジュールからのアクセス指示に応じて、データの書き込み及び読み出しを行う不揮発性記憶モジュールとを有する不揮発性記憶システムであって、
    前記不揮発性記憶モジュールは、
    不揮発性RAMと、前記不揮発性RAMへのデータの書き込み及び前記不揮発性RAMからのデータの読み出しを行うメモリコントローラを有し、
    前記メモリコントローラは、
    コンテンツファイルの符号化処理を行い符号化結果を第1データとして出力する符号化処理及び符号化されたコンテンツファイルの復号化処理を行い復号化結果を出力する復号化処理の少なくとも一方を有する処理部と、
    前記不揮発性RAMの記憶領域を少なくとも第1領域と第2領域に分割し、前記第2領域を複数のエリアに分割して管理するアドレス管理部と、
    前記第1データの書き換えにおいては該第1データを前記第1領域に消去することなく書き込むと共に、第2領域の1つのエリアを前記処理部の処理過程で発生する一時的なデータを記憶するバッファとして読み書きする読み書き制御部と、を備え、
    前記アドレス管理部は、コンテンツファイルの少なくとも1ファイル分の処理が完了する毎に、前記第2領域において前記処理部がバッファとして使用するエリアを巡回的に移動させる不揮発性記憶システム。
  20. 前記読み書き制御部は、前記第2データの書き込みにおいて該第2データが最新情報であることを表すリビジョン情報を付加して書き込む請求項19記載の不揮発性記憶システム。
  21. 前記読み書き制御部は、前記第2データの書き込みにおいて領域のいずれのエリアが使用中かを示すポインタを書き込む請求項19記載の不揮発性記憶システム。
JP2007168895A 2007-06-27 2007-06-27 メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム Pending JP2009009279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007168895A JP2009009279A (ja) 2007-06-27 2007-06-27 メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007168895A JP2009009279A (ja) 2007-06-27 2007-06-27 メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム

Publications (1)

Publication Number Publication Date
JP2009009279A true JP2009009279A (ja) 2009-01-15

Family

ID=40324316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007168895A Pending JP2009009279A (ja) 2007-06-27 2007-06-27 メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム

Country Status (1)

Country Link
JP (1) JP2009009279A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267271A (ja) * 2009-05-14 2010-11-25 Emanuele Confalonieri 記憶バスインターフェイスのためのpcmメモリ
US9076507B2 (en) 2012-11-29 2015-07-07 Samsung Electronics Co., Ltd. Nonvolatile memory and method of operating nonvolatile memory
US9286990B1 (en) 2014-12-22 2016-03-15 Samsung Electronics Co., Ltd. Storage device, nonvolatile memory and method operating same
US10055356B2 (en) 2014-09-12 2018-08-21 Panasonic Intellectual Property Management Co., Ltd. Memory device and method for controlling memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267271A (ja) * 2009-05-14 2010-11-25 Emanuele Confalonieri 記憶バスインターフェイスのためのpcmメモリ
US8654563B2 (en) 2009-05-14 2014-02-18 Micron Technology, Inc. Control and operation of non-volatile memory
US9076507B2 (en) 2012-11-29 2015-07-07 Samsung Electronics Co., Ltd. Nonvolatile memory and method of operating nonvolatile memory
US10055356B2 (en) 2014-09-12 2018-08-21 Panasonic Intellectual Property Management Co., Ltd. Memory device and method for controlling memory device
US9286990B1 (en) 2014-12-22 2016-03-15 Samsung Electronics Co., Ltd. Storage device, nonvolatile memory and method operating same

Similar Documents

Publication Publication Date Title
US20080028132A1 (en) Non-volatile storage device, data storage system, and data storage method
WO2008013228A1 (fr) Contrôleur de mémoire, dispositif de stockage non-volatile, dispositif d'accès et système de stockage non-volatile
KR101038146B1 (ko) 반도체 기억 장치를 갖는 메모리 시스템
JPWO2006067923A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
JP2009037317A (ja) メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム
JP5592478B2 (ja) 不揮発性記憶装置及びメモリコントローラ
JP2007250101A (ja) 不揮発性メモリ装置および不揮発性メモリ装置の制御方法
JP2009009279A (ja) メモリコントローラ、不揮発性記憶モジュール、及び不揮発性記憶システム
KR100625811B1 (ko) 코드 데이터 에러 정정 방법 및 장치
JP2007094639A (ja) メモリコントローラ及びフラッシュメモリシステム
US7649774B2 (en) Method of controlling memory system
JPH11144478A (ja) 不揮発性半導体メモリの情報記憶方法および電子機器
JP5002944B2 (ja) 情報処理装置、撮像装置、および情報処理方法、並びにコンピュータ・プログラム
JP2005243000A (ja) 半導体メモリ装置、メモリコントローラ及びデータ記録方法
US20150220432A1 (en) Method and apparatus for managing at least one non-volatile memory
JP2006285976A (ja) 不揮発性記憶システム、不揮発性記憶装置、データ読出方法及び読出プログラム
JP2007279873A (ja) データ記録装置
JP2009230205A (ja) メモリシステム
JP2007048184A (ja) メモリカード
JP2007280329A (ja) 不揮発性記憶装置および不揮発性記憶装置の管理方法
JP2005092677A (ja) メモリ装置
MX2008001567A (es) Dispositivo de almacenamiento de datos de contenido y su metodo de control.
JP2006244017A (ja) データコピー方法
JP4218406B2 (ja) 情報記録再生方法
JP4972909B2 (ja) データ記録装置