JP2014107004A - 不揮発性メモリ及び不揮発性メモリの動作方法 - Google Patents

Abstract

【課題】本発明は不揮発性メモリを提供する。
【解決手段】本発明の不揮発性メモリは、複数のバンクと、複数の格納ユニットに格納されたモード情報に基づいて、複数のバンクに各々対応する書き込みイネーブル信号及び読み出しイネーブル信号を出力するように構成される制御ロジックと、書き込みイネーブル信号及び読み出しイネーブル信号が活性化するか否かに応答して複数のバンクの書き込み及び読み出しを各々独立的にイネーブル及びディセーブルするように構成される複数の読み出し及び書き込み回路とを含む。複数の格納ユニットにモード情報が格納された後の初期状態で、制御ロジックは、モード情報に関係なく、前記書き込みイネーブル信号及び読み出しイネーブル信号を活性化する。
【選択図】図３

Description

本発明は、半導体メモリに関し、より詳細には、不揮発性メモリ及び不揮発性メモリの動作方法に関する。

半導体メモリ装置（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）は、シリコン（Ｓｉ、ｓｉｌｉｃｏｎ）、ゲルマニウム（Ｇｅ、Ｇｅｒｍａｎｉｕｍ）、ガリウムヒ素（ＧａＡｓ、ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、インジウム燐（ＩｎＰ、ｉｎｄｉｕｍ ｐｈｏｓｐｉｄｅ）などのような半導体を用いて実現される記憶装置である。 半導体メモリ装置は、揮発性メモリ装置（Ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）と不揮発性メモリ装置（Ｎｏｎｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）に大別される。

揮発性メモリ装置は、電源の供給が遮断されれば、格納していたデータが消滅するメモリ装置である。揮発性メモリ装置は、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）などがある。不揮発性メモリ装置は、電源の供給が遮断されても格納していたデータを保持するメモリ装置である。不揮発性メモリ装置は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、フラッシュメモリ装置、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦＲＡＭ（登録商標）（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などがある。特に、ＭＲＡＭは速い動作速度、低消費電力、及び不揮発性の特性のため、次世代のメモリとして深度のある研究が進められている。

米国特許第８，２５８，８１２号公報

本発明の目的は、向上した動作性能及びユーザの利便性を備えた不揮発性メモリ及び不揮発性メモリの動作方法を提供することにある。

本発明の実施形態に係る不揮発性メモリは、複数のメモリセルを含む複数のバンクと、前記複数のバンクに各々対応する複数の格納ユニットを含み、前記複数の格納ユニットに格納されたモード情報に基づいて、前記複数のバンクに各々対応する書き込みイネーブル信号及び読み出しイネーブル信号を出力するように構成される制御ロジックと、前記複数のバンクに各々接続し、前記書き込みイネーブル信号及び読み出しイネーブル信号が活性化するか否かに応答して前記複数のバンクの書き込み及び読み出しを各々独立的にイネーブル及びディセーブルするように構成される複数の読み出し及び書き込み回路とを含み、前記複数の格納ユニットにモード情報が格納された後の初期状態で、前記制御ロジックは、前記複数の格納ユニットに格納されたモード情報に関係なく、前記書き込みイネーブル信号及び読み出しイネーブル信号を活性化するように構成される。

実施形態として、前記複数の格納ユニットの各々は、読み出しイネーブル信号に連関した読み出しビットと、書き込みイネーブル信号に関連した書き込みビットとを格納するように構成される。

実施形態として、前記読み出しビット及び書き込みビットの値によって、前記複数のバンクの各々は、ランダムアクセスモード、読み出し専用モード、セキュリティモード、揮発性モードのうちの一つによって制御される。

実施形態として、前記複数の格納ユニットのうちで選択された格納ユニットのモード情報が読み出し専用モードを示し、前記選択された格納ユニットに対応するバンクで書き込みが実行されれば、前記制御ロジックは、前記選択された格納ユニットに書き込みマークを設定するように構成される。

実施形態として、前記制御ロジックは、前記選択された格納ユニットに格納されたモード情報及び前記設定された書き込みマークに基づいて、前記選択された格納ユニットに対応する読み出し及び書き込み回路に供給される書き込みイネーブル信号を非活性化するように構成される。

実施形態として、前記複数の格納ユニットのうちで選択された格納ユニットのモード情報が揮発性モードを示し、前記選択された格納ユニットに対応するバンクで書き込みが実行されれば、前記制御ロジックは、前記選択された格納ユニットにリセットマークを設定する構成される。

実施形態として、前記選択された格納ユニットに対応するバンクの消去が実行されれば、前記制御ロジックは、前記選択された格納ユニットに設定されたリセットマークをリセットするように構成される。

実施形態として、パワーオフが実行される時、前記選択された格納ユニットに格納されたモード情報及び前記設定されたリセットマークに応答して、前記制御ロジックは、前記選択された格納ユニットに対応するバンクが消去されるように対応する読み出し及び書き込み回路を制御し、前記選択された格納ユニットの設定されたリセットマークをリセットするように構成される。

実施形態として、ブーティングが実行される時、前記設定されたリセットマークに応答して、前記制御ロジックは、前記選択された格納ユニットに対応するバンクが消去されるように対応する読み出し及び書き込み回路を制御し、前記選択された格納ユニットの設定されたリセットマークをリセットするように構成される。

実施形態として、前記複数の格納ユニットのうちで選択された格納ユニットのモード情報がセキュリティモードを示し、前記選択された格納ユニットに対応するバンクで書き込みが実行されれば、前記制御ロジックは、前記選択された格納ユニットに書き込みマークを設定し、前記選択された格納ユニットに格納されたモード情報及び前記設定された書き込みマークに応答して、前記選択された格納ユニットに対応する読み出し及び書き込み回路に供給される書き込みイネーブル信号を非活性化するように構成される。

実施形態として、前記選択された格納ユニットのモード情報が前記セキュリティモードを示し、前記選択された格納ユニットに対応するバンクで読み出しが実行されれば、前記制御ロジックは、前記選択された格納ユニットに読み出しマークを設定するように構成される。

実施形態として、前記選択された格納ユニットのモード情報及び前記設定された読み出しマークに基づいて、前記制御ロジックは、前記選択された格納ユニットに対応する読み出し及び書き込み回路に供給される読み出しイネーブル信号を非活性するように構成される。

実施形態として、ブーティングが実行される時、前記制御ロジックは、前記設定された読み出しマークをリセットするように構成される。

複数のバンクを含む本発明の実施形態に係る不揮発性メモリの動作方法は、前記複数のバンクを少なくとも二つのグループに分割する段階と、前記分割された少なくとも二つのグループの各々の読み出しを許容するか否か及び書き込みを許容するか否かを含む動作モードを決める段階とを含み、前記分割された少なくとも二つのグループの各々の動作モードが決められた後の初期状態で、前記分割された少なくとも二つのグループの各々の読み出し及び書き込みは、前記動作モードに関係なく、許容される。

実施形態として、前記動作モードを決める段階は、前記分割された少なくとも二つのグループの少なくとも１つのグループをランダム読み出し及びランダム書き込みを許容するランダムアクセスモードに決める段階を含む。

実施形態として、前記動作モードを決める段階は、前記分割された少なくとも二つのグループのうち少なくとも１つのグループを一回の書き込み後に書き込み禁止し、ランダム読み出しを許容するワンタイム書き込みモードに決める段階を含む。

実施形態として、前記動作モードを決める段階は、前記分割された少なくとも二つのグループのうち少なくとも１つのグループを一回の書き込み後に書き込み禁止し、ブーティング後に１回の読み出し後に読み出し禁止するセキュリティモードに決める段階を含む。

実施形態として、前記動作モードを決める段階は、前記分割された少なくとも二つのグループのうち少なくとも１つのグループをパワーオフ又はパワーオン時に消去される揮発性モードに決める段階を含む。

実施形態として、少なくとも一つのバンクの動作モードを変更する段階と、前記動作モードの変更に応答して、前記動作モードが変更された前記少なくとも一つのバンクを消去する段階とをさらに含む。

実施形態として、少なくとも一つのバンクの動作モードの変更要請を受信する段階と、前記変更要請によって認証を実行する段階と、前記認証が成功すれば、前記変更要請による動作モードの変更を許容し、前記認証が失敗すれば、前記変更要求を拒否する段階とをさらに含む。

本発明の別の実施形態に係る不揮発性メモリは、複数のメモリセルを含み、読み出し及び書き込み回路を共有する複数のメモリブロックと、前記複数のメモリブロックに各々対応する複数の格納ユニットを含み、前記複数の格納ユニットに格納されたモード情報に基づいて、前記複数のメモリブロックに各々対応する書き込みイネーブル信号及び読み出しイネーブル信号を出力するように構成される制御ロジックと、前記複数のメモリブロックに各々接続し、前記書き込みイネーブル信号及び読み出しイネーブル信号が活性化するか否かに応答して前記複数のメモリブロックの書き込み及び読み出しを各々独立的にイネーブル及びディセーブルするように構成される複数の読み出し及び書き込み回路とを含み、前記複数の格納ユニットにモード情報が格納された後の初期状態で、前記制御ロジックは、前記複数の格納ユニットに格納されたモード情報に関係なく、前記書き込みイネーブル信号及び読み出しイネーブル信号を活性化するように構成される。

本発明の実施形態に係るコンピューティングシステムは、動作モードを制御するように構成されるアプリケーションプロセッサと、前記アプリケーションプロセッサからモード情報を受信するように構成される不揮発性メモリとを含み、前記不揮発性メモリは、各々複数のメモリセルを含む複数のバンクと、前記複数のバンクに各々対応する複数の格納部を含み、各格納部に格納され、動作モードを識別する前記モード情報に基づいて、各バンクに提供される書き込みイネーブル信号及び読み出しイネーブル信号を活性化又は非活性化する制御ロジックと、前記複数のバンクに各々接続し、各格納部に格納された対応するモード情報に基づいて活性化した又は非活性化した書き込みイネーブル信号及び読み出しイネーブル信号に応答して、各バンクの書き込み又は読み出し動作を独立的に活性化又は非活性化するように構成される複数の読み出し及び書き込み回路とを含む。

実施形態として、前記制御ロジックは、前記アプリケーションプロセッサから前記複数のバンクのうちで選択されたバンクのアドレスと前記選択されたバンクに関連したモード情報とを受信する。

実施形態として、前記モード情報は、前記アプリケーションプロセッサから前記不揮発性メモリにアドレス、コマンド、制御信号、データのうちの一つの形態で伝送される。

実施形態として、前記動作モードは、ランダムアクセスモードと、読み出し専用モードと、セキュリティモードと、揮発性モードとを含む。

本発明の実施形態によれば、メモリバンクは複数のグループに分割され、分割されたグループ別に互いに異なる動作モードで動作する。したがって、向上した動作性能及びユーザの利便性を備えた不揮発性メモリ及び不揮発性メモリの動作方法を提供する。

本発明の実施形態に係るコンピューティングシステムを示すブロック図である。 本発明の実施形態に係る不揮発性メモリの動作方法を説明するためのフローチャートである。 本発明の実施形態に係る不揮発性メモリを示すブロック図である。 本発明の応用例に係る不揮発性メモリの動作方法を説明するためのフローチャートである。 モード情報による複数のバンク又は複数の読み出し及び書き込み回路の動作モードを示すテーブルである。 本発明の実施形態に係るコンピューティングシステムが不揮発性メモリの動作モードの設定方法を説明するためのフローチャートである。 コンピューティングシステムが、不揮発性メモリの少なくとも一つのバンクを読み出し専用モードで制御する方法を説明するためのフローチャートである。 コンピューティングシステムが、不揮発性メモリの少なくとも一つのバンクをセキュリティモードで制御する方法を説明するためのフローチャートである。 コンピューティングシステムが、不揮発性メモリの少なくとも一つのバンクを揮発性モードで制御する方法を説明するためのフローチャートである。 本発明の実施形態に係るコンピューティングシステムが、不揮発性メモリの動作モードの設定方法の別の例を説明するためのフローチャートである。 本発明の実施形態に係るコンピューティングシステムが、不揮発性メモリの動作モードの設定方法のまた異なる例を説明するためのフローチャートである。 本発明の別の実施形態に係るコンピューティングシステムが、不揮発性メモリの動作モードの設定方法を説明するためのフローチャートである。 本発明の実施形態に係るメモリシステムを示すブロック図である。 本発明の応用例に係る不揮発性メモリを示すブロック図である。

以下、本発明の属する技術の分野における通常の知識を持つ者が、本発明の技術的思想を容易に実施できるように、本発明の実施形態を添付の図面を参照して説明する。

図１は、本発明の実施形態に係るコンピューティングシステム１０００を示すブロック図である。例示的に、コンピューティングシステム１０００は、モバイルマルチメディア装置であり得る。図１を参照すれば、コンピューティングシステム１０００は、アプリケーションプロセッサ１１００と、不揮発性メモリ１２００と、ストレージ装置１３００と、モデム１４００と、ユーザインターフェース１５００とを含んでいる。

アプリケーションプロセッサ１１００は、コンピューティングシステム１０００のすべての動作を制御し、論理演算を実行する。例えば、アプリケーションプロセッサ１１００は、システムオンチップ（ＳｏＣ、Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ）で構成することができる。

不揮発性メモリ１２００は、コンピューティングシステム１０００の動作メモリとして用いられる。不揮発性メモリ１２００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）、相変化ランダムアクセスメモリ（ＰＲＡＭ、Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、抵抗性ランダムアクセスメモリ（ＲＲＡＭ（登録商標）、Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、強誘電体ランダムアクセスメモリ（ＦＲＡＭ、Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などのような不揮発性メモリを含む。例示的に、不揮発性メモリ１２００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）であると仮定する。しかし、本発明の技術的思想は、不揮発性メモリ１２００が磁気ランダムアクセスメモリ（ＭＲＡＭ）であることに限られない。

不揮発性メモリ１２００は、アプリケーションプロセッサ１１００からアドレスＡＤＤＲ、制御信号ＣＴＲＬ、コマンドＣＭＤを受信し、アプリケーションプロセッサ１１００とデータＤＡＴＡを交換するように構成される。

不揮発性メモリ１２００は、複数のバンク１１１〜１１ｎを含んでいる。複数のバンクの各々は独立して読み出し、書き込み、消去を行うことができるメモリセルの集合である。

複数のバンク１１１〜１１ｎは、複数のグループに分割される。分割されたグループは、互いに異なる動作モードで動作するように制御される。例えば、分割されたグループは、ランダムアクセスモード、読み出し専用モード、セキュリティモード、揮発性モードのような様々な動作モードで動作するように制御される。分割されたグループの動作モードは、アプリケーションプロセッサ１１００によって制御される。

図１において、不揮発性メモリ１２００は、複数のバンク１１１〜１１ｎを含むと示す。しかし、本発明の技術的思想は、複数のバンク１１１〜１１ｎに限られない。例えば、不揮発性メモリ１２００は、複数のメモリブロックを含むことができる。メモリブロックは、複数のメモリセルを含むことができる。複数のメモリブロックは、読み出し、書き込み、消去を実行するための周辺回路を共有するメモリセルの集合になることができる。複数のメモリブロックは、同時に読み出し、書き込み、消去を行うことができず、複数のメモリブロックのうちで選択された一つのメモリブロックのみで読み出し、書き込み、消去を実行することができる。例示的に、１つのバンクは、複数のメモリブロックを含むことができる。

以下、不揮発性メモリ１２００の複数のバンクの例を参照して本発明の技術的思想を説明する。例えば、ランダムアクセスモード、読み出し専用モード、セキュリティモード、揮発性モードのような様々な動作モードで制御される不揮発性メモリ１２００のバンクを説明する。しかし、本発明の技術的思想は、メモリブロックに拡張することができる。例えば、読み出し、書き込み、消去を実行することができないことを除けば、本発明の技術的思想は、不揮発性メモリ１２００のメモリブロックに応用することができる。不揮発性メモリ１２００のメモリブロックは、ランダムアクセスモード、読み出し専用モード、セキュリティモード、揮発性モードのような様々な動作モードで制御される。

ストレージ装置１３００は、コンピューティングシステム１０００のストレージとして用いられる。ストレージは、データの長期的な保存を目的とするストレージである。ストレージ装置１３００は、フラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）、ハードディスクドライブ（ＨＤＤ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、相変化ランダムアクセスメモリ（ＰＲＡＭ、Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、抵抗性ランダムアクセスメモリ（ＲＲＡＭ（登録商標）、Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、強誘電体ランダムアクセスメモリ（ＦＲＡＭ、Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などのような不揮発性メモリを含む。

例示的に、不揮発性メモリ１２００及びストレージ装置１３００は、一つのメモリに集積することができる。一つのメモリの第１の部分は、不揮発性メモリ１２００として使用し、第２の部分は、ストレージ装置１３００として使用することができる。

モデム１４００は、アプリケーションプロセッサ１１００の制御によって、外部装置と無線又は有線通信を実行する。モデム１４００は、Ｗｉ−Ｆｉ、ＣＤＭＡ、ＧＳＭ（登録商標）、ＬＴＥ、ブルートゥース、ＮＦＣなどのような様々な通信規格のうちで少なくとも一つに基づいて通信を実行する。例示的に、モデム１４００は、アプリケーションプロセッサ１１００と共にシステムオンチップ（ＳｏＣ）を構成することができる。

ユーザインターフェース１５００は、外部と信号を交換する。例えば、ユーザインターフェース１５００は、キーボード、キーパッド、ボタン、タッチパネル、タッチスクリーン、タッチパッド、タッチボール、カメラ、マイク、ジャイロスコープセンサ、振動センサなどのようなユーザ入力インターフェースを含むことができる。ユーザインターフェース１５００は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）表示装置、ＬＥＤ、スピーカ、モータなどのような出力インターフェースを含むことができる。

図２は、本発明の実施形態に係る不揮発性メモリ１２００の動作方法を説明するためのフローチャートである。図１及び図２を参照すると、Ｓ１１０段階において、複数のバンクが少なくとも二つのグループに分割される。

Ｓ１２０段階において、分割されたグループの読み出しイネーブルモード及び書き込みイネーブルモードが各々決められる。分割されたグループの読み出しイネーブルモード及び書き込みイネーブルモードを各々決めることによって、分割されたグループの動作モードを各々制御することができる。

図３は、本発明の実施形態に係る不揮発性メモリ１２００を示すブロック図である。図１〜図３を参照すれば、不揮発性メモリ１２００は、複数のバンク１１１〜１１ｎと、複数の読み出し及び書き込み回路１２１〜１２ｎと、制御ロジック１３０とを含んでいる。

複数のバンク１１１〜１１ｎの各々は、複数のメモリセルを含む。例えば、複数のバンク１１１〜１１ｎの各々は、複数の磁気メモリセルを含むことができる。複数のバンク１１１〜１１ｎの各々は、３次元構造に積層された複数のメモリセルを含むことができる。

複数の読み出し及び書き込み回路１２１〜１２ｎは、複数のバンク１１１〜１１ｎと各々接続している。複数の読み出し及び書き込み回路１２１〜１２ｎは、複数のバンク１１１〜１１ｎの各々の読み出し、書き込み、消去を独立して行うことができる。複数の読み出し及び書き込み回路１２１〜１２ｎは、アプリケーションプロセッサ１１００とデータＤＡＴＡを交換する。例えば、複数の読み出し及び書き込み回路１２１〜１２ｎは、複数のバンク１１１〜１１ｎから読み出されたデータをアプリケーションプロセッサ１１００に出力し、アプリケーションプロセッサ１１００から伝達されるデータを複数のバンク１１１〜１１ｎに書き込むことができる。

例示的に、複数の読み出し及び書き込み回路１２１〜１２ｎは、複数のバンク１１１〜１１ｎの一側面に接続されていると示している。しかし、本発明の技術的思想は、図３に限られない。複数の読み出し及び書き込み回路１２１〜１２ｎは、複数のバンク１１１〜１１ｎのメモリセルの行を選択する行デコーダ及びメモリセルの列を選択する列デコーダを含むことができる。

複数の読み出し及び書き込み回路１２１〜１２ｎの各々は、制御ロジック１３０から読み出しイネーブル信号ＲＥと書き込みイネーブル信号ＷＥとを受信するように構成される。読み込みイネーブル信号ＲＥが活性化されれば、対応する読み出し及び書き込み回路は、制御ロジック１３０の制御に応じて読み出し動作を実行する。読み込みイネーブル信号ＲＥが非活性化されれば、対応する読み出し及び書き込み回路は、制御ロジック１３０の制御に関係なく、読み出し動作を実行しない。書き込みイネーブル信号ＷＥが活性化されれば、対応する読み出し及び書き込み回路は、制御ロジック１３０の制御に応じて書き込み動作を実行する。書き込みイネーブル信号ＷＥが非活性化されれば、対応する読み出し及び書き込み回路は、制御ロジック１３０の制御に関係なく、書き込み動作を実行しない。

すなわち、読み出しイネーブル信号ＲＥは、複数の読み出し及び書き込み回路１２１〜１２ｎの各々の読み出し動作を許容又は禁止することができる。書き込みイネーブル信号ＷＥは、複数の読み出し及び書き込み回路１２１〜１２ｎの各々の書き込み動作を許容又は禁止することができる。

制御ロジック１３０は不揮発性メモリ１２００のすべての動作を制御するように構成される。制御ロジック１３０は、アプリケーションプロセッサ１１００から制御信号ＣＴＲＬ、コマンドＣＭＤ、アドレスＡＤＤＲを受信し、それに応じて読み出し及び書き込み回路１２１〜１２ｎを制御する。

制御ロジック１３０は、格納回路１４０を含んでいる。格納回路１４０は、複数のバンク１１１〜１１ｎ又は複数の読み出し及び書き込み回路１２１〜１２ｎに各々対応する複数の格納ユニットＳ１〜Ｓｎを含んでいる。

複数の格納ユニットＳ１〜Ｓｎは、各々対応するバンク１１１〜１１ｎ、又は読み出し及び書き込み回路１２１〜１２ｎのモード情報を格納するように構成される。制御ロジック１３０は、複数の格納ユニットＳ１〜Ｓｎに各々格納されたモード情報に基づいて、読み出しイネーブル信号ＲＥ及び書き込みイネーブル信号ＷＥを活性化又は非活性化する。すなわち、制御ロジック１３０は、複数の格納ユニットＳ１〜Ｓｎに格納されたモード情報に基づいて、複数のバンク１１１〜１１ｎ又は複数の読み出し及び書き込み回路１２１〜１２ｎのモードを各々制御することができる。

複数の格納ユニットＳ１〜Ｓｎは、モード情報を不揮発性で格納することができる。例えば、複数の格納ユニットＳ１〜Ｓｎは、モードレジスタであり得る。制御ロジック１３０は、アプリケーションプロセッサ１１００から伝送される特殊なコマンドに応答して、モードレジスタセッティングモードに進入することができる。モードレジスタセッティングモードで、制御ロジック１３０は、アプリケーションプロセッサ１１００から伝送される情報（例えば、アドレスＡＤＤＲ、制御信号ＣＴＲＬ、コマンドＣＭＤ、データＤＡＴＡ）によって格納ユニットＳ１〜Ｓｎにモード情報を格納することができる。

例示的に、複数の格納ユニットＳ１〜Ｓｎは、ヒューズであり得る。複数の格納ユニットＳ１〜Ｓｎが電気ヒューズである場合、複数の格納ユニットＳ１〜Ｓｎは、モードレジスタである場合と同様に、モード情報を格納することができる。複数の格納ユニットＳ１〜Ｓｎがレーザヒューズである場合に、複数の格納ユニットＳ１〜Ｓｎは、レーザカッティングを通じてモード情報を格納することができる。

図４は、本発明の応用例に係る不揮発性メモリ１２００の動作方法を説明するためのフローチャートである。例示的に、複数の格納ユニットＳ１〜Ｓｎがモードレジスタである場合の不揮発性メモリ１２００の動作方法を図４に示す。

図１、図３及び図４を参照すれば、Ｓ２１０段階において、レジスタセッティングコマンドが受信される。不揮発性メモリ１２００の制御ロジック１３０は、アプリケーションプロセッサ１１００からレジスタセッティングコマンドを受信する。

Ｓ２２０段階において、不揮発性メモリ１２００は、アドレス及びモード情報を受信する。制御ロジック１３０は、アプリケーションプロセッサ１１００からバンクのアドレスを受信し、受信されたアドレスに対応するバンクに関連したモード情報を受信する。モード情報は、アドレスＡＤＤＲ、コマンドＣＭＤ、制御信号ＣＴＲＬ、データＤＡＴＡの形態でアプリケーションプロセッサ１１００から不揮発性メモリ１２００に伝送される。モード情報がデータＤＡＴＡの形態で伝送される時、図３の読み出し及び書き込み回路１２１〜１２ｎと制御ロジック１３０との間にモード情報を伝送するために別途のデータ経路が提供される。

Ｓ２３０段階において、制御ロジック１３０は、受信されたアドレスによってモード情報を格納ユニットＳ１〜Ｓｎに格納する。

Ｓ２４０段階において、制御ロジック１３０は、格納ユニットＳ１〜Ｓｎに格納されたモード情報に応答して、読み出しイネーブル信号ＲＥと書き込みイネーブル信号ＷＥとを制御する。制御ロジック１３０は、格納ユニットＳ１〜Ｓｎに格納されたモード情報に応答して、複数のバンク１１１〜１１ｎ又は複数の読み出し及び書き込み回路１２１〜１２ｎに各々対応する読み出しイネーブル信号ＲＥ及び書き込みイネーブル信号ＷＥを活性化又は非活性化できる。

図５は、モード情報による複数のバンク１１１〜１１ｎ又は複数の読み出し及び書き込み回路１２１〜１２ｎの動作モードを示すテーブルである。図１、図４及び図５を参照すれば、モード情報は書き込み情報Ｗ及び読み出し情報Ｒを含む。

書き込み情報Ｗは、対応するバンク又は読み出し及び書き込み回路の書き込みモードに関する情報を含む。読み出し情報Ｒは、対応するバンク又は読み出し及び書き込み回路の読み出しモードに関する情報を含む。

書き込み情報Ｗが第１の値１を有し、読み出し情報Ｒが第１の値１を有する場合、書き込みイネーブル信号ＷＥは、活性化し、読み出しイネーブル信号ＲＥは、活性化する。対応するバンク又は読み出し及び書き込み回路は活性化された読み出しイネーブル信号ＲＥ及び活性化された書き込みイネーブル信号ＷＥに応答して、読み出し及び書き込みを実行することができる。書き込み情報Ｗが第１の値１を有し、読み出し情報Ｒが第１の値１を有する格納ユニットに対応するバンク又は読み出し及び書き込み回路は、ランダムアクセスモードを有することができる。

書き込み情報Ｗが第２の値０を有し、読み出し情報Ｒが第１の値１を有する場合、書き込みイネーブル信号ＷＥは、対応するバンク又は読み出し及び書き込み回路で一回の書き込みが実行されるまで活性化され、以後に非活性化される。読み込みイネーブル信号ＲＥは活性化される。書き込み情報Ｗが第２の値０を有し、読み出し情報Ｒが第１の値１を有する格納ユニットに対応するバンク又は読み出し及び書き込み回路は、読み出し専用モードを有することができる。

例示的に、読み出し専用モードを有するバンク又は読み出し及び書き込み回路に関連した格納ユニットは、書き込みマークを追加のモード情報としてさらに格納することができる。バンク又は読み出し及び書き込み回路で一回の書き込みが実行されれば、格納ユニットの書き込みマークがセットされ得る。書き込みマークがリセット状態である時、制御ロジック１３０は、書き込みイネーブル信号ＷＥを活性の状態に維持し、書き込みマークがセット状態の時に、制御ロジック１３０は、書き込みイネーブル信号ＷＥを非活性化することができる。

書き込み情報Ｗが第２の値０を有し、読み出し情報Ｒが、第２の値０を有する場合、書き込みイネーブル信号ＷＥは、対応するバンク又は読み出し及び書き込み回路で一回の書き込みが実行されるまで活性化され、以後に非活性化される。読み込みイネーブル信号ＲＥは、コンピューティングシステム１０００のブーティングが開始された後、１回の読み出しが実行されるまで活性化され、以後に非活性化される。書き込み情報Ｗが第２の値０を有し、読み出し情報Ｒが第２の値０を有する格納ユニットに対応するバンク又は読み出し及び書き込み回路は、セキュリティ（又はブーティング）モードを有することができる。

例示的に、セキュリティモードを有するバンク又は読み出し及び書き込み回路に関連した格納ユニットは、書き込みマーク及び読み出しマークを追加のモード情報としてさらに格納することができる。バンク又は読み出し及び書き込み回路で一回の書き込みが実行されれば、格納ユニットの書き込みマークはセットされ得る。書き込みマークがリセット状態の時、制御ロジック１３０は、書き込みイネーブル信号ＷＥを活性の状態に維持し、書き込みマークがセット状態の時に、制御ロジック１３０は、書き込みイネーブル信号ＷＥを非活性化することができる。

バンク又は読み出し及び書き込み回路でブーティングが開始された後、１回の読み出しが実行されれば、格納ユニットの読み出しマークはセットされ得る。読み出しマークがリセット状態の時、制御ロジック１３０は、読み出しイネーブル信号ＲＥを活性の状態に維持し、読み出しマークがセット状態の時に、制御ロジック１３０は、読み出しイネーブル信号ＲＥを非活性化することができる。

書き込み情報Ｗが第１の値１を有し、読み出し情報Ｒが第２の値０を有する場合、書き込みイネーブル信号ＷＥ及び読み出しイネーブル信号ＲＥは、活性の状態を維持する。書き込み情報Ｗが第１の値１を有し、読み出し情報Ｒが第２の値０を有する格納ユニットに対応するバンク又は読み出し及び書き込み回路は、揮発性モードを有することができる。

例示的に、揮発性モードを有するバンク又は読み出し及び書き込み回路に関連した格納ユニットはリセットマークを追加のモード情報としてさらに格納することができる。バンク又は読み出し及び書き込み回路で書き込みが実行されれば、リセットマークは、セットされ得る。バンク又は読み出し及び書き込み回路に書き込まれたデータが全部消去されれば、リセットマークは、リセットされ得る。リセットマークがセット状態の時に、制御ロジック１３０は、パワーオフ又はパワーオン時にバンクに書き込まれたデータが全部消去されるようにバンク、又は読み出し及び書き込み回路を制御することができる。

図６は、本発明の実施形態に係るコンピューティングシステム１０００が不揮発性メモリ１２００の動作モードの設定方法を説明するためのフローチャートである。図１、図３、図５及び図６を参照すると、Ｓ３１０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にモードセットコマンドを伝送する。モードセットコマンドは、不揮発性メモリ１２００のスペックによって予め決められたコマンドである。

Ｓ３２０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレス及びモード情報を伝送する。

Ｓ３３０段階において、不揮発性メモリ１２００は、モード情報を格納ユニットＳ１〜Ｓｎに格納する。格納されたモード情報に応じて、不揮発性メモリ１２００の複数のバンク１１１〜１１ｎ又は複数の読み出し及び書き込み回路１２１〜１２ｎの動作モードが、各々決められる。

Ｓ３４０段階において、アプリケーションプロセッサ１１００及び不揮発性メモリ１２００は、権限のあるアクセスを許容し、権限のないアクセスを拒否して通信を実行する。例えば、アプリケーションプロセッサ１１００が読み出し専用モード又はセキュリティモードを有するバンクに対する書き込みを要請する時、不揮発性メモリ１２００は、書き込み要請を拒否することができる。

例示的に、アプリケーションプロセッサ１１００が不揮発性メモリ１２００にモードセットコマンドを伝送することによって、アプリケーションプロセッサ１１００は不揮発性メモリ１２００の複数のバンク１１１〜１１ｎに予め設定されていたモードを各々変更することができる。

例示的に、不揮発性メモリ１２００の複数のバンク１１１〜１１ｎは、基本値にランダムアクセスモードを有することができる。アプリケーションプロセッサ１１００が不揮発性メモリ１２００にモードセットコマンドを伝送することによって、複数のバンク１１１〜１１ｎのモードは各々変更することができる。

例示的に、不揮発性メモリ１２００のモードの変更は、ＢＩＯＳの設定を使用して実行することができる。

図７は、コンピューティングシステム１０００が不揮発性メモリ１２００の少なくとも一つのバンクを読み出し専用モードで制御する方法を説明するためのフローチャートである。図１、図４、図５及び図７を参照すれば、Ｓ４１０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にモードセットコマンドを伝送する。

Ｓ４２０段階において、アプリケーションプロセッサ１１００は、少なくとも一つのバンクのアドレス及び読み出し専用モード情報を不揮発性メモリ１２００に伝送する。アプリケーションプロセッサ１１００は、読み出し専用モードで制御しようとする少なくとも一つのバンクのアドレスを不揮発性メモリ１２００に伝送することができる。アプリケーションプロセッサ１１００は、第２の値０を有する書き込み情報Ｗ及び第１の値１を有する読み出し情報Ｒをモード情報として不揮発性メモリ１２００に伝送することができる。

Ｓ４３０段階において、不揮発性メモリ１２００は、伝送された読み出し専用モード情報を受信されたアドレスに対応する格納ユニットに格納する。読み出し専用モード情報を格納ユニットに格納することによって、受信されたアドレスに対応するバンク又は読み出し及び書き込み回路は、読み出し専用モードで制御される。

Ｓ４４０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレス及び読み出し専用モードのデータを伝送する。例えば、アプリケーションプロセッサ１１００は、読み出し専用モードで制御されたバンクのアドレス及び該当バンクに書き込まれるデータを不揮発性メモリ１２００に伝送することができる。

Ｓ４５０段階において、不揮発性メモリ１２００は、伝送された読み出し専用モードデータを読み出し専用モードを有するバンクに書き込む。読み出し専用モードデータが書き込まれた後、不揮発性メモリ１２００は、読み出し専用モードデータが書き込まれたバンクに対応する格納ユニットの書き込みマークをセットすることができる。書き込みマークがセットされれば、不揮発性メモリ１２００の制御ロジック１３０は、書き込みイネーブル信号ＷＥを非活性化することができる。すなわち、読み出し専用モードデータが書き込まれたバンクに対する後続書き込みは禁止される。

例示的に、読み出し専用モードデータは、コンピューティングシステム１０００のハードウェア情報、ＢＩＯＳプログラム、コンピューティングシステム１０００の固有番号などのように、更新が禁止される重要なデータを含むことができる。読み出し専用モードデータが書き込まれると、読み出し専用モードを有するバンクに対する書き込みが禁止される。したがって、読み出し専用モードを有するバンクにプログラムされたデータは失わずに保存される。

Ｓ４６０段階において、アプリケーションプロセッサ１１００及び不揮発性メモリ１２００は、読み出し専用モードで制御されたバンクに対する読み出しを許容し、書き込みを禁止して通信を実行することができる。

図８は、コンピューティングシステム１０００が不揮発性メモリ１２００の少なくとも一つのバンクをセキュリティモードで制御する方法を説明するためのフローチャートである。図１、図４、図５及び図８を参照すれば、Ｓ５１０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にモードセットコマンドを伝送する。

Ｓ５２０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレス及びセキュリティモード情報を伝送する。アプリケーションプロセッサ１１００は、セキュリティモードで制御しようとする少なくとも一つのバンクのアドレスを不揮発性メモリ１２００に伝送する。アプリケーションプロセッサ１１００は、第２の値０を有する書き込み情報Ｗ及び第２の値０を有する読み出し情報Ｒをセキュリティモード情報として不揮発性メモリ１２００に伝送する。

Ｓ５３０段階において、不揮発性メモリ１２００は、受信されたアドレスに対応するバンクに関連した格納ユニットにセキュリティモード情報を格納する。

Ｓ５４０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレス及びセキュリティモードデータを伝送する。例えば、アプリケーションプロセッサ１１００は、セキュリティモードで制御されたバンクのアドレス及び該当バンクに書き込まれるデータを不揮発性メモリ１２００に伝送することができる。

Ｓ５５０段階において、不揮発性メモリ１２００は、受信されたセキュリティモードデータを受信されたアドレスに対応するバンクに書き込む。不揮発性メモリ１２００は、セキュリティモードデータが書き込まれたバンクに関連した格納ユニットの書き込みマークをセットする。書き込みマークがセットされれば、制御ロジック１３０は、書き込みイネーブル信号ＷＥを非活性化する。すなわち、セキュリティモードを有するバンクに対する後続書き込みが禁止される。

例示的に、セキュリティモードデータは、コンピューティングシステム１０００のブーティングに関連したデータを格納することができる。セキュリティモードデータは、コンピューティングシステム１０００のブーティング時に要求されるセキュリティ情報、識別情報などを含むことができる。セキュリティモードデータが書き込まれると、セキュリティモードを有するバンクに対する書き込みは禁止される。したがって、セキュリティモードデータは失わずに保存される。

Ｓ５６０段階において、再ブーティングが実行される。再ブーティングは、コンピューティングシステム１０００の電源が除去された後に、再供給されるハードリセット又はコンピューティングシステム１０００の電源が維持されたままでオペレーティングシステムのリブートが実行されるソフトリセットを含むことができる。リブートが実行されるたびに、不揮発性メモリ１２００は、セキュリティモードで制御されたバンクに関連した格納ユニットの読み出しマークをリセットする。例示的に、不揮発性メモリ１２００は、アプリケーションプロセッサ１１００から伝送される初期化信号又は供給される電源のレベルの上昇を感知して、読み出しマークをリセットすることができる。

Ｓ５７０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にブーティング時読み出しを要請することができる。アプリケーションプロセッサ１１００はセキュリティモードを有するバンクのアドレスを読み出し要請と共に伝送することができる。

Ｓ５８０段階において、不揮発性メモリ１２００は、読み出し要請によってセキュリティモードを有するバンクに格納されたセキュリティモードデータを読み出す。読み出しが実行されれば、制御ロジック１３０は、セキュリティモードを有するバンクに関連した格納ユニットの読み出しマークをセットする。読み出しマークがセットされれば、制御ロジック１３０は、読み出しイネーブル信号ＲＥを非活性化する。すなわち、セキュリティモードを有するバンクに対する後続読み出しが禁止される。

Ｓ５９０段階において、アプリケーションプロセッサ１１００及び不揮発性メモリ１２００は、セキュリティモードを有するバンクに対する読み出し及び書き込みを禁止して通信を実行する。

ブーティング時にセキュリティモードデータが読み出されると、セキュリティモードを有するバンクに対する後続アクセスは拒否される。したがって、セキュリティモードを有するバンクに格納されたセキュリティモードデータのセキュリティ性を確保することができる。

図９は、コンピューティングシステム１０００が不揮発性メモリ１２００の少なくとも一つのバンクを揮発性モードで制御する方法を説明するためのフローチャートである。図１、図４、図５及び図９を参照すれば、Ｓ６１０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にモードセットコマンドを伝送する。

Ｓ６２０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレス及び揮発性モード情報を伝送する。アプリケーションプロセッサ１１００は、揮発性モードで制御しようとする少なくとも一つのバンクのアドレスを不揮発性メモリ１２００に伝送することができる。アプリケーションプロセッサ１１００は、第１の値１を有する書き込み情報Ｗ及び第２の値０を有する読み出し情報Ｒをセキュリティモード情報として不揮発性メモリ１２００に伝送することができる。

Ｓ６３０段階において、不揮発性メモリ１２００は、受信されたアドレスに対応するバンクに関連した格納ユニットにセキュリティモード情報を格納する。

Ｓ６４０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００をランダムアクセスする。

Ｓ６５０段階において、不揮発性メモリ１２００は、揮発性モードを有するバンクにデータが書き込まれると、該当バンクに関連した格納ユニットのリセットマークをセットする。不揮発性メモリ１２００は、揮発性モードを有するバンクに書き込まれたデータが全部消去されれば、該当バンクに関連した格納ユニットのリセットマークをリセットすることができる。

Ｓ６６０段階において、電源オフが検出される。例示的に、不揮発性メモリ１２００は、コンピューティングシステム１０００から供給される電源がしきい値の以下に低くなることを検出することによって、電源オフを検出することができる。不揮発性メモリ１２００は、アプリケーションプロセッサ１１００から電源オフ信号を受信することによって、電源オフを検出することができる。

Ｓ６７０段階において、電源オフの検出に応答して、不揮発性メモリ１２００は、リセットマークによって揮発性モードを有するバンクの消去を実行し、リセットマークをリセットする。例えば、揮発性モードを有するバンクのうちデータが書き込まれているバンクに関連したリセットマークは、セット状態であり、揮発性モードを有するバンクのうちデータが書き込まれていないバンクに関連したリセットマークはリセット状態であり得る。不揮発性メモリ１２００は、リセットマークを参照してデータが書き込まれている揮発性モードのバンクを検出し、消去を実行することができる。消去が実行されたバンクに関連した格納ユニットのリセットマークはリセットされる。

Ｓ６８０段階において、リブートが実行される。リブートは、コンピューティングシステム１０００の電源が除去された後に再供給されるハードリセット又はコンピューティングシステム１０００の電源が維持されたままでオペレーティングシステムのリブートが実行されるソフトリセットを含むことができる。

Ｓ６９０段階において、不揮発性メモリ１２００は、リセットマークによって揮発性モードを有するバンクの消去を実行し、リセットマークをリセットする。例示的に、コンピューティングシステム１０００の誤作動又は突然の電源のオフによって、Ｓ６７０段階の消去が正常に実行されないことがある。不揮発性メモリ１２００は、ブーティング時にリセットマークを参照して、揮発性モードを有するバンクの消去を再実行することができる。

例示的に、ユーザデータの信用情報、個人情報などのような情報は、揮発性モードを有するバンクに格納することができる。揮発性モードを有するバンクに格納された情報は、コンピューティングシステム１０００の電源がオフされる時、又は供給される時に全部消去される。したがって、揮発性モードを有するバンクに格納されたデータは、流出又はハッキングが防止される。

図１０は、本発明の実施形態に係るコンピューティングシステム１０００が不揮発性メモリ１２００の動作モードの設定方法の別の例を説明するためのフローチャートである。図１及び図１０を参照すれば、Ｓ７１０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にモードセットコマンドを伝送する。

Ｓ７２０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレス及びモード情報を伝送する。

Ｓ７３０段階において、不揮発性メモリ１２００は、アプリケーションプロセッサ１１００に認証要請を伝送する。認証要請は、パスワードの入力を要求するか、又は認証キーを要求する動作を含むことができる。

Ｓ７４０段階において、認証の結果に応じて、アプリケーションプロセッサ１１００及び不揮発性メモリ１２００は、認証の結果に応じてモード変更を許容又は禁止する。例えば、認証が失敗した場合、不揮発性メモリ１２００はモードの変更を禁止することができる。認証が成功した場合、不揮発性メモリ１２００はモードの変更を許容することができる。

モードの変更時に認証を要求することによって、不揮発性メモリ１２００のセキュリティ性を一層向上することができる。例えば、不揮発性メモリ１２００のセキュリティモード、又は読み出し専用モードのバンクをランダムアクセスモードに変更しようとするハッキングの試行が発生することができる。不揮発性メモリ１２００は、モード変更の要請があるたびに認証の要請を生成する。したがって、権限を持つユーザのみによってバンクのモード変更が実行され、不揮発性メモリ１２００のセキュリティ性が向上する。

図１１は、本発明の実施形態に係るコンピューティングシステム１０００が不揮発性メモリ１２００の動作モードの設定方法のまた異なる例を説明するためのフローチャートである。図１及び図１１を参照すれば、Ｓ８１０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にモードセットコマンドを伝送する。

Ｓ８２０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレス及びモード情報を伝送する。

Ｓ８３０段階において、不揮発性メモリ１２００は、モード情報を格納ユニットに格納する。モード情報の格納に応じて、選択されたバンクのモードが変更される。

Ｓ８４０段階において、不揮発性メモリ１２００は、モードが変更されたバンクを消去する。

Ｓ８５０段階において、アプリケーションプロセッサ１１００及び不揮発性メモリ１２００は、権限のあるアクセスを許容し、権限のないアクセスを拒否して通信を実行することができる。

図１１を参照して説明した実施形態によれば、モードが変更されるバンクに格納されたデータは全部消去される。したがって、ハッキングなどにより不揮発性メモリ１２００のモードが変更された場合、セキュリティモード又は読み出し専用モードに格納された重要なデータが流出することが防止される。

図１０及び図１１を参照して説明した実施形態を組み合わせる場合、すなわち、モード変更時に認証が要求され、モードが変更されたバンクのデータが全部消去される場合には、不揮発性メモリ１２００のセキュリティ性はさらに向上することができる。

図１２は、本発明の別の実施形態に係るコンピューティングシステム１０００が不揮発性メモリ１２００の動作モードの設定方法を説明するためのフローチャートである。図１、図３及び図１２を参照すれば、Ｓ９１０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアドレスを伝送する。アプリケーションプロセッサ１１００は不揮発性メモリ１２００のアクセスしようとするメモリセルのアドレスを伝送することができる。

Ｓ９２０段階において、アプリケーションプロセッサ１１００は不揮発性メモリ１２００にアクセスコマンド及びモード情報を伝送する。モード情報は、図３を参照して説明した読み出しイネーブル信号ＲＥ及び書き込みイネーブル信号ＷＥに各々対応する読み出しイネーブル情報及び書き込みイネーブル情報を含むことができる。すなわち、アプリケーションプロセッサ１１００は、アドレスに対応するバンクの書き込み許容、書き込み禁止、読み出し許容、又は読み出し禁止に対する情報を不揮発性メモリ１２００に直接伝送することができる。不揮発性メモリ１２００は、モード情報を格納ユニットＳ１〜Ｓｎに格納し、それに応じて内部的に読み出しイネーブル信号ＲＥ及び書き込みイネーブル信号ＷＥを生成することができる。

Ｓ９３０段階において、不揮発性メモリ１２００は、受信されたモード情報に基づいて、受信されたアクセスコマンドを処理する。例えば、不揮発性メモリ１２００は、受信されたアドレスに対応するバンク又は読み出し及び書き込み回路について、受信された読み出しイネーブル情報及び書き込みイネーブル情報に各々対応する読み出しイネーブル信号ＲＥ及び書き込みイネーブル信号ＷＥを生成することができる。

例示的に、アプリケーションプロセッサ１１００は不揮発性メモリ１２００のメモリマップ（ｍｅｍｏｒｙ ｍａｐ）に図５を参照して説明したモード情報を格納することができる。アプリケーションプロセッサ１１００は不揮発性メモリ１２００のどのような領域がランダムアクセスモード、読み出し専用モード、セキュリティモード、又は揮発性モードを有するかに対する情報を管理することができる。アプリケーションプロセッサ１１００は、管理するモード情報に基づいて、不揮発性メモリ１２００を制御することができる。

例示的に、上位階層（例えば、オペレーティングシステム等）から受信されるコマンドがメモリマップに格納されたモード情報と矛盾する時、アプリケーションプロセッサ１１００は、受信されたコマンドを拒否することができる。

Ｓ９４０段階において、不揮発性メモリ１２００は、アプリケーションプロセッサ１１００に処理されたコマンドによる応答を伝送する。

図１３は、本発明の実施形態に係るメモリシステム２０００を示すブロック図である。図１３を参照すれば、メモリシステム２０００はコントローラ２１００と不揮発性メモリ２２００とを含んでいる。

コントローラ２１００は不揮発性メモリ２２００にアドレスＡＤＤＲ、制御信号ＣＴＲＬ、コマンドＣＭＤを伝送し、不揮発性メモリ２１００とデータＤＡＴＡを交換するように構成される。

不揮発性メモリ２２００は、複数のバンク１１１〜１１ｎを含んでいる。不揮発性メモリ２２００は、図３を参照して説明した不揮発性メモリ１２００と同じ構造を有し、同じ方法により動作することができる。

コントローラ２１００は、図１〜図１２を参照して説明したアプリケーションプロセッサ１１００のように、不揮発性メモリ２２００の複数のバンク１１１〜１１ｎの動作モードを制御することができる。コントローラ２１００は、外部ホストの制御によって、不揮発性メモリ２２００の複数のバンク１１１〜１１ｎの動作モードを制御することができる。

上述の実施形態で、不揮発性メモリ１２００又は２２００は、複数のバンク１１１〜１１ｎを含むと示す。しかし、本発明の技術的思想は、複数のバンク１１１〜１１ｎに限られない。例えば、図１４に示すように、不揮発性メモリ３２００は、複数のメモリブロックＢＬＫを含むことができる。メモリブロックは、複数のメモリセルを含むことができる。複数のメモリブロックＢＬＫは、読み出し、書き込み、消去を実行するための周辺回路を共有するメモリセルの集合であり得る。複数のメモリブロックＢＬＫは、同時に読み出し、書き込み、又は消去を行うことができず、複数のメモリブロックＢＬＫのうち選択された一つのメモリブロックのみで読み出し、書き込み、消去を実行することができる。例示的に、１つのバンクは、複数のメモリブロックを含むことができる。不揮発性メモリ３２００のメモリブロックＢＬＫは、ランダムアクセスモード、読み出し専用モード、セキュリティモード、揮発性モードのような様々な動作モードで制御することができる。制御ロジック１３０’は、複数のメモリブロックに対応する格納ユニットＳ１〜Ｓｎを含むことができる。制御ロジック１３０’は、外部から受信されたアドレスＡＤＤＲに応答して、選択されたメモリブロックに対応する格納ユニットを参照することができる。参照の結果に基づいて、制御ロジック１３０’は、読み出しイネーブル信号ＲＥ及び書き込みイネーブル信号ＷＥを各々選択的に活性化又は非活性化することができる。例えば、制御ロジック１３０’は、アドレスＡＤＤＲに対応する格納ユニットに格納されたモード情報に基づいて、図５に示すように信号を制御することができる。

例示的に、不揮発性メモリは、バンク又はメモリブロックの単位でモードを制御することができる。不揮発性メモリは、一部のバンクのモードをバンクの単位で制御することができる。不揮発性メモリは、残りの一部のバンクのモードをメモリブロックの単位で制御することができる。この時、格納ユニットは、追加のモード情報として、バンク又はメモリブロックを示すアドレスを共に格納することができる。制御ロジックは外部から受信されたアドレスに対応する格納ユニットを参照して、バンク又はメモリブロックの単位でモードを制御することができる。

なお、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１０００ コンピューティングシステム
１１００ アプリケーションプロセッサ
１２００ 不揮発性メモリ
１３００ ストレージ装置
１４００ モデム
１５００ ユーザインターフェース
１１１〜１１ｎ 複数のバンク
１２１〜１２ｎ 複数の読み出し及び書き込み回路
１３０ 制御ロジック
１４０ 格納回路
Ｓ１〜Ｓｎ 複数の格納ユニット
２０００ メモリシステム
２１００ コントローラ
２２００ 不揮発性メモリ

Claims (25)

1. 複数のメモリセルを含む複数のバンクと、
   前記複数のバンクに各々対応する複数の格納ユニットを含み、前記複数の格納ユニットに格納されたモード情報に基づいて、前記複数のバンクに各々対応する書き込みイネーブル信号及び読み出しイネーブル信号を出力するように構成される制御ロジックと、
   前記複数のバンクに各々接続し、前記書き込みイネーブル信号及び読み出しイネーブル信号が活性化するか否かに応答して前記複数のバンクの書き込み及び読み出しを各々独立的にイネーブル及びディセーブルするように構成される複数の読み出し及び書き込み回路とを含み、
   前記複数の格納ユニットにモード情報が格納された後の初期状態で、前記制御ロジックは、前記複数の格納ユニットに格納されたモード情報に関係なく、前記書き込みイネーブル信号及び読み出しイネーブル信号を活性化するように構成されることを特徴とする不揮発性メモリ。
2. 前記複数の格納ユニットの各々は、読み出しイネーブル信号に関連した読み出しビット及び書き込みイネーブル信号に関連した書き込みビットを格納するように構成されることを特徴とする請求項１に記載の不揮発性メモリ。
3. 前記読み出しビット及び書き込みビットの値によって、前記複数のバンクの各々は、ランダムアクセスモード、読み出し専用モード、セキュリティモード、揮発性モードのうちの一つにより制御されることを特徴とする請求項２に記載の不揮発性メモリ。
4. 前記複数の格納ユニットのうちで選択された格納ユニットのモード情報が読み出し専用モードを示し、前記選択された格納ユニットに対応するバンクで書き込みが実行されれば、前記制御ロジックは、前記選択された格納ユニットに書き込みマークを設定するように構成されることを特徴とする請求項１に記載の不揮発性メモリ。
5. 前記制御ロジックは、前記選択された格納ユニットに格納されたモード情報及び前記設定された書き込みマークに基づいて、前記選択された格納ユニットに対応する読み出し及び書き込み回路に供給される書き込みイネーブル信号を非活性化するように構成されることを特徴とする請求項４に記載の不揮発性メモリ。
6. 前記複数の格納ユニットのうちで選択された格納ユニットのモード情報が、揮発性モードを示し、前記選択された格納ユニットに対応するバンクで書き込みが実行されれば、前記制御ロジックは、前記選択された格納ユニットにリセットマークを設定するように構成されることを特徴とする請求項１に記載の不揮発性メモリ。
7. 前記選択された格納ユニットに対応するバンクで消去が実行されれば、前記制御ロジックは、前記選択された格納ユニットに設定されたリセットマークをリセットするように構成されることを特徴とする請求項６に記載の不揮発性メモリ。
8. パワーオフが実行される時、前記選択された格納ユニットに格納されたモード情報及び前記設定されたリセットマークに応答して、前記制御ロジックは、前記選択された格納ユニットに対応するバンクが消去されるように対応する読み出し及び書き込み回路を制御し、前記選択された格納ユニットの設定されたリセットマークをリセットするように構成されることを特徴とする請求項６に記載の不揮発性メモリ。
9. ブーティングが実行される時、前記設定されたリセットマークに応答して、前記制御ロジックは、前記選択された格納ユニットに対応するバンクが消去されるように、対応する読み出し及び書き込み回路を制御し、前記選択された格納ユニットの設定されたリセットマークをリセットするように構成されることを特徴とする請求項６に記載の不揮発性メモリ。
10. 前記複数の格納ユニットのうちで選択された格納ユニットのモード情報が、セキュリティモードを示し、前記選択された格納ユニットに対応するバンクで書き込みが実行されれば、前記制御ロジックは、前記選択された格納ユニットに書き込みマークを設定し、前記選択された格納ユニットに格納されたモード情報及び前記設定された書き込みマークに応答して、前記選択された格納ユニットに対応する読み出し及び書き込み回路に供給される書き込みイネーブル信号を非活性化するように構成されることを特徴とする請求項１に記載の不揮発性メモリ。
11. 前記選択された格納ユニットのモード情報が前記セキュリティモードを示し、前記選択された格納ユニットに対応するバンクで読み出しが実行されれば、前記制御ロジックは、前記選択された格納ユニットに読み出しマークを設定するように構成されることを特徴とする請求項１０に記載の不揮発性メモリ。
12. 前記選択された格納ユニットのモード情報及び前記設定された読み出しマークに基づいて、前記制御ロジックは、前記選択された格納ユニットに対応する読み出し及び書き込み回路に供給される読み出しイネーブル信号を非活性化するように構成されることを特徴とする請求項１１に記載の不揮発性メモリ。
13. ブーティングが実行される時、前記制御ロジックは、前記設定された読み出しマークをリセットするように構成されることを特徴とする請求項１１に記載の不揮発性メモリ。
14. 複数のバンクを含む不揮発性メモリの動作方法において、
    前記複数のバンクを少なくとも二つのグループに分割する段階と
    前記分割された少なくとも二つのグループの各々の読み出しを許容するか否か及び書き込みを許容するか否かを含む動作モードを決める段階とを含み、
    前記分割された少なくとも二つのグループの各々の動作モードが決められた後の初期状態で、前記分割された少なくとも二つのグループの各々の読み出し及び書き込みは、前記動作モードに関係なく、許容されることを特徴とする不揮発性メモリの動作方法。
15. 前記動作モードを決める段階は、
    前記分割された少なくとも二つのグループのうちの少なくとも１つのグループをランダム読み出し及びランダム書き込みを許容するランダムアクセスモードに決める段階を含むことを特徴とする請求項１４に記載の動作方法。
16. 前記動作モードを決める段階は、
    前記分割された少なくとも二つのグループのうちの少なくとも１つのグループを一回の書き込み後に書き込みを禁止し、ランダム読み出しを許容するワンタイム書き込みモードに決める段階を含むことを特徴とする請求項１４に記載の動作方法。
17. 前記動作モードを決める段階は、
    前記分割された少なくとも二つのグループのうちの少なくとも１つのグループを一回の書き込み後に書き込みを禁止し、ブーティング後に１回の読み出し後に読み出しを禁止するセキュリティモードに決める段階を含むことを特徴とする請求項１４に記載の動作方法。
18. 前記動作モードを決める段階は、
    前記分割された少なくとも二つのグループのうちの少なくとも１つのグループをパワーオフ又はパワーオン時に消去される揮発性モードに決める段階を含むことを特徴とする請求項１４に記載の動作方法。
19. 少なくとも一つのバンクの動作モードを変更する段階と、
    前記動作モードの変更に応答して、前記動作モードが変更された前記少なくとも一つのバンクを消去する段階とをさらに含むことを特徴とする請求項１４に記載の動作方法。
20. 少なくとも一つのバンクの動作モードの変更要請を受信する段階と、
    前記変更要請によって認証を実行する段階と、
    前記認証が成功すれば、前記変更要請による動作モードの変更を許容し、前記認証が失敗すれば、前記変更要請を拒否する段階とをさらに含むことを特徴とする請求項１４に記載の動作方法。
21. 複数のメモリセルを含み、読み出し及び書き込み回路を共有する複数のメモリブロックと、
    前記複数のメモリブロックに各々対応する複数の格納ユニットを含み、前記複数の格納ユニットに格納されたモード情報に基づいて、前記複数のメモリブロックに各々対応する書き込みイネーブル信号及び読み出しイネーブル信号を出力するように構成される制御ロジックと、
    前記複数のメモリブロックに各々接続し、前記書き込みイネーブル信号及び読み出しイネーブル信号が活性化するか否かに応答して前記複数のメモリブロックの書き込み及び読み出しを各々独立的にイネーブル及びディセーブルするように構成される複数の読み出し及び書き込み回路とを含み、
    前記複数の格納ユニットにモード情報が格納された後の初期状態で、前記制御ロジックは、前記複数の格納ユニットに格納されたモード情報に関係なく、前記書き込みイネーブル信号及び読み出しイネーブル信号を活性化するように構成されることを特徴とする不揮発性メモリ。
22. 動作モードを制御するように構成されるアプリケーションプロセッサと、
    前記アプリケーションプロセッサからモード情報を受信するように構成される不揮発性メモリとを含み、
    前記不揮発性メモリは、
    各々複数のメモリセルを含む複数のバンクと、
    前記複数のバンクに各々対応する複数の格納部を含み、各格納部に格納され、動作モードを識別する前記モード情報に基づいて、各バンクに提供される書き込みイネーブル信号及び読み出しイネーブル信号を活性化又は非活性する制御ロジックと、
    前記複数のバンクに各々接続し、各格納部に格納された対応するモード情報に基づいて活性化した又は非活性化した書き込みイネーブル信号及び読み出しイネーブル信号に応答して、各バンクの書き込み又は読み出し動作を独立的に活性化又は非活性化するように構成される複数の読み出し及び書き込み回路を含むことを特徴とするコンピューティングシステム。
23. 前記制御ロジックは、前記アプリケーションプロセッサから前記複数のバンクのうちで選択されたバンクのアドレス及び前記選択されたバンクに関連したモード情報を受信することを特徴とする請求項２２に記載のコンピューティングシステム。
24. 前記モード情報は、前記アプリケーションプロセッサから前記不揮発性メモリにアドレス、コマンド、制御信号、又はデータのうちの一つの形態で伝送されることを特徴とする請求項２２に記載のコンピューティングシステム。
25. 前記動作モードは、ランダムアクセスモードと、読み出し専用モードと、セキュリティモードと、揮発性モードとを含むことを特徴とする請求項２２に記載のコンピューティングシステム。
    

Images