CN103824589A - 一种同步存储器 - Google Patents

一种同步存储器 Download PDF

Info

Publication number
CN103824589A
CN103824589A CN201410075368.4A CN201410075368A CN103824589A CN 103824589 A CN103824589 A CN 103824589A CN 201410075368 A CN201410075368 A CN 201410075368A CN 103824589 A CN103824589 A CN 103824589A
Authority
CN
China
Prior art keywords
fifo stack
storage array
clock
address
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410075368.4A
Other languages
English (en)
Other versions
CN103824589B (zh
Inventor
亚历山大
谈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Sinochip Semiconductors Co Ltd
Original Assignee
Xian Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Sinochip Semiconductors Co Ltd filed Critical Xian Sinochip Semiconductors Co Ltd
Priority to CN201410075368.4A priority Critical patent/CN103824589B/zh
Publication of CN103824589A publication Critical patent/CN103824589A/zh
Application granted granted Critical
Publication of CN103824589B publication Critical patent/CN103824589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明提供一种新型的同步存储器，能够节省存储器面积、提高存储器性能。该同步存储器，包括先进先出堆栈、存储阵列和时钟延时单元，接收到的读命令和读地址共同输入所述先进先出堆栈，同时系统时钟对先进先出堆栈提供同步时钟信号；所述同步时钟信号经过所述时钟延时单元输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，分别提供给所述先进先出堆栈和存储阵列；所述先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据直接进行并转串模块送至数据输出接口。

Description

一种同步存储器
技术领域：
本发明涉及一种半导体存储器。
背景技术
计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品（DRAM存储器）需求越来越大。
如图1所示，传统的存储器设计架构，其特点为：外部读命令和读地址以最快速度访问存储阵列；从存储阵列中提取的数据先暂存在数据先进先出堆栈中；等到读命令结束（cas延迟时间（图4））从数据先进先出堆栈中释放数据到数据输出接口。
这种方案存在以下问题：
1、传统存储器架构需要数据先进先出堆栈，而一般数据位宽都很大常见32位，64位，128位，占用的存储器面积较大。
2、DRAM存储器JEDEC标准定义激活命令到读命令的时间（Trcd）如图3所示,Trcd时间越小则存储器的性能越好。由于传统存储器读命令以最快速度访问存储阵列，所以内部Trcd时间几乎等于外部系统设置的Trcd，将很大程度上占用系统资源。
发明内容
本发明的目的是提供一种新型的同步存储器，能够节省存储器面积、提高存储器性能。
本发明的技术方案如下：
该同步存储器，包括先进先出堆栈、存储阵列和时钟延时单元，其特殊之处在于：该同步存储器接收到的读命令和读地址共同输入所述先进先出堆栈，同时系统时钟对先进先出堆栈提供同步时钟信号；所述同步时钟信号经过所述时钟延时单元输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，分别提供给所述先进先出堆栈和存储阵列；所述先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据直接进行并转串模块送至数据输出接口。
上述时钟延时单元可以采用数字延迟锁相环实现。
本发明具有以下优点：
1.节省存储器面积
本发明用命令地址堆栈取代数据堆栈；所需命令位宽为1，地址位宽取决于存取器容量，一个4Gbit的DRAM存储器读地址位宽只需为10。因此所需先入先出堆栈位宽明显减小，从而显著优化芯片面积。
2、提高存储器性能
本发明是将读命令和地址首先放入堆栈等待T时间再访问存储阵列，充分利用了存储器内部Trcd时间，则内部Trcd时间等于外部Trcd+T。这样在存储器内部Trcd不变的前提下，外部系统可以设置较小的Trcd。
附图说明
图1为现有技术的存储器设计架构。
图2为本发明的同步存储器设计架构。
图3为DRAM存储器Trcd定义。
图4为DRAM存储器cas延迟时间定义。
具体实施方式
如图2所示，读命令的接收器和读地址的接收器的输出端接至先进先出堆栈的数据输入端(输入)，系统时钟的接收器的输出端接至先进先出堆栈的同步时钟输入端（输入时钟），同步时钟信号经过数字延迟锁相环输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，该指示信号接至先进先出堆栈的结束信号输入端（输出时钟）；先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据。
可以看出，在本发明中，读命令和读地址不是以最快速度访问存储阵列，而是首先将其放入命令地址先进先出堆栈，等待T时间（T等于cas延迟时间减去存储器内部阵列所需访问时间）再访问存储阵列。存储阵列输出数据直接进行并转串操作后送到数据输出接口。

Claims (2)

1.一种同步存储器，包括先进先出堆栈、存储阵列和时钟延时单元，其特征在于：该同步存储器接收到的读命令和读地址共同输入所述先进先出堆栈，同时系统时钟对先进先出堆栈提供同步时钟信号；所述同步时钟信号经过所述时钟延时单元输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，分别提供给所述先进先出堆栈和存储阵列；所述先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据直接进行并转串模块送至数据输出接口。
2.根据权利要求1所述的同步存储器，其特征在于：所述时钟延时单元采用数字延迟锁相环。
CN201410075368.4A 2014-03-03 2014-03-03 一种同步存储器 Active CN103824589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410075368.4A CN103824589B (zh) 2014-03-03 2014-03-03 一种同步存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410075368.4A CN103824589B (zh) 2014-03-03 2014-03-03 一种同步存储器

Publications (2)

Publication Number Publication Date
CN103824589A true CN103824589A (zh) 2014-05-28
CN103824589B CN103824589B (zh) 2016-10-05

Family

ID=50759602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410075368.4A Active CN103824589B (zh) 2014-03-03 2014-03-03 一种同步存储器

Country Status (1)

Country Link
CN (1) CN103824589B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216462A (zh) * 2014-08-27 2014-12-17 电子科技大学 一种基于fpga的大动态高精度可编程延时装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568443A (en) * 1995-09-08 1996-10-22 Smithills Multimedia Systems, Inc. Combination dual-port random access memory and multiple first-in-first-out (FIFO) buffer memories
CN1448953A (zh) * 2002-04-01 2003-10-15 三星电子株式会社 半导体存储器中的自动预充电控制电路及其方法
CN1687908A (zh) * 2005-05-20 2005-10-26 北京中星微电子有限公司 通过总线进行数据读取的装置和方法
CN1996489A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有改进附加等待时间的存储器系统及其控制方法
US20100177587A1 (en) * 2009-01-14 2010-07-15 Nanya Technology Corp. Circuit and method for controlling dram column-command address
CN101807429A (zh) * 2009-02-13 2010-08-18 南亚科技股份有限公司 动态随机存取内存行命令地址的控制电路及方法
WO2013147844A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Built-in self-test for stacked memory architecture
CN203733474U (zh) * 2014-03-03 2014-07-23 西安华芯半导体有限公司 一种同步存储器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568443A (en) * 1995-09-08 1996-10-22 Smithills Multimedia Systems, Inc. Combination dual-port random access memory and multiple first-in-first-out (FIFO) buffer memories
CN1448953A (zh) * 2002-04-01 2003-10-15 三星电子株式会社 半导体存储器中的自动预充电控制电路及其方法
CN1687908A (zh) * 2005-05-20 2005-10-26 北京中星微电子有限公司 通过总线进行数据读取的装置和方法
CN1996489A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有改进附加等待时间的存储器系统及其控制方法
US20100177587A1 (en) * 2009-01-14 2010-07-15 Nanya Technology Corp. Circuit and method for controlling dram column-command address
CN101807429A (zh) * 2009-02-13 2010-08-18 南亚科技股份有限公司 动态随机存取内存行命令地址的控制电路及方法
WO2013147844A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Built-in self-test for stacked memory architecture
CN203733474U (zh) * 2014-03-03 2014-07-23 西安华芯半导体有限公司 一种同步存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216462A (zh) * 2014-08-27 2014-12-17 电子科技大学 一种基于fpga的大动态高精度可编程延时装置
CN104216462B (zh) * 2014-08-27 2017-02-15 电子科技大学 一种基于fpga的大动态高精度可编程延时装置

Also Published As

Publication number Publication date
CN103824589B (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
CN102981776B (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
US9570130B2 (en) Memory system and memory physical layer interface circuit
TWI602196B (zh) 記憶體元件的控制方法、記憶體元件以及記憶體系統
CN104810047A (zh) 半导体器件
US9405313B2 (en) Semiconductor devices and semiconductor systems including the same
CN1577612A (zh) 半导体存储装置和用于高频操作的模块
CN101692346A (zh) 一种存储器数据采样装置及一种采样控制器
CN203799371U (zh) 一种用于小型无人机的高速图像数据存储器
US8593902B2 (en) Controller and access method for DDR PSRAM and operating method thereof
CN107329929B (zh) 一种基于SoC FPGA的数据传输系统及数据传输方法
CN102903332A (zh) 一种led显示屏的异步控制方法和异步控制卡
CN106940645B (zh) 一种可引导的fpga配置电路
CN203733474U (zh) 一种同步存储器
CN103824589A (zh) 一种同步存储器
US9659618B1 (en) Memory interface, memory control circuit unit, memory storage device and clock generation method
US8947956B2 (en) Delay circuit and latency control circuit of memory, and signal delay method thereof
CN101609439A (zh) 具有分时总线的电子系统与共用电子系统的总线的方法
CN100561590C (zh) 一种读取内存中数据的方法和系统
CN101000590A (zh) 一种读取内存中数据的方法和系统
US11467762B2 (en) Data bus inversion (DBI) in a memory system, controller and data transfer method
CN103500564B (zh) 图像显示控制装置、方法和图像显示系统
CN1937075A (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
US8631214B2 (en) Memory control circuit, control method therefor, and image processing apparatus
US9377957B2 (en) Method and apparatus for latency reduction
CN102486930A (zh) 半导体系统、半导体存储装置及输入/输出数据的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant