CN103814558A - 传送装置 - Google Patents

传送装置 Download PDF

Info

Publication number
CN103814558A
CN103814558A CN201280045301.5A CN201280045301A CN103814558A CN 103814558 A CN103814558 A CN 103814558A CN 201280045301 A CN201280045301 A CN 201280045301A CN 103814558 A CN103814558 A CN 103814558A
Authority
CN
China
Prior art keywords
differential
delay
increase
conveyer
impedance mismatching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280045301.5A
Other languages
English (en)
Other versions
CN103814558B (zh
Inventor
涩谷幸司
大桥英征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103814558A publication Critical patent/CN103814558A/zh
Application granted granted Critical
Publication of CN103814558B publication Critical patent/CN103814558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/30Reducing interference caused by unbalanced currents in a normally balanced line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

获得针对差动传送系的阻抗失配部建立了高效的匹配的传送装置。具备:差动驱动器1、差动接收器2、包括连接差动驱动器与差动接收器之间的正相信号布线L1以及逆相信号布线L2的差动线路;插入于差动线路的阻抗失配部3的前级中的延迟增加构造4a;以及插入于阻抗失配部3的后级中的延迟增加构造4b。延迟增加构造4a仅插入于正相信号布线L1和逆相信号布线L2的一方,延迟增加构造4b仅插入于另一方。

Description

传送装置
技术领域
本发明涉及使用了差动线路的传送装置,特别涉及用于阻抗匹配的新的电路结构。
背景技术
近年来,通过信息处理系统的高性能化,使用了Gbps(giga bitper second,每秒千兆比特)级的差动信号的串行信号在增加,但这样信号被高速化时,阻抗失配(不连续构造)所致的波形劣化变得显著。
因此,在大部分的高速串行传送的规范中,要求反射特性在宽的频率范围内低于规定值。
另一方面,在使用了差动线路的传送装置的情况下,已知在封装、模块中,在所安装的芯片与基板布线的连接中使用丝焊,所以产生寄生电感。
另外,还已知在芯片的凸块、封装的焊锡球、PCB基板内的差动通孔中,为了提高信号密度,有时正相信号和逆相信号非常接近,在差动之间产生寄生电容。
如果信号的频率带变高,则这些寄生分量所致的阻抗失配变得显著,反射特性劣化,难以满足规范的反射规定值,成为大的课题之一。
因此,以往,作为前述课题的对策,提出了通过电容电路取得阻抗匹配的技术、将IC的输入输出端子用作阻抗变换器的技术(参照例如专利文献1、专利文献2)。
现有技术文献
专利文献1:日本特开平5-37209号公报
专利文献2:日本特开2010-206084号公报
发明内容
发明所要解决的技术问题
关于以往的传送装置,根据专利文献1以及专利文献2记载的技术,取得阻抗匹配的技术及其设计手法本来是从单端传送中的技术派生的,并未设想差动传送,在应用于差动传送系的情况下,以不产生模式变换的方式,施加针对差动信号的对称条件之后,进行与一般的单端传送系同样的设计,所以存在无法针对差动传送系建立高效的技术这样的课题。
本发明是为了解决前述那样的课题而完成的,其目的在于得到一种针对差动传送系的阻抗失配部建立高效的匹配的传送装置。
解决技术问题的技术方案
本发明的传送装置,具有差动驱动器、差动接收器、和由连接差动驱动器与差动接收器之间的正相信号布线以及逆相信号布线构成的差动线路,其特征在于,具备:第1延迟增加构造,插入于差动线路的阻抗失配部的前级;以及第2延迟增加构造,插入于阻抗失配部的后级,第1延迟增加构造仅插入于正相信号布线和逆相信号布线的一方,第2延迟增加构造仅插入于正相信号布线和逆相信号布线的另一方。
发明效果
根据本发明,在差动线路的阻抗失配部中,能够改善通过特性,并且降低反射特性。
附图说明
图1是示出本发明的实施方式1的传送装置的框图。
图2是用等价电路示出图1内的阻抗失配部的框图。
图3是由传送线路构成了图1内的延迟增加构造的情况的框图。
图4是由电容元件构成了图1内的延迟增加构造的情况的框图。
图5是由电感元件构成了图1内的延迟增加构造的情况的框图。
图6是通过图3的结构例的仿真结果示出本发明的实施方式1的差动反射降低效果的说明图。
图7是通过图3的结构例的仿真结果示出本发明的实施方式1的共同反射特性的说明图。
图8是通过图3的结构例的仿真结果示出本发明的实施方式1的差动通过增加效果的说明图。
图9是示出本发明的实施方式2的传送装置的框图。
附图标记
1:差动驱动器;2:差动接收器;3:阻抗失配部;3a:差动间电容;4a、4b:延迟增加构造;5a、5b:传送线路;6a、6b:电容元件;7a、7b:电感元件;10:GND;L1:正相信号布线;L2:逆相信号布线。
具体实施方式
实施方式1.
图1是示出本发明的实施方式1的传送装置的框图,示意地示出构成了通信装置的情况下的电路。
在图1中,作为传送装置(通信装置)的基本结构,具备差动驱动器1和差动接收器2。
差动驱动器1与差动接收器2之间通过具有正相信号布线L1以及逆相信号布线L2(两根布线)的差动线路连接,从差动驱动器1朝向差动接收器2传递差动信号。
设为在差动驱动器1与差动接收器2之间的差动线路途中,插入阻抗失配部3。
作为阻抗失配部3,可以举出IC芯片内的丝焊、芯片的凸块、封装的焊锡球、PCB基板内的通孔、连接器等。
在差动线路的阻抗失配部3的前级中,插入了仅正相信号布线L1和逆相信号布线L2之一(此处为逆相信号布线L2)的延迟增加的第1延迟增加构造4a(以下也简称为“延迟增加构造4a”)。
另外,在阻抗失配部3的后级中,在与前级相逆侧的极性的线路(此处为正相信号布线L1)中插入了第2延迟增加构造4b(以下也简称为“延迟增加构造4b”)。
接下来,说明图1所示的本发明的实施方式1的电路工作。
首先,从差动驱动器1输出的差动信号在具有正相信号布线L1以及逆相信号布线L2(两根布线)的差动线路中传送,朝向阻抗失配部3。
此处,由于在阻抗失配部3的前级插入了延迟增加构造4a,所以在差动信号的一部分被变换为共模信号之后,信号入射到阻抗失配部3。
此时,由于在阻抗失配部3中阻抗失配,所以产生反射,但通过延迟增加构造4a,反射波的一部分成为差模的反射分量,一部分成为共模的反射分量。
这样,使阻抗失配部3中的反射波分散为两个模式,所以相比于将全部作为差模而反射的情况,差模的反射分量减少。
在大部分的高速串行信号的规范中,仅规定了针对差模信号输入的差模反射分量,而未规定针对差模信号输入的共模反射分量。因此,得到由于针对差模信号输入的差模反射分量的减少效果而易于满足规范这样的效果。
此处,考虑使阻抗失配部3成为差动线路之间的不需要的耦合的情况。
此处,对如图2的电路结构例那样,使阻抗失配部3的不需要的耦合成为差动间电容3a的情况进行说明。
图2是用等价电路表示图1内的阻抗失配部3的框图,示出在芯片的凸块、封装的焊锡球、PCB基板内的差动通孔等中,为了提高信号密度,正相信号和逆相信号接近,在差动之间产生了差动间电容3a(寄生电容)的情况的等价电路。
在图2中,在阻抗失配部3的前级(逆相信号布线L2)插入了延迟增加构造4a,所以至少信号的一部分被变换为共模,入射到阻抗失配部3。
另外,在延迟增加构造4a与信号的半波长相等的情况下,所有信号被变换为共模,入射到阻抗失配部3。
此处,共模信号是构成差动线路的两根布线L1、L2以相同的电位变化的模式,所以差动间电容3a视同等价为不存在。即,寄生电容所致的反射消失,通过变大。
通过了阻抗失配部3的信号在阻抗失配部3的后级插入的、与前级相逆侧的极性的线路(正相信号布线L1)上的延迟增加构造4b再变换为差模,输入到差动接收器2。
另外,在图1、图2中,作为一般的延迟增加构造4a、4b进行了说明,但例如,也可以如图3所示,由传送线路5a、5b构成,也可以如图4所示,由与GND10连接的电容元件6a、6b构成,也可以如图5所示,由串联的电感元件7a、7b等构成。
进而,也可以组合图3~图5,例如,即使是交替排列了多个对GND10的电容元件6a、6b(图4)、和串联的电感元件7a、7b(图5)的梯形电路等,当然也能够应用。
图6、图7以及图8是示出本发明的实施方式1的效果的说明图,分别示出图3的结构例(延迟增加构造4a、4b是传送线路5a、5b的情况)中的仿真结果。
图6是以差模进行反射的情况下的频率特性,横轴示出频率(GHz),纵轴示出差动反射率(dB)。
图7是以共模进行反射的情况下的频率特性,横轴示出频率(GHz),纵轴示出共同反射率(dB)。
图8是以差模进行通过的情况下的频率特性,横轴示出频率(GHz),纵轴示出差动通过率(dB)。
在图6中,能够确认相比于无延迟增加构造的情况,通过追加前级的延迟增加构造4a(传送线路5a),差模的反射率被抑制。
另一方面,在图7中,能够确认相比于无延迟增加构造(-∞dB)的情况,通过追加前级的延迟增加构造4a(传送线路5a),共模的反射率增加。即,通过将差模信号临时地变换为共模信号,得到差动布线之间的不需要的耦合的影响降低效果。另外,关于共模的反射,在大部分的情况下,即便增加,也不会特别偏离规范。
另外,在图8中,还能够确认相比于无延迟增加构造的情况,通过追加后级的延迟增加构造4b(传送线路5b),由于从共模向差模的恢复,差模的通过特性变大的效果。
另外,在图1~图5中,仅在阻抗失配部3的前级的逆相信号布线L2中插入了延迟增加构造4a,仅在阻抗失配部3的后级的正相信号布线L1中插入了延迟增加构造4b,但也可以相反地仅在阻抗失配部3的前级的正相信号布线L1中插入延迟增加构造4a,仅在阻抗失配部3的后级的逆相信号布线L2中插入延迟增加构造4b。
如以上那样,本发明的实施方式1(图1~图8)的传送装置具备差动驱动器1、差动接收器2、具有连接差动驱动器1与差动接收器2之间的正相信号布线L1以及逆相信号布线L2的差动线路、在差动线路的阻抗失配部3的前级插入的第1延迟增加构造4a、以及在阻抗失配部3的后级插入的第2延迟增加构造4b。
第1延迟增加构造4a仅插入于正相信号布线L1和逆相信号布线L2中的一方(例如,逆相信号布线L2)中,第2延迟增加构造4b仅插入于正相信号布线L1和逆相信号布线L2中的另一方(例如,正相信号布线L1)中。
第1延迟增加构造以及第2延迟增加构造4a、4b包括传送线路5a、5b(图3)、电容元件6a、6b(图4)、或者电感元件7a、7b(图5),例如,能够通过具有电容元件6a、6b以及电感元件7a、7b的梯形电路构成。
由此,在阻抗失配部3的前级中,作为通过插入延迟增加构造4a而得到的效果,得到通过反射波分散为差模和共模而获得的差模的反射降低效果(图6)、和通过将差模信号临时地变换为共模而获得的差动布线之间的不需要的耦合(差动间电容3a)的影响降低效果(图7)。
另外,在阻抗失配部3的后级中,作为通过插入延迟增加构造4b得到的效果,得到差动信号的通过增加效果(图8)。
另外,延迟增加构造4a、4b由例如传送线路5a、5b(图3)等构成,所以能够低成本地实现。
此处,具体地叙述第1效果(通过特性以及反射特性的改善)。
作为阻抗失配部3,如果考虑例如差动间电容3a(图2),则一般地,相对差动输入,产生高频且大的反射,但通过在差动线路的阻抗失配部3(不连续构造)的前级的一方的布线(逆相信号布线L2)中插入的延迟增加构造4a,入射的差动信号的一部分被变换为共模。
相对共模信号,两个差动信号为相同的电位,所以差动间电容3a等价为不存在,由此寄生电容所致的反射消失,通过变大。进而,通过在阻抗失配部3的后级中插入的延迟增加构造4b,从共模再变换为差模。
其结果,在差动线路的阻抗失配部3中,得到改善通过特性,并且降低反射特性的效果。
接下来,具体叙述第2效果(满足高速串行信号的规范)。
在本发明的实施方式1中,在阻抗失配部3的前级插入了延迟增加构造4a(非对称构造),差模和共模耦合,所以如果有差模的入射,则发生伴随模式变换的反射,一部分作为差模反射、一部分作为共模反射。
这样,使阻抗失配部3的反射波分散为两个模式,所以针对差模信号输入的差模反射分量减少。
在大部分的高速串行信号的规范中,仅规定针对差模信号输入的差模反射分量,而未规定针对差模信号输入的共模反射分量,所以由于针对差模信号输入的差模反射分量的减少效果,易于满足规范。
通过以上的第1效果以及第2效果,改善针对差动信号的通过特性,降低反射特性。
实施方式2.
另外,在前述实施方式1(图1~图5)中,在阻抗失配部3的前级侧插入延迟增加构造4a来改善反射特性,并且在后级侧也插入延迟增加构造4b来改善差动信号的通过特性,但也可以如图9那样,仅插入阻抗失配部3的前级侧的延迟增加构造4a,仅改善反射特性。
图9是示出本发明的实施方式2的传送装置的框图,与前述(图1)同样地,示意地示出构成了通信装置的情况下的电路。
在图9中,关于与前述(参照图1)同样的部分,附加与前述相同的符号而省略详述。
在该情况下,仅在阻抗失配部3的前级侧仅插入延迟增加构造4a,并去除后级侧的延迟增加构造4b(图1)这点与前述不同。
即使在该情况下,延迟增加构造4a也由包括传送线路5a(图3)、电容元件6a(图4)、或者电感元件7a(图5)中的某一个的结构构成。
根据图9的电路结构,能够得到前述实施方式1中的效果中的、通过反射波分散为差模和共模而获得的差模的反射降低效果(图6)。
另外,后级的延迟增加构造4b不存在,所以具有即使在阻抗失配部3位于差动接收器2的附近那样的情况下,也能够应用的优点。
另外,在图9中,在阻抗失配部3的前级中,仅在逆相信号布线L2中插入了延迟增加构造4a,但也可以仅在正相信号布线L1中插入延迟增加构造4a。

Claims (8)

1.一种传送装置,具有差动驱动器、差动接收器、和包括连接所述差动驱动器与所述差动接收器之间的正相信号布线以及逆相信号布线的差动线路,其特征在于,该传送装置具备:
第1延迟增加构造,插入于所述差动线路的阻抗失配部的前级;以及
第2延迟增加构造,插入于所述阻抗失配部的后级,
所述第1延迟增加构造仅插入于所述正相信号布线和所述逆相信号布线的一方,
所述第2延迟增加构造仅插入于所述正相信号布线和所述逆相信号布线的另一方。
2.根据权利要求1所述的传送装置,其特征在于,
所述第1延迟增加构造以及第2延迟增加构造包括传送线路。
3.根据权利要求1或者2所述的传送装置,其特征在于,
所述第1延迟增加构造以及第2延迟增加构造包括电容元件。
4.根据权利要求1至3中的任意一项所述的传送装置,其特征在于,
所述第1延迟增加构造以及第2延迟增加构造包括电感元件。
5.一种传送装置,具有差动驱动器、差动接收器、和包括连接所述差动驱动器与所述差动接收器之间的正相信号布线以及逆相信号布线的差动线路,其特征在于,
具备插入于所述差动线路的阻抗失配部的前级的延迟增加构造,
所述延迟增加构造仅插入于所述正相信号布线和所述逆相信号布线的一方。
6.根据权利要求5所述的传送装置,其特征在于,
所述延迟增加构造包括传送线路。
7.根据权利要求5或者6所述的传送装置,其特征在于,
所述延迟增加构造包括电容元件。
8.根据权利要求5至7中的任意一项所述的传送装置,其特征在于,
所述延迟增加构造包括电感元件。
CN201280045301.5A 2012-01-10 2012-12-19 传送装置 Active CN103814558B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-002310 2012-01-10
JP2012002310 2012-01-10
PCT/JP2012/082929 WO2013105405A1 (ja) 2012-01-10 2012-12-19 伝送装置

Publications (2)

Publication Number Publication Date
CN103814558A true CN103814558A (zh) 2014-05-21
CN103814558B CN103814558B (zh) 2016-08-24

Family

ID=48781364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280045301.5A Active CN103814558B (zh) 2012-01-10 2012-12-19 传送装置

Country Status (5)

Country Link
US (1) US9294066B2 (zh)
EP (1) EP2804354B1 (zh)
JP (1) JP5570669B2 (zh)
CN (1) CN103814558B (zh)
WO (1) WO2013105405A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873392B (zh) * 2012-12-13 2017-01-25 鸿富锦精密工业(深圳)有限公司 可减少差分信号回波损耗的电路板及电子装置
CN107210980B (zh) * 2015-01-25 2020-06-02 瓦伦斯半导体有限责任公司 收发器、以及从收发器的操作点的质量劣化恢复的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882204B2 (en) * 2003-04-25 2005-04-19 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with differential output driver circuit, and system for semiconductor integrated circuit device
JP2010206084A (ja) * 2009-03-05 2010-09-16 Anritsu Corp Icモジュール装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677388A (en) * 1985-10-17 1987-06-30 Ampex Corporation Synchronization slicer
JPH0537209A (ja) 1991-07-31 1993-02-12 Mitsubishi Electric Corp マイクロ波集積回路装置
US6710675B2 (en) * 2000-10-04 2004-03-23 Hewlett-Packard Development Company, L.P. Transmission line parasitic element discontinuity cancellation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882204B2 (en) * 2003-04-25 2005-04-19 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with differential output driver circuit, and system for semiconductor integrated circuit device
JP2010206084A (ja) * 2009-03-05 2010-09-16 Anritsu Corp Icモジュール装置

Also Published As

Publication number Publication date
US20140167875A1 (en) 2014-06-19
JP5570669B2 (ja) 2014-08-13
US9294066B2 (en) 2016-03-22
CN103814558B (zh) 2016-08-24
EP2804354A1 (en) 2014-11-19
JPWO2013105405A1 (ja) 2015-05-11
EP2804354B1 (en) 2018-01-24
WO2013105405A1 (ja) 2013-07-18
EP2804354A4 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
KR100689967B1 (ko) 개선된 멀티 모듈 메모리 버스 구조를 가진 메모리 시스템
US8866282B2 (en) Semiconductor apparatus, signal transmission system and signal transmission method
TWI548227B (zh) Inter-module communication device
US8922029B2 (en) Apparatus having a wiring board and memory devices
CN100474847C (zh) 信号传输电路、电子设备、电缆及连接器
JP5582248B2 (ja) 伝送システムとバックプレーンシステム構築方法
CN105099486A (zh) 具有阻抗匹配的通信电路
CN103294423A (zh) 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN103814558A (zh) 传送装置
CN105244713A (zh) 用于发射信号的电缆
CN111415920A (zh) 高速集成电路的补偿网络
JP5561428B2 (ja) 伝送システムとバックプレーンシステム構築方法
CN102509972B (zh) 一种超六类网络信息接口电路结构
US20110076967A1 (en) Impedance matched lane reversal switching system
US20150029073A1 (en) Transmission Device and Near Field Communication Device Using the Same
Wilson et al. Active crosstalk cancellation for next-generation single-ended memory interfaces
US6972590B2 (en) Data bus with separate matched line impedances and method of matching line impedances
US6237056B1 (en) Apparatus and method for high speed board-to board ribbon cable data transfer
US10998874B1 (en) Noise suppressor
CN201717407U (zh) 连接器
US20040225807A1 (en) Method and assembly having a matched filter connector
CN210670731U (zh) 用于高速差分信号的pcb板
Chew et al. Enhanced Reversible USB Connector (eUSB-R) for ESD/EOS Components Removal in USB4/USB3 High Speed Interconnects
US20040198075A1 (en) Signal repeating device
CN117459007A (zh) 电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant