CN105099486A - 具有阻抗匹配的通信电路 - Google Patents

具有阻抗匹配的通信电路 Download PDF

Info

Publication number
CN105099486A
CN105099486A CN201510259475.7A CN201510259475A CN105099486A CN 105099486 A CN105099486 A CN 105099486A CN 201510259475 A CN201510259475 A CN 201510259475A CN 105099486 A CN105099486 A CN 105099486A
Authority
CN
China
Prior art keywords
circuit
chip
impedance
impedance matching
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510259475.7A
Other languages
English (en)
Inventor
马旦·维穆拉
詹姆斯·斯佩哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105099486A publication Critical patent/CN105099486A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H03H11/30—Automatic matching of source impedance to load impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本公开的多个方面涉及解决阻抗匹配问题。如结合一个或多个实施例可实现地，装置包括具有信号连接端子和处理电路的集成电路(IC)芯片，其中所述处理电路沿着在IC芯片内并连接到信号连接端子的通信路径传送信号。阻抗匹配电路进行操作以便针对通信路径提供阻抗匹配，减小由于阻抗失配而引起的信号损耗。芯片安装结构固定IC芯片，并在信号连接端子处电连接到所述IC芯片。

Description

具有阻抗匹配的通信电路
技术领域
多种实施例的方面涉及通信(诸如在电子设备之间的通信)和相关阻抗匹配。
背景技术
许多电子设备通过一个或多个通信信道彼此通信。确保这些通信的完整性是至关重要的，并且也是难以实现的。例如，移动电话、PC、智能TV和平板产业通常需要具有晶片级芯片规模封装的小型集成电路(IC)，这使得可以在将IC安装到主机和设备系统二者的印刷电路板上之后减小该芯片的总高度。此外，这些系统进行操作以便允许主机和设备使用多种接口标准进行通信，其中所述多种接口标准使用不同速度来操作(例如，10Gbps、5.4Gbps、5Gbps和8Gbps)。此外，信号完整性要求在较高数据速率(例如，10Gbps)下变得更加重要。
许多应用易受到属于返回损耗和/或插入损耗的信号损耗，当信号被反射或丢失时可能发生这种信号损耗。在一些实例中，这种损耗大约可以是-7dB的量级或更高，或可能与所传输信号的能量的一半的丢失相关。此外，当所反射的信号不是可再恢复的时，可能出现问题。
这些和其它事物给针对多种应用且使用多种标准和速度来在设备之间进行的通信带来了多种挑战。
发明内容
多种示例实施例针对的是具有阻抗匹配的通信电路和它们的实现方案。
根据示例实施例，一种装置包括：集成电路(IC)芯片；以及芯片安装结构，固定所述IC芯片并电在所述IC芯片的信号连接端子处连接到所述芯片。所述IC芯片还包括处理电路和阻抗匹配电路。所述处理电路使信号沿着位于IC芯片中并与信号连接端子相连的通信路径传送。阻抗匹配电路通过为所述通信路径提供阻抗匹配来减小由于阻抗失配而导致的信号损耗。其它实施例涉及根据这种基于装置的方法进行阻抗匹配的方法。
另一实施例涉及一种装置，包括：具有平坦表面和信号连接端子的芯片安装结构；IC芯片；以及阻抗匹配电路。所述IC芯片在与芯片安装结构的平坦表面相对的平坦表面上具有信号连接端子，其中相应的信号连接端子彼此相连。IC芯片包括：接口电路，经过通信链路(例如，USB线缆)与远程设备连接；以及处理电路，沿着通信路径传送从接口电路接收到的信号，其中所述通信路径包括在所述IC芯片之内的互连电路并连接到信号连接端子。阻抗匹配电路通过匹配接口电路处呈现的阻抗(例如，由所连线缆提供的阻抗)，来解决信号损耗问题。其它实施例涉及相关方法。
以上描述/总结并不用于描述本公开的每个实施例或每个实施方案。以下附图和具体描述还例示了多种实施例。
附图说明
根据结合附图的以下详细描述，将更全面地理解多种示例实施例，附图中：
图1示出了根据另一示例实施例的具有阻抗匹配方面的电路；
图2示出了根据另一示例实施例的包括阻抗匹配电路的另一电路；
图3示出了根据另一示例实施例的包括信号接收和发送管脚的用于设备连接的电路；
图4示出了根据另一示例实施例的另一阻抗匹配电路；
图5示出了根据另一示例实施例的具有阻抗匹配的另一电路；
图6示出了根据另一示例实施例的具有阻抗匹配和差分电感器的电路；
图7示出了根据另一示例实施例的具有阻抗匹配和差分电感器的另一电路；
图8示出了根据另一示例实施例的在为阻抗匹配确定阻抗的过程中有用的电路图；
图9示出了根据另一示例实施例的在为高速开关中的返回损耗确定阻抗匹配的过程中有用的电路图；
图10示出了根据另一示例实施例的能够减小信号损耗的高速复用器；
图11示出了根据另一示例实施例的能够减小信号损耗的另一高速复用器；
图12示出了根据另一示例实施例的具有阻抗匹配(其中开关电容大于垫位电容(padcapacitance))的电路；以及
图13示出了根据另一示例实施例的具有阻抗匹配(其中开关电容大于垫位电容)的另一电路。
具体实施方式
尽管这里讨论的多种实施例应该包括多种修改和备选形式，然而在附图中示例性地示出了并详细描述了实施例的多个方面。然而，应理解这么做的目的不是为了将本发明限于所述的具体实施例。相反，而是为了涵盖落在本公开范围内的所有修改、等同和替换，所述本公开范围包括由权利要求限定的多个方面。此外，贯穿本申请所用的术语“示例”仅是说明性的，而不是为了进行限制。
据信，可将本公开的多个方面应用于多种不同类型的涉及阻抗匹配的装置、系统和方法。尽管并非局限于此，然而可以通过对在该背景下的示例的讨论认识到本发明的多个方面。
多种示例实施例涉及通过在各个电路元件之间进行阻抗匹配，降低/减小或消除信号损耗(诸如返回损耗)，来改善信号完整性。可以执行这种方法以便有效地加宽带宽并减小插入损耗。在一些实现方案中，阻抗匹配涉及使用电感器(诸如，硅电感器)，可以在芯片规模的封装产品上执行阻抗匹配。在一些实施例中，使用片上或硅上电感器来执行这种阻抗匹配，所述片上或硅上电感器操作为以较高频率在通信端口处提供更大的阻抗，从而匹配向通信端口(例如，经由连接对应器件的通信线缆)呈现的阻抗(例如，通过使用片上硅电感器和片上电容)。这种方法可以例如便于使用包含不足量的(或省略)一个或多个电路连接器(诸如，焊线)(否则它们将提供阻抗)的封装。
本公开的多种方面可以使用多种不同类型的通信链路和相关协议/标准来实现。例如，可以通过这种方式来执行用于手持设备和个人计算机之间或计算机或媒体设备和外围设备之间的通信的高速复用器，以便改善返回和/或插入损耗。此外，可以使用这里所述的方法来实现多种标准，例如Lightning和Thunderbolt、AUX、DDC、I2C以及具有USB、显示端口、PCIexpress、DDR3和USB类型C的SPI。
在涉及具有输入端子和输出端子的设备(例如，源或沉(sink)设备)的特定实施例中，将两个硅电感器电路添加在容纳互连的硅衬底内，输入和输出端子中的每一个都连有一个电感器电路。在一些实施例中，电感器电路是固定的，并操作用于提供设置阻抗，诸如，可在所述设备正在服务时针对所需实施而实现的阻抗(例如，50欧姆)。在这种语境下，可以将返回损耗表示为：
Γ = Z L - Z S Z L + Z S ,
其中ZS是朝信号源看去的阻抗，ZL是朝负载看去的阻抗。
另一实施例涉及一种具有信号连接端子、处理电路和阻抗匹配电路(例如，可以嵌入在IC的硅层中)的IC。处理电路沿着位于IC中并与信号连接端子相连的通信路径传送信号。阻抗匹配电路通过匹配向信号连接端子呈现的阻抗来减小由于阻抗失配而引起的信号损耗。例如，这种方法可以用于通过匹配呈现在IC和外部连接器(诸如，连接到外部负载的USB线缆)之间的接口处的阻抗，改善信号完整性/减小信号损耗。还可以基于沿该通信路径传送的信号的信号速度来进一步实现阻抗。此外，可以实现这种方案：将信号连接端子连接到芯片安装结构，芯片安装结构固定IC芯片，并在信号连接端子处电连接到IC芯片(例如，并且将该芯片连接到接口/外部线缆)。
使用多种组件中的一个或多个组件实现阻抗匹配电路，以适合特定应用。在一些实施例中，阻抗匹配电路包括一个或多个电感器，所述一个或多个电感器通过与信号连接端子的连接提供针对该通信路径的阻抗匹配。这种端子可以转而连接到在包括芯片安装结构的封装上的其它电路。在其它实施例中，阻抗匹配电路包括电感器，连同IC芯片中的电容进行操作，以便提供具有与经由信号连接端子呈现的阻抗相匹配的阻抗的LC电路(例如，通过创建与电容的共振)。在多种实施例中，在与其它电路(诸如，互连)的共同的衬底上实现的阻抗匹配电路与其它电路是相分离的，以便减小或最小化与衬底内的其它电路的电感耦合。
在一些实施例中，阻抗匹配电路进行操作以便可变地与在接口处呈现的阻抗进行匹配。在一个这种实施例中，阻抗匹配电路包括可变电感器电路。检测到外部阻抗，该外部阻抗由外部负载和在该外部负载与信号连接端子之间的互连提供。基于所检测到的阻抗，动态修改可变电感器。在一些实施例中，使用长度可变的电感器电路来实现这种可变阻抗，其中通过例如选择性地连接和/或断开电感器电路的部分来设置长度可变电感器电路的长度。例如，可以将一个或多个开关连接到这种长度可变的电感器，并用于通过连接和断开长度可变的电感器的部分，来修改由电感电路提供的电感。
可以执行例如这里所述的一个或多个阻抗匹配方法，以便增强3dB频率，并还可以令返回损耗非常高，使得由于阻抗匹配，传输所传播信号的大部分，而不使之反射。连同IC芯片上的电容一同工作的电感器可以形成在特定频率处具有设置阻抗(例如，50欧姆)的LC电路。根据这种方法，阻抗(向IC看去)可以匹配传输通信信号的线缆的阻抗。
可以以一种或多种的方式连接如上所述的IC芯片，以适合特定应用。在一些实施例中，IC芯片具有下平坦表面，其中信号连接端子位于该下平坦表面处或其上，并且经由端子连接到上平坦表面上的芯片安装结构。对应表面与连接到连接端子中的一个或多个的阻抗匹配电路相接触(例如，接近经由其间的连接端子/焊料接触)。
另一实施例涉及一种装置，包括：芯片安装结构，具有平坦表面；以及信号连接端子，连接到在IC芯片的相对平坦表面上的另一信号连接端子。IC芯片包括：接口电路，经由通信链路(诸如，线缆)与远程设备相连；以及处理电路，沿通信路径传输经由接口电路接收的信号，通信路径包括在IC芯片中的互连电路并连接到信号连接端子。这种处理电路可以包括例如复用器或其它开关电路。装置还包括：阻抗匹配电路，提供针对通信路径的阻抗匹配，减小IC芯片和通信链路之间的阻抗失配，进而减小信号损耗。在一些实现方案中，阻抗匹配电路包括：电感器，与IC芯片的电容一同工作以便提供与阻抗相匹配的LC电路。阻抗匹配电路可以在共同的硅层上与互连电路彼此分离，使用硅隔离来减小电感耦合。
多种其它实施例涉及根据一个或多个方面实现的方法。在一些实施例中，一种方法涉及沿着在具有如上所述的信号连接端子以及处理电路的IC芯片中的通信路径传送信号。通过针对该通信路径提供阻抗匹配，来抵消由于阻抗失配而引起的信号损耗。信号连接端子可以例如电连接到固定IC芯片的芯片安装结构，通过信号连接端子传送该信号。在一些实现方案中，减小由于阻抗失配而引起的信号损耗包括：使用电感器和由IC芯片提供的电容，来匹配呈现在IC芯片和外部通信链路之间的接口处的阻抗(例如，通过进行共振)。此外，通过检测用于匹配的阻抗、基于检测到的外部阻抗和IC芯片电容来设置电感以及使用在所设电感下的可变的电感器电路来匹配检测到的外部阻抗，来执行可变阻抗匹配。
现转向附图，图1示出了根据另一示例实施例的具有阻抗匹配方面的电路100。电路100包括具有信号连接端子120和阻抗匹配电路130的IC芯片，阻抗匹配电路130提供与信号连接端子120处的阻抗相匹配的阻抗。处理电路140连接到信号连接端子，所述信号连接端子被示出可选地耦合到芯片安装结构150。例如，可以如上所述地使用多种方法中的一个或多个方法来实现阻抗匹配电路130。这样，这里所述的多种实施例可以合并在特定实施例中，单个实施例的多个方面可以实现为不同的实施例。例如，可以单独地执行涉及整个IC芯片110的或IC芯片110的一部分的图1的方面，或者可以进行各种组合。
图2示出了根据另一示例实施例的包括阻抗匹配电路250的电路200。源SRC210(发射机)和沉SNK220(接收机)通过通信链路230彼此通信，通信链路230连接到接口240和280，在接口240和280处，为了安全通信，标准阻抗(compliantimpedance)是期望的。可以如图所示地呈现诸如开关270和开关260(例如，互连或其它功能电路)的其它电路。阻抗匹配电路250操作以减小阻抗失配，诸如，属于插入损耗、返回损耗、噪声、串扰、干扰、结束准确性(terminationaccuracy)、发射信号质量、幅度灵敏度和抖动容限中的一个或多个的阻抗失配。
图3示出了根据另一示例实施例的包括DP和DM(接收机/发射机)管脚310和320的USB(通用串行总线)连接性的电路300。相应的开关连接针对每个管脚的USB0P和USB1P(例如，USB发信号通道)连接性的USB端口，以及通过电感器312和322连接针对移动高清链路(MHL_P)的USB端口。电感器314和324进行操作以便减小阻抗匹配。这种方法可用来例如增强MHL3.0(移动高清链路6gbps)通道的带宽和返回损耗。所示电感器减小由USB通道增加的容性负载，该USB通道增加在管脚(DP/DM)310和320处的容性负载，因此减小针对MHL信道的带宽的减小。
图4示出了根据另一示例实施例的另一电路400。可以以与图3所示的相似方式实现电路400，其中附加端口增加容性负载。示出了相应的接收机和发射机端口410和420，其中一个或多个电感器412、414、422和424操作以便进行阻抗匹配。通过一个或多个电感器来补偿来自USB2、USB1、UART和Aux通道输入的可以降低返回损耗和带宽的电容负载。
图5示出了根据另一示例实施例的具有针对相应的接收机和发射机端口510和520的阻抗匹配电路的另一电路500。一个或多个电感器512、514和516进行操作以匹配针对接收机端口510的阻抗，一个或多个电感器522、524和526进行操作以匹配针对发射机端口520的阻抗。这种方法可以实现为具有两个高速通道，诸如，具有所示的USB3和TB/DP/PCI(Thunderbolt，DisplayPort，PCIexpress)路径。
图6示出了根据另一示例实施例的具有阻抗匹配电路以及耦合到接收和发送端口610和620的差分电感器电路的电路600。差分电感器630和640分别耦合用于TB/DP/PCI对和USB3对，并被选择性地耦合到差分电感器650，其中差分电感器650耦合到接收和发送端口610和620。
图7示出了根据另一示例实施例的具有阻抗匹配电路和差分电感器730的电路700。接收机端口710和发射机端口720分别耦合到差分电感器730，差分电感器730进行操作以便针对发射机电路740和接收机电路750进行阻抗匹配。
图8示出了根据另一示例实施例的在确定阻抗匹配的过程中有用的电路图800。在开关810Rsw＝0的情况下(如图所示，耦合到电容器820和830以及电阻器840)，输入阻抗(Zin)的表达式为：
Zin = ( Z 0 Z 02 jωC + 1 ) → 1
Zin的幅度为：
Zin = ( Z 0 ( Z 02 ωC ) 2 + 1 ) → 2
对于返回损耗返回损耗为-8dB，意味着38％的信号由于阻抗失配而反射回来。因此，可以设置阻抗以便匹配和抵消这种返回损耗。
图9示出了根据另一示例实施例的在确定针对高速开关中的返回损耗的阻抗匹配的过程中有用的电路图900。电路包括开关910、电容器920和930、电阻器940以及电感器950和952。其中Rsw＝0，输入阻抗(Zin)是：
Zin = ( Z 0 + jωL Z 0 + jωL + 1 jωC ) + jωL → 1 .
图10示出了根据另一示例实施例的能够减小信号损耗的高速复用器1000。开关1010将电容器1020和1030与电感器1050和1052耦合在一起，进行操作以便减小IN1处的信号损耗。开关1012将电容器1022和1032与电感器1054和1052耦合在一起，进行操作以便减小IN2处的信号损耗。
图11示出了根据另一示例实施例的能够减小信号损耗的另一高速复用器1100。开关1110将电容器1120和1130与电感器1150和1152耦合在一起，进行操作以便减小IN1处的信号损耗。开关1112将电容器1122和1132与电感器1154和1156耦合在一起，进行操作以便减小IN2处的信号损耗。
图12示出了根据另一示例实施例的具有阻抗匹配的电路1200，其中开关电容(Csw)大于垫位电容(Cpad)。
如果Csw＞＞＞Cpad，则增加电感改善插入损耗和返回损耗。因此，电容器1220、1222、1224和1226如图所示的耦合到IN1，通过开关1210耦合电感器1230和1232。电容器1250、1252、1254和1256如图所示地耦合到IN2，通过开关1240耦合电感器1234和1236。
图13示出了根据另一示例实施例的具有阻抗匹配的电路1300，其中开关电容大于垫位电容。电容器1320、1322、1324和1326如图所示的耦合到IN1，通过开关1310耦合电感器1330、1331、1332和1233。电容器1360、1362、1364和1366如图所示地耦合到IN2，通过开关1340耦合电感器1350、1351、1352和1353。电感器可以实现为片上硅电感器，将电容器实现为令垫位电容(Cpad)不大于开关电容(Csw)，这可以通过使用小型垫位尺寸来实现，所分布的垫位电容和所分布的电感如图13所示。
可以实现多种组块、模块或其它电路，以便实施这里所述的和附图所示的一个或多个操作和功能。在这种语境中，“组块”(有时还被称作“逻辑电路”或“模块”)是执行一个或多个这些操作/功能或相关操作/功能的电路(例如，阻抗匹配电路或处理电路)。例如，在一些上述实施例中，一个或多个模块是离散逻辑电路或可编程逻辑电路，它们被配置并布置为用于实现与图1所示的电路模块相同的操作/功能。在一些实施例中，这种可编程电路是一个或多个计算机电路，编程为执行指令(和/或配置数据)的集(集合)。指令(和/或配置数据)可以是固件或软件的形式，所述固件或软件存储在存储器(电路)中并可从存储器(电路)进行访问。例如，第一和第二模块包括基于CPU硬件的电路和固件形式的指令集的组合，其中第一模块包括具有一个指令集的第一CPU硬件电路，第二模块包括具有另一指令集的第二CPU硬件电路。
一些实施例针对于一种计算机程序产品(例如，非易失性的存储设备)，包括在其上存储有指令的机器或计算机可读介质，其中通过计算机(或其它电子设备)执行所述指令以便执行这些操作/功能。
基于以上讨论和说明，本领域技术人员应认识到可以对多种实施例进行多种修改和改变，而不完全符合本文所示和所述的示例实施例和应用。例如，可以在不同实施例中实现不同类型的阻抗匹配电路，诸如，可以包括或不包括电感器的阻抗匹配。类似地，阻抗匹配可以提供在电路中的不同位置处，诸如，经由到外部接口端口的或到诸如焊盘的内部连接器的直接连接。这种修改不脱离本发明多种方面的实质精神和范围，所述本发明多种方面的实质精神和范围包括权利要求中所述的多个方面。

Claims (20)

1.一种装置，包括：
集成电路(IC)芯片，包括：
信号连接端子；
处理电路，被配置并布置为沿着位于IC芯片中且连接到信号连接端子的通信路径传送信号；以及
阻抗匹配电路，被配置并布置为提供针对所述通信路径的阻抗匹配，由此减小由于阻抗失配而引起的信号损耗；以及
芯片安装结构，被配置并布置为固定IC芯片并且在信号连接端子处电连接到所述IC芯片。
2.根据权利要求1所述的装置，其中所述阻抗匹配电路包括电感器，并且所述阻抗匹配电路被配置并布置为：通过将电感器与信号连接端子相连，提供针对通信路径的阻抗匹配。
3.根据权利要求1所述的装置，其中
所述IC芯片被配置并布置为提供电容；以及
所述阻抗匹配电路包括电感器，所述电感器与IC芯片一起被配置并布置为：通过使用由IC芯片提供的电容和由电感器提供的电感来提供LC电路，所述LC电路的阻抗与经由信号连接端子向IC芯片呈现的阻抗相匹配。
4.根据权利要求3所述的装置，其中所述阻抗匹配电路被配置并布置为：通过经由阻抗调谐以创建与电容的共振，来提供具有所述阻抗的LC电路。
5.根据权利要求1所述的装置，其中所述阻抗匹配电路包括可变电感器电路，并且被配置并布置为：
检测由外部负载以及所述外部负载和信号连接端子之间的互连提供的外部阻抗；以及
通过动态地修改电感器电路的电感，提供针对通信路径的阻抗匹配。
6.根据权利要求1所述的装置，其中所述阻抗匹配电路包括长度可变的电感器电路，并且被配置并布置为：
检测由外部负载以及所述外部负载和信号连接端子之间的互连提供的外部阻抗；以及
通过动态地修改长度可变的电感器电路的长度以及经由经过修改的长度来匹配检测到的阻抗，提供针对通信路径的阻抗匹配。
7.根据权利要求6所述的装置，其中所述阻抗匹配电路包括至少一个开关，该至少一个开关与所述长度可变的电感器相连，并且被配置并布置为：通过连接和断开所述长度可变的电感器的部分，来修改由电感电路提供的电感。
8.根据权利要求1所述的装置，其中所述阻抗匹配电路和处理电路嵌入在IC芯片的硅层中，并且其中所述IC芯片经由包括信号连接端子的焊盘并且在不使用焊线的情况下连接到芯片安装结构。
9.根据权利要求1所述的装置，其中：
IC芯片具有下平坦表面，并且信号连接端子位于所述下平坦表面上；以及
芯片装置结构具有与IC芯片的下平坦表面相接触的上平坦表面，以及所述上平坦表面上的另一信号接端子与所述信号连接端子相接触。
10.根据权利要求1所述的装置，其中所述阻抗匹配电路被配置并布置为：匹配由经由芯片安装结构连接到信号连接端子的外部负载提供的阻抗，以及减小沿着通信路径的信号损耗，其中在处理电路和外部负载之间沿着所述通信路径传送信号。
11.根据权利要求1所述的装置，其中所述信号连接端子在IC芯片的下表面上包括多个连接器垫，并且所述阻抗匹配电路包括与所述连接器垫中的每个连接器垫相连的相应的电感电路，每个电感电路被配置并布置为在其所连接到的连接器垫处提供阻抗，所述阻抗与在连接器垫和与之耦合的外部负载之间的通信路径的阻抗相匹配。
12.根据权利要求1所述的装置，其中：
所述通信路径包括将处理电路与信号连接端子相连的互连电路；以及
阻抗匹配电路和互连电路处于IC芯片的公共硅层中，并且阻抗匹配电路与互连电路被所述硅的一部分隔开，所述硅的一部分减小阻抗匹配电路和互连电路之间的电感耦合。
13.根据权利要求1所述的装置，其中所述阻抗匹配电路被配置并布置为：基于沿通信路径传送的信号的信号速度，向信号连接端子提供阻抗。
14.一种装置，包括：
芯片安装结构，具有平坦表面和第一信号连接端子；
集成电路(IC)芯片，在平坦表面上具有第二信号连接端子，相应的信号连接端子彼此相连，其中所述芯片安装结构的平坦表面与集成电路芯片的平坦表面彼此相对，所述IC芯片包括：
接口电路，被配置并布置为经由连接到接口电路的通信链路与远程设备相连，
处理电路，被配置并布置为沿着通信路径传送经由接口电路接收的信号，所述通信路径包括IC芯片内的互连电路并连接到所述信号连接端子；以及
阻抗匹配电路，被配置并布置为提供针对通信路径的阻抗匹配，由此减小由于在IC芯片和通过通信链路向接口电路呈现的阻抗之间的阻抗失配而引起的信号损耗。
15.根据权利要求14所述的装置，其中：
IC芯片被配置并布置为提供电容；以及
阻抗匹配电路包括电感器，所述电感器与IC芯片一起被配置并布置为：通过使用由IC芯片提供的电容和由所述电感器提供的电感来提供LC电路，所述LC电路的阻抗与通过通信链路向IC芯片呈现的阻抗相匹配。
16.根据权利要求14所述的装置，其中所述阻抗匹配电路和互连电路处于IC芯片的公共硅层中，阻抗匹配电路与互连电路被所述硅的一部分隔开，所述硅的一部分减小阻抗匹配电路和互连电路之间的电感耦合。
17.一种方法，包括：
沿着集成电路(IC)芯片中的通信路径传送信号，所述IC芯片包括信号连接端子和处理电路，所述信号连接端子电连接到固定所述IC芯片的芯片安装结构，所述信号是经由信号连接端子传送的；以及
通过提供针对通信路径的阻抗匹配，减小由于阻抗失配而引起的信号损耗。
18.根据权利要求17所述的方法，其中所述减小由于阻抗失配而引起的信号损耗包括：使用电感器和由IC芯片提供的电容器来匹配在IC芯片和外部通信链路之间的接口处呈现的阻抗。
19.根据权利要求18所述的方法，其中使用电感器和由IC芯片提供的电容器来匹配在接口处呈现的阻抗包括：通过将电感器与信号连接端子相耦合，来使用创建与所述电容的共振。
20.根据权利要求17所述的方法，其中减小由于阻抗失配而引起的信号损耗包括：
检测在IC芯片和外部通信链路之间的接口处呈现的外部阻抗；
基于所检测到的外部阻抗和所述IC芯片的电容，来设置可变电感器电路的电感；以及
在所设电感下使用可变电感器电路，以匹配所检测到的外部阻抗。
CN201510259475.7A 2014-05-23 2015-05-20 具有阻抗匹配的通信电路 Pending CN105099486A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/286,057 US9537462B2 (en) 2014-05-23 2014-05-23 Communication circuit with impedance matching
US14/286,057 2014-05-23

Publications (1)

Publication Number Publication Date
CN105099486A true CN105099486A (zh) 2015-11-25

Family

ID=53264464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510259475.7A Pending CN105099486A (zh) 2014-05-23 2015-05-20 具有阻抗匹配的通信电路

Country Status (4)

Country Link
US (1) US9537462B2 (zh)
EP (1) EP2947771A1 (zh)
KR (1) KR20150135135A (zh)
CN (1) CN105099486A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107317134A (zh) * 2017-06-30 2017-11-03 上海青橙实业有限公司 Usb连接装置、usb结构和终端
CN111586936A (zh) * 2020-05-28 2020-08-25 歌尔科技有限公司 多路恒流驱动电路及多路恒流驱动装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9767060B2 (en) * 2014-08-26 2017-09-19 Nokia Technologies Oy USB type C to MHL M1 dead battery charging
TWI521355B (zh) 2014-10-03 2016-02-11 創惟科技股份有限公司 通用串列匯流排控制器、通用串列匯流排主機及線路基板
CN105553500B (zh) * 2015-12-08 2018-03-13 深圳天珑无线科技有限公司 一种天线匹配电路及电子设备
CN108668395B (zh) * 2017-12-29 2022-03-04 恩智浦美国有限公司 用于rf加热系统的平面电感器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251983A1 (en) * 2003-06-10 2004-12-16 International Business Machines Corporation Programmable impedance matching circuit and method
CN1965475A (zh) * 2004-04-22 2007-05-16 松下电器产业株式会社 可变匹配电路
US7463112B1 (en) * 2007-11-30 2008-12-09 International Business Machines Corporation Area efficient, differential T-coil impedance-matching circuit for high speed communications applications
US20130063223A1 (en) * 2011-09-13 2013-03-14 Qualcomm Incorporated Impedance matching circuits with multiple configurations
CN103326684A (zh) * 2012-02-10 2013-09-25 英飞凌科技股份有限公司 可调节的阻抗匹配网络

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052344A1 (ja) * 2005-11-02 2007-05-10 Taiyo Yuden Co., Ltd. システムインパッケージおよびソケット
US20080211598A1 (en) * 2007-03-01 2008-09-04 Brian Keith Eplett On-chip impedance matching using a variable capacitor
US8554136B2 (en) * 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
US8451044B2 (en) * 2009-06-29 2013-05-28 Sige Semiconductor, Inc. Switching circuit
US8740651B2 (en) 2009-09-18 2014-06-03 Via Technologies, Inc. Lead arrangement, electric connector and electric assembly
TWI376842B (en) 2009-09-18 2012-11-11 Via Tech Inc Lead arrangement, electric connector and electric assembly
US9054756B2 (en) * 2011-09-19 2015-06-09 Qualcomm Incorporated Adaptive tuning of an impedance matching circuit in a wireless device
US8638838B1 (en) 2012-08-27 2014-01-28 Teradici Corporation Differential serial interface for supporting a plurality of differential serial interface standards
US9692392B2 (en) * 2012-09-11 2017-06-27 Qualcomm Incorporated Filters for multi-band wireless device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251983A1 (en) * 2003-06-10 2004-12-16 International Business Machines Corporation Programmable impedance matching circuit and method
CN1965475A (zh) * 2004-04-22 2007-05-16 松下电器产业株式会社 可变匹配电路
US7463112B1 (en) * 2007-11-30 2008-12-09 International Business Machines Corporation Area efficient, differential T-coil impedance-matching circuit for high speed communications applications
US20130063223A1 (en) * 2011-09-13 2013-03-14 Qualcomm Incorporated Impedance matching circuits with multiple configurations
CN103326684A (zh) * 2012-02-10 2013-09-25 英飞凌科技股份有限公司 可调节的阻抗匹配网络

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107317134A (zh) * 2017-06-30 2017-11-03 上海青橙实业有限公司 Usb连接装置、usb结构和终端
CN111586936A (zh) * 2020-05-28 2020-08-25 歌尔科技有限公司 多路恒流驱动电路及多路恒流驱动装置
CN111586936B (zh) * 2020-05-28 2023-04-07 歌尔科技有限公司 多路恒流驱动电路及多路恒流驱动装置

Also Published As

Publication number Publication date
KR20150135135A (ko) 2015-12-02
US9537462B2 (en) 2017-01-03
US20150341013A1 (en) 2015-11-26
EP2947771A1 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
CN105099486A (zh) 具有阻抗匹配的通信电路
CN107003970B (zh) 通过usb c型互连的收发器多路复用
US9203597B2 (en) Systems and methods for duplex communication
US9819397B2 (en) Contactless replacement for cabled standards-based interfaces
CN101335736B (zh) 高速外设互联接口
CN106021150A (zh) Type-C接口设备、通信系统和通信方法
CN105379132B (zh) 集成电路与相关装置
EP3092571A1 (en) Electrical isolation in serial communication
CN103294423A (zh) 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN106654728B (zh) 一种连接器及通信设备
US20160188508A1 (en) Multiplex module and electronic apparatus thereof for high-speed serial transmission
US11308016B2 (en) USB integrated circuit
US9496605B2 (en) Transmission device and near field communication device using the same
CN109147649B (zh) 显示屏控制卡
CN206363306U (zh) 一种终端及其串口通信电路
CN201656197U (zh) 一种具有无线上网功能的转接装置
CN104065907A (zh) 兼容hdmi和mhl输入的转接装置及头戴显示设备
CN206557803U (zh) 一种指纹识别模组及终端
CN111258946A (zh) 一种gtx与tlk2711系列芯片的通信方法
CN208112609U (zh) 一种应用于板内连接的mdi接口电路
CN214591402U (zh) 无线接收器及数据传输系统
JP7320861B2 (ja) 通信回路、及び通信方法
CN103209068A (zh) 一种全双工信号传输电路、信号传输方法
CN213717215U (zh) 一种用于信号转接装置的Type-C数据线及信号测试系统
WO2016060978A1 (en) Data transmission system with minimized crosstalk

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151125

WD01 Invention patent application deemed withdrawn after publication