CN103811426A - 用于固定半导体封装件的承载件与半导体封装件的制法 - Google Patents

用于固定半导体封装件的承载件与半导体封装件的制法 Download PDF

Info

Publication number
CN103811426A
CN103811426A CN201210460673.6A CN201210460673A CN103811426A CN 103811426 A CN103811426 A CN 103811426A CN 201210460673 A CN201210460673 A CN 201210460673A CN 103811426 A CN103811426 A CN 103811426A
Authority
CN
China
Prior art keywords
semiconductor package
adhesive
loading plate
package part
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210460673.6A
Other languages
English (en)
Other versions
CN103811426B (zh
Inventor
庄冠纬
林畯棠
赖顗喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103811426A publication Critical patent/CN103811426A/zh
Application granted granted Critical
Publication of CN103811426B publication Critical patent/CN103811426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种用于固定半导体封装件的承载件与半导体封装件的制法，该承载件包括：承载板与粘合件，该承载板具有相对的第一表面与第二表面，且该第一表面与该第二表面间具有多个贯穿的通孔，该粘合件附接于该承载板的第一表面上。本发明可防止从粘合件上取下半导体封装件时，因施力不均而导致半导体芯片或硅基板破裂的问题。

Description

用于固定半导体封装件的承载件与半导体封装件的制法
技术领域
本发明涉及一种承载件与半导体封装件的制法，尤指一种用于固定半导体封装件的承载件与半导体封装件的制法。
背景技术
现今，科技发展正快速地进步中，电子产品的业者纷纷想要跟上现今科技发展的趋势，使产品朝向轻薄短小的方向发展，遂不断开发可跟上现今科技趋势脚步的半导体封装件的制作技术，且为了使半导体封装件做更有效的空间运用，仍不断地改良与克服半导体封装件的工艺技术。
请参阅图1A至图1E，其为现有三维（3D）式半导体封装件的制法的剖视示意图。
如图1A所示，提供一承载板10，且于该承载板10的顶面101上形成有黏合件11；再提供一具有相对的第一表面121与第二表面122的多个硅基板12，该硅基板12例如为半导体芯片或中介板，该硅基板12具有多个贯穿该第一表面121与该第二表面122的导电通孔123，而该第一表面121上具有多个个导电凸块13，且该等导电凸块13对应该导电通孔123，将该硅基板12的第一表面121接置于该粘合件11上，该粘合件11包覆该等导电凸块13，即借由该粘合件11将该硅基板12暂时固定于承载板10上。
如图1B所示，于该硅基板12的第二表面122上设有多个导电组件14，且该等导电组件14对应该等导电通孔123，并于该导电组件14上接置半导体芯片15，此外，于该硅基板12的第二表面122与该半导体芯片15之间填入底胶16，以包覆该等导电组件14，该硅基板12、该导电组件14与该半导体芯片15构成一半导体封装件。
如图1C所示，将该等半导体芯片15的背面接置于一粘着片17上。
如图1D所示，移除该承载板10与该粘合件11。
如图1E所示，以一顶针件18从该粘着片17下方将该半导体封装件向上顶高，并借由外部吸附器19的吸力以将该半导体封装件从该粘着片17上分离并取下。
然而，前述现有制法容易因顶针件施力不均而导致半导体芯片或硅基板损坏，其次，若前述的硅基板为晶圆形式，则于接置于粘着片上及移除承载板与粘合件的过程中也容易使硅基板破裂，此外，接置于粘着片上及移除承载板与粘合件的工艺也会增加许多生产成本。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为解决上述现有技术的种种问题，本发明的主要目的在于揭露一种用于固定半导体封装件的承载件与半导体封装件的制法，可防止从粘合件上取下半导体封装件时，因施力不均而导致半导体芯片或硅基板破裂的问题。
本发明的用于固定半导体封装件的承载件，其包括：承载板，其具有相对的第一表面与第二表面，且具有多个连通该第一表面与该第二表面的通孔；以及粘合件，其附接于该承载板的第一表面上。
本发明还提供一种半导体封装件的制法，其包括：提供一承载板，其具有相对的第一表面与第二表面，且具有多个连通该第一表面与该第二表面的通孔；于该承载板的第一表面上附接粘合件；提供一具有相对的第三表面与第四表面的硅基板，该硅基板具有多个连通该第三表面与第四表面的导电通孔，将该硅基板的第三表面接置于该粘合件上；于该硅基板的第四表面上接置半导体芯片，该硅基板、第一导电组件与半导体芯片构成一半导体封装件；以及从该承载板的第二表面的侧将气体吹入该通孔中，使部分该粘合件与第一表面分离，并将该半导体封装件从该粘合件上取下。
本发明又提供一种半导体封装件的制法，其包括：提供一承载板，其具有相对的第一表面与第二表面，且具有多个连通该第一表面与该第二表面的通孔；于该承载板的第一表面上附接粘合件；提供一具有相对的第三表面与第四表面的晶圆，该晶圆具有多个连通该第三表面与第四表面的导电通孔，将该晶圆的第三表面接置于该粘合件上；于该晶圆的第四表面上接置半导体芯片，并对该晶圆进行切单工艺，以形成多个硅基板，而该硅基板、第一导电组件与半导体芯片构成一半导体封装件；以及从该承载板的第二表面的侧将气体吹入该通孔中，使部分该粘合件与第一表面分离，并将该半导体封装件从该粘合件上取下。
依上所述，由于本发明的用于固定半导体封装件的承载件与半导体封装件的制法使用具有通孔的承载板，并藉由气压将半导体封装件顶起，其施力可平均分布于粘合件，所以可减少现有的因顶针件的施力不均而导致半导体芯片或硅基板破裂的问题；此外，本发明无须如现有般将半导体芯片的背面接置于粘着片上，再移除该承载板与该粘合件，故可避免晶圆形式的硅基板破裂，并可降低生产成本。
附图说明
图1A至图1E用于显示现有三维式半导体封装件的制法的剖视示意图。
图2A至图2J为本发明的用于固定半导体封装件的承载件与半导体封装件的制法的第一实施例的剖面示意图，其中，图2J’为图2J的另一实施例。
图3A至图3J为本发明的用于固定半导体封装件的承载件与半导体封装件的制法的第二实施例的剖面示意图，其中，图3J’为图3J的另一实施例。
主要组件符号说明
10、20    承载板
101       顶面
11        黏合件
12        硅基板
121、201  第一表面
122、202  第二表面
123、223  导电通孔
13        导电凸块
14        导电组件
15、25    半导体芯片
16、26    底胶
17        粘着片
18        顶针件
19、28    外部吸附器
2         承载件
2a        半导体封装件
203       通孔
21        黏合件
211       第一离型层
212       粘着层
213       第二离型层
21a       粘着片
22        硅基板
22’      晶圆
221       第三表面
222       第四表面
23        第一导电组件
24        第二导电组件
27        气压设备
29        溶液。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“侧”、“一”、“中间”及“周缘”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
如图2A至图2J所示者，其为本发明的用于固定半导体封装件2a的承载件2与半导体封装件2a的制法的第一实施例的剖面示意图，其中，图2J’为图2J的另一实施例。
如图2A所示，提供一承载板20，该承载板20具有相对的第一表面201与第二表面202，此外，该承载板20又具有多个贯穿该第一表面201与该第二表面202的通孔203，以连通该第一表面201与该第二表面202。
如图2B所示，于该承载板20的第一表面201上附接黏合件21，而该粘合件21包括依序堆栈的第一离型层211、粘着层212与第二离型层213，且该第二离型层213接触该承载板20的第一表面201，另外，该承载板20的第二表面202上可选择性地设置粘着片21a。
如图2C所示，提供多个硅基板22，且该硅基板22例如为芯片或中介板（interposer）并具有相对的第三表面221与第四表面222，又该硅基板22具有多个贯穿该第三表面221与第四表面222的导电通孔223，并于该第三表面221上设有多个第一导电组件23，而该第一导电组件23例如为导电凸块（bump），将该硅基板22的第三表面221接置于该粘合件21上。
如图2D所示，于该硅基板22的第四表面222上接置半导体芯片25，并于该硅基板22与该半导体芯片25间设有第二导电组件24，而该第二导电组件24例如为微凸块，且该第二导电组件24对应该硅基板22的导电通孔223，另外，于该硅基板22与该半导体芯片25间形成包覆该第二导电组件24的底胶26。该硅基板22、第一导电组件23与半导体芯片25构成一半导体封装件2a。
如图2E所示，移除该承载板20的第二表面202上的粘着片21a。
如图2F所示，从该承载板20的第二表面202的侧，借由气压设备27将气体吹入对应该图中左侧的半导体封装件2a的中间处的该通孔203中，使该图中左侧的半导体封装件2a被向上推动，且部分该粘合件21与第一表面201分离。
于进行前述吹气步骤时，还可借由该气压设备27于该承载板20的第二表面202的侧的通孔203对应该半导体封装件周缘处进行吸气步骤。
如图2G所示，借由外部吸附器28的吸力从该粘合件21上取下该图中左侧的半导体封装件2a。
如图2H与图2I所示，使用相同于图2F与图2G的方式取下剩下的图中右侧的半导体封装件2a。
如图2J所示，于取下全部该半导体封装件2a之后，可将该粘合件21从该承载板20的第一表面201上剥去，使得该承载板20与该粘合件21分离。
如图2J’所示，其为图2J的另一实施例，将该承载板20与该粘合件21放入可溶解该粘合件21的溶液29中，使得该承载板20与该粘合件21分离。
第二实施例
如图3A至图3J所示者，为本发明的用于固定半导体封装件2a的承载件2与半导体封装件2a的制法的第二实施例的剖面示意图，其中，图3J’为图3J的另一实施例。本实施例与第一实施例的主要差异在于硅基板的工艺。
如图3A所示，提供一承载板20，该承载板20具有相对的第一表面201与第二表面202，此外，该承载板20又具有多个贯穿该第一表面201与该第二表面202的通孔203。
如图3B所示，于该承载板20的第一表面201上附接黏合件21，而该粘合件21包括依序堆栈的第一离型层211、粘着层212与第二离型层213，且该第二离型层213接触该承载板20的第一表面201，该承载板20的第二表面202上可选择性地设置粘着片21a。
如图3C所示，提供一由多个硅基板22构成的晶圆22’，且该晶圆22’具有相对的第三表面221与第四表面222，另外，该晶圆22’具有多个贯穿该第三表面221与第四表面222的导电通孔223，并于该第三表面221上设有多个第一导电组件23，将该晶圆的第三表面221接置于该粘合件21上。其中，各该硅基板22的位置大约以图中虚线作定义。
如图3D所示，于该晶圆22’的第四表面222上接置半导体芯片25，并于该晶圆22’与该半导体芯片25间设有第二导电组件24，且该第二导电组件24对应该晶圆22’的导电通孔223，此外，于该晶圆22’与该半导体芯片25间形成包覆该第二导电组件24的底胶26。
如图3E所示，对该晶圆22’进行切单工艺，形成多个硅基板22，而各该硅基板22、第一导电组件23与半导体芯片25构成一半导体封装件2a。接着，移除该承载板20的第二表面202上的粘着片21a。
如图3F至图3J’所示，后续工艺相同于图2F至图2J’，故不在此加以赘述。
本发明还提供一种用于固定半导体封装件2a的承载件2，其包括：一承载板20以及一黏合件210，该承载板20具有相对的第一表面201与第二表面202，且具有多个贯穿该第一表面201与该第二表面202的通孔203，而该粘合件210包括依序堆栈的第一离型层211、粘着层212与第二离型层213，且该第二离型层213附接于该承载板20的第一表面201上。另外，该承载板20的第二表面202上还设有粘着片21a。
综上所述，由于本发明的用于固定半导体封装件的承载件与半导体封装件的制法使用具有通孔的承载板，并借由气压将半导体封装件顶起，其施力可平均分布于粘合件，所以可减少现有的因顶针件的施力不均而导致半导体芯片或硅基板破裂的问题；此外，本发明无须如现有般将半导体芯片的背面接置于粘着片上，再移除该承载板与该粘合件，故可避免晶圆形式的硅基板破裂，并可降低生产成本。
上述该等实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该等实施例进行修饰与改变。此外，在上述该等实施例中的组件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种用于固定半导体封装件的承载件，其包括：
承载板，其具有相对的第一表面与第二表面，且具有多个连通该第一表面与该第二表面的通孔；以及
粘合件，其附接于该承载板的第一表面上。
2.根据权利要求1所述的用于固定半导体封装件的承载件，其特征在于，该粘合件包括依序堆栈的第一离型层、粘着层与第二离型层，且该第二离型层接触该承载板的第一表面。
3.根据权利要求1所述的用于固定半导体封装件的承载件，其特征在于，该承载件还包括粘着片，其设于该承载板的第二表面上。
4.一种半导体封装件的制法，其包括：
提供一承载板，其具有相对的第一表面与第二表面，且具有多个连通该第一表面与该第二表面的通孔；
于该承载板的第一表面上附接粘合件；
接置至少一硅基板于该粘合件上，该硅基板具有接置该粘合件的第三表面与相对该第三表面的第四表面，并具有多个连通该第三表面与第四表面的导电通孔；
于该硅基板的第四表面上接置半导体芯片，且该硅基板与半导体芯片构成一半导体封装件；以及
从该承载板的第二表面的侧将气体吹入该通孔中，使部分该粘合件与该承载板的第一表面分离，并将该半导体封装件从该粘合件上取下。
5.根据权利要求4所述的半导体封装件的制法，其特征在于，该粘合件包括依序堆栈的第一离型层、粘着层与第二离型层，且该第二离型层接触该承载板的第一表面。
6.根据权利要求4所述的半导体封装件的制法，其特征在于，该承载板的第二表面上还设有粘着片，并于进行吹气步骤之前，移除该粘着片。
7.根据权利要求4所述的半导体封装件的制法，其特征在于，取下该半导体封装件的方式是借由外部吸附器的吸力。
8.根据权利要求4所述的半导体封装件的制法，其特征在于，该吹气步骤是朝向该半导体封装件的中间。
9.根据权利要求8所述的半导体封装件的制法，其特征在于，于进行吹气步骤时，还包括于该承载板的第二表面的侧的通孔对应该半导体封装件周缘处进行吸气步骤。
10.根据权利要求4所述的半导体封装件的制法，其特征在于，于取下该半导体封装件之后，还包括将该粘合件从该承载板的第一表面上剥去。
11.根据权利要求4所述的半导体封装件的制法，其特征在于，于取下该半导体封装件之后，还包括将该承载板与该粘合件放入溶液中，并使得该承载件与该粘合件分离。
12.一种半导体封装件的制法，其包括：
提供一承载板，其具有相对的第一表面与第二表面，且具有多个连通该第一表面与该第二表面的通孔；
于该承载板的第一表面上附接粘合件；
接置至少一晶圆于该粘合件上，该晶圆具有接置该粘合件的第三表面与相对该第三表面的第四表面，并具有多个连通该第三表面与第四表面的导电通孔；
于该晶圆的第四表面上接置半导体芯片，并对该晶圆进行切单工艺，以形成多个硅基板，而该硅基板与半导体芯片构成一半导体封装件；以及
从该承载板的第二表面的侧将气体吹入该通孔中，使部分该粘合件与第一表面分离，并将该半导体封装件从该粘合件上取下。
13.根据权利要求12所述的半导体封装件的制法，其特征在于，该粘合件包括依序堆栈的第一离型层、粘着层与第二离型层，且该第二离型层接触该承载板的第一表面。
14.根据权利要求12所述的半导体封装件的制法，其特征在于，该承载板的第二表面上还设有粘着片，并于进行吹气步骤之前，移除该粘着片。
15.根据权利要求12所述的半导体封装件的制法，其特征在于，取下该半导体封装件的方式是借由外部吸附器的吸力。
16.根据权利要求12所述的半导体封装件的制法，其特征在于，该吹气步骤是朝向该半导体封装件的中间。
17.根据权利要求16所述的半导体封装件的制法，其特征在于，于进行吹气步骤时，还包括于该承载板的第二表面的侧的通孔对应该半导体封装件周缘处进行吸气步骤。
18.根据权利要求12所述的半导体封装件的制法，其特征在于，于取下该半导体封装件之后，还包括将该粘合件从该承载板的第一表面上剥去。
19.根据权利要求12所述的半导体封装件的制法，其特征在于，于取下该半导体封装件之后，还包括将该承载板与该粘合件放入溶液中，并使得该承载件与该粘合件分离。
CN201210460673.6A 2012-11-05 2012-11-15 用于固定半导体封装件的承载件与半导体封装件的制法 Active CN103811426B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101140944A TWI471990B (zh) 2012-11-05 2012-11-05 用於固定半導體封裝件之承載件與半導體封裝件之製法
TW101140944 2012-11-05

Publications (2)

Publication Number Publication Date
CN103811426A true CN103811426A (zh) 2014-05-21
CN103811426B CN103811426B (zh) 2016-08-17

Family

ID=50708005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210460673.6A Active CN103811426B (zh) 2012-11-05 2012-11-15 用于固定半导体封装件的承载件与半导体封装件的制法

Country Status (2)

Country Link
CN (1) CN103811426B (zh)
TW (1) TWI471990B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764546A (zh) * 2021-08-30 2021-12-07 东莞市中麒光电技术有限公司 一种Mini-LED器件、LED显示模块及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6123800A (en) * 1998-08-04 2000-09-26 Lucent Technologies, Inc. Method and apparatus for handling element on an adhesive film
US20050095100A1 (en) * 2002-11-11 2005-05-05 Cheol-Joon Yoo Method and apparatus for picking up a semiconductor chip, method and apparatus for removing a semiconductor chip from a dicing tape, and a method of forming a perforated dicing tape
CN101510500A (zh) * 2008-02-15 2009-08-19 塔工程有限公司 用于分离芯片的方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824836B (zh) * 2010-08-31 2017-03-01 先进封装技术私人有限公司 半导体承载元件及半导体封装件
TWI435393B (zh) * 2011-01-19 2014-04-21 Subtron Technology Co Ltd 封裝載板及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6123800A (en) * 1998-08-04 2000-09-26 Lucent Technologies, Inc. Method and apparatus for handling element on an adhesive film
US20050095100A1 (en) * 2002-11-11 2005-05-05 Cheol-Joon Yoo Method and apparatus for picking up a semiconductor chip, method and apparatus for removing a semiconductor chip from a dicing tape, and a method of forming a perforated dicing tape
CN101510500A (zh) * 2008-02-15 2009-08-19 塔工程有限公司 用于分离芯片的方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764546A (zh) * 2021-08-30 2021-12-07 东莞市中麒光电技术有限公司 一种Mini-LED器件、LED显示模块及其制作方法

Also Published As

Publication number Publication date
TWI471990B (zh) 2015-02-01
TW201419471A (zh) 2014-05-16
CN103811426B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
US8742597B2 (en) Package substrates with multiple dice
CN103579204A (zh) 包括电容器的封装结构及其形成方法
US7687312B2 (en) Method of manufacturing hybrid structure of multi-layer substrates
CN103250245A (zh) 无凸起内建层和层叠芯混合结构及组装它们的方法
CN103456703A (zh) 半导体封装件及其制法
CN103219297A (zh) 承载板、半导体封装件及其制法
TW200729448A (en) High density three dimensional semiconductor die package
CN103824787B (zh) 基于粘接剂的晶圆键合方法
CN103579208A (zh) 三维集成电路及其制作方法
CN103811426A (zh) 用于固定半导体封装件的承载件与半导体封装件的制法
US20210265305A1 (en) Electronic device package
US20130049230A1 (en) Stacking method and stacking carrier
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
US11955395B2 (en) Fan out package with integrated peripheral devices and methods
WO2018161347A1 (en) Die stack with reduced warpage
US9378987B2 (en) Semiconductor packages including gap in interconnection terminals and methods of manufacturing the same
CN103515331A (zh) 半导体封装件及其制法
CN101303985B (zh) 堆叠式封装结构的制作方法
US8658466B2 (en) Semiconductor package structure and method for making the same
CN103208429B (zh) 封装基板的制法
CN104103605A (zh) 半导体封装件及其制法
CN105097723B (zh) 封装基板及封装结构
CN104124191A (zh) 半导体封装件的制法
CN104851870B (zh) 封装基板及封装结构
CN103066049B (zh) 封装基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant