CN103811410A - 找到通孔弱连接的方法 - Google Patents

找到通孔弱连接的方法 Download PDF

Info

Publication number
CN103811410A
CN103811410A CN201210450799.5A CN201210450799A CN103811410A CN 103811410 A CN103811410 A CN 103811410A CN 201210450799 A CN201210450799 A CN 201210450799A CN 103811410 A CN103811410 A CN 103811410A
Authority
CN
China
Prior art keywords
layer
hole
grind
chip
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210450799.5A
Other languages
English (en)
Other versions
CN103811410B (zh
Inventor
马香柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210450799.5A priority Critical patent/CN103811410B/zh
Publication of CN103811410A publication Critical patent/CN103811410A/zh
Application granted granted Critical
Publication of CN103811410B publication Critical patent/CN103811410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种找到通孔弱连接的方法，包括：步骤1、若弱连接发生在第N层通孔底部，则从芯片背面开始研磨直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔顶部，则从芯片正面开始研磨直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔中部，则任意采用上述一种操作。步骤2、对处理过的芯片采用电流原子力显微镜，捕捉整个芯片正面的电流像，然后通过后续聚焦离子束以及投射电子显微镜，获得弱连接失效的真正机理。本发明能在不破坏弱连接形貌的情况下，找到无论发生在通孔底部、中部、顶部的弱连接的真正机理。

Description

找到通孔弱连接的方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种找到通孔弱连接的方法。
背景技术
在集成电路工艺中，如果发生通孔的弱连接，有三种情况，即弱连接发生在通孔的底部，如图1a；弱连接发生在通孔的中部，如图1b；或者弱连接发生在通孔的顶部，如图1c；其中N为不小于1的自然数。在发生这种失效的时候，电压衬度(voltage contrast)无能为力，因为其只对通孔完全开路(open)有作用，对于弱连接则不会出现差别。另外，传统导电性原子力显微镜(C-AFM)模式也比较困难，因为此通孔和衬底(sub)并无导电连接，在通孔和衬底之间，无论有没有异常，均不能产生漏电，所以不能获取有效电流图像。
发明内容
本发明所要解决的技术问题是提供一种找到通孔弱连接的方法，能在不破坏弱连接形貌的情况下，找到弱连接的真正机理。
为解决上述技术问题，本发明提供的一种找到通孔弱连接的方法，包括：
步骤1、若弱连接发生在第N层通孔底部，则从芯片背面开始研磨一直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔顶部，则从芯片正面开始研磨一直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔中部，则任意采用上述一种操作。
步骤2、对处理过的芯片采用电流原子力显微镜，捕捉整个芯片正面的电流像，然后通过后续聚焦离子束以及投射电子显微镜，获得弱连接失效的真正机理。
进一步的，步骤1中所述的弱连接发生在第N层通孔底部，则从芯片背面开始研磨一直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔，具体的为：
a、把所述芯片正面黏贴在导电基板上，然后从所述芯片背面开始研磨，一直研磨至所述第N层metal停止；
b、把所述导电基板从所述芯片正面去除，然后在所述芯片背面黏贴所述导电基板，然后从所述芯片正面开始研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔。
进一步的，步骤1中所述的弱连接发生在第N层通孔顶部，则从芯片正面开始研磨一直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔，具体的为：
a、把所述芯片背面黏贴在导电基板上，然后从所述芯片正面开始研磨，一直研磨至所述第N+1层metal停止；
b、把所述导电基板从所述芯片背面去除，然后在所述芯片正面黏贴所述导电基板，然后从所述芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔。
进一步的，在所述步骤1之前还包括验证通孔位置的步骤，具体的为对芯片正面或背面中的一面进行研磨，直至暴露出所述第N层通孔，观察是否存在弱连接，用于判断弱连接的位置。
进一步的，所述导电基板用导电铜胶替换。
本发明提供的一种找到通孔弱连接的方法，可以在不破坏弱连接形貌的情况下，找到无论发生在通孔底部、中部、顶部的弱连接的真正机理。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1a是弱连接发生在通孔底部示意图；
图1b是弱连接发生在通孔顶部示意图；
图1c是弱连接发生在通孔中部示意图；
图2是研磨前芯片的剖面示意图；
图3a-3c是本发明找到通孔弱连接的方法的实施例流程示意图。
主要附图标记说明：
第N层通孔11        第N+1层metal 12
第N层metal13       正面绝缘介质层及其他层14
背面绝缘介质层及其他层15    衬底16
导电基板17
具体实施方式
为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。
如图2所示，为研磨前芯片的剖面图，从下往上分别包括衬底16、背面绝缘介质层及其他层15、第N层metal(金属层)13、第N层通孔11、第N+1层metal(金属层)12及正面绝缘介质层及其他层14。其中N表示不小于1的自然数。
本发明提供的一种找到通孔弱连接的方法，包括：
步骤1、若弱连接发生在第N层通孔底部，则从芯片背面开始研磨直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔顶部，则从芯片正面开始研磨直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔中部，则任意采用上述一种操作。
步骤2、对处理过的芯片采用电流原子力显微镜，捕捉整个芯片正面的电流像，然后通过后续聚焦离子束以及投射电子显微镜，获得弱连接失效的真正机理。
本发明找到通孔弱连接的方法，在步骤1之前还可以包括验证通孔位置的步骤，具体的为对芯片正面或背面中的一面进行研磨，直至暴露出第N层通孔，观察是否存在弱连接，用于判断弱连接的位置。若对芯片正面进行研磨，暴露出第N层通孔时，存在弱连接，则为通孔顶部存在弱连接，若不存在弱连接，则为通孔中部或者底部存在弱连接。若对芯片背面进行研磨，存在弱连接，则为通孔底部存在弱连接，若不存在弱连接，则为通孔中部或者顶部存在弱连接。则可以选择对应的方法进行测试。
以下以弱连接发生在通孔底部为例，详细说明本发明找到通孔弱连接的方法，包括：
步骤1、把芯片正面黏贴在导电基板17上，即将正面绝缘层及其他层14黏贴在导电基板17上，然后从芯片背面开始研磨，即从衬底16开始研磨，一直研磨至第N层metal13停止，如图3a。
步骤2、把导电基板17从芯片正面去除，然后在芯片背面黏贴导电基板17，即在第N层metal13上黏贴导电基板17，然后从芯片正面开始研磨，即从正面绝缘层及其他层14开始研磨，一直到研磨掉第N+1层metal12，并暴露出第N层通孔11。
步骤3、对处理过的芯片采用电流原子力显微镜，捕捉整个芯片正面的电流像，由于弱连接处因为有高阻存在，其电流像会与其他通孔不同，然后通过后续FIB(聚焦离子束)以及投射电子显微镜，获得弱连接失效的真正机理。
若弱连接发生在通孔顶部的情况，只要将步骤1、步骤2的流程做适当变更即可，即首先芯片背面黏贴导电基板，即衬底黏贴导电基板，从正面研磨至第N+1层metal，然后把导电基板去除，在芯片正面黏贴导电基板，即第N+1层metal黏贴导电基板，然后从背面研磨掉第N层metal，并暴露出第N层通孔。其他步骤类似。
若弱连接发生在通孔中部的情况，可以任意选取上述弱连接发生在底部或者顶部的方法制样。
其中导电基板可以替换为导电铜胶或者其他可导电且粘黏性面板。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种找到通孔弱连接的方法，其特征在于，包括：
步骤1、若弱连接发生在第N层通孔底部，则从芯片背面开始研磨直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔顶部，则从芯片正面开始研磨直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔；若弱连接发生在第N层通孔中部，则任意采用上述一种操作；
步骤2、对处理过的芯片采用电流原子力显微镜，捕捉整个芯片正面的电流像，然后通过后续聚焦离子束以及投射电子显微镜，获得弱连接失效的真正机理。
2.如权利要求1所述找到通孔弱连接的方法，其特征在于，步骤1中所述的弱连接发生在第N层通孔底部，则从芯片背面开始研磨直至第N层metal，然后从芯片正面研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔，具体的为：
a、把所述芯片正面黏贴在导电基板上，然后从所述芯片背面开始研磨，一直研磨至所述第N层metal停止；
b、把所述导电基板从所述芯片正面去除，然后在所述芯片背面黏贴所述导电基板，然后从所述芯片正面开始研磨，一直到研磨掉第N+1层metal，并暴露出第N层通孔。
3.如权利要求1所述的找到通孔弱连接的方法，其特征在于，步骤1中所述的弱连接发生在第N层通孔顶部，则从芯片正面开始研磨直至第N+1层metal，然后从芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔，具体的为：
a、把所述芯片背面黏贴在导电基板上，然后从所述芯片正面开始研磨，一直研磨至所述第N+1层metal停止；
b、把所述导电基板从所述芯片背面去除，然后在所述芯片正面黏贴所述导电基板，然后从所述芯片背面开始研磨，一直到研磨掉第N层metal，并暴露出第N层通孔。
4.如权利要求1所述找到通孔弱连接的方法，其特征在于，在所述步骤1之前还包括验证通孔位置的步骤，具体的为对芯片正面或背面中的一面进行研磨，直至暴露出所述第N层通孔，观察是否存在弱连接，用于判断弱连接的位置。
5.如权利要求2-3中任一种所述的找到通孔弱连接的方法，其特征在于，所述导电基板用导电铜胶替换。
CN201210450799.5A 2012-11-12 2012-11-12 找到通孔弱连接的方法 Active CN103811410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210450799.5A CN103811410B (zh) 2012-11-12 2012-11-12 找到通孔弱连接的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210450799.5A CN103811410B (zh) 2012-11-12 2012-11-12 找到通孔弱连接的方法

Publications (2)

Publication Number Publication Date
CN103811410A true CN103811410A (zh) 2014-05-21
CN103811410B CN103811410B (zh) 2016-10-19

Family

ID=50707994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210450799.5A Active CN103811410B (zh) 2012-11-12 2012-11-12 找到通孔弱连接的方法

Country Status (1)

Country Link
CN (1) CN103811410B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148315A (zh) * 2018-08-27 2019-01-04 苏州芯联成软件有限公司 一种芯片内两金属层间通孔连接的辨别方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020748A (en) * 1996-07-03 2000-02-01 Vanguard International Semiconductor Corporation Method and apparatus for conducting failure analysis on IC chip package
CN101750563A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 半导体器件中通孔或接触孔短路检测结构
CN101769876A (zh) * 2008-12-29 2010-07-07 中芯国际集成电路制造(上海)有限公司 在半导体器件中进行失效分析的方法
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN102487026A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(北京)有限公司 检测通孔缺陷的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020748A (en) * 1996-07-03 2000-02-01 Vanguard International Semiconductor Corporation Method and apparatus for conducting failure analysis on IC chip package
CN101750563A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 半导体器件中通孔或接触孔短路检测结构
CN101769876A (zh) * 2008-12-29 2010-07-07 中芯国际集成电路制造(上海)有限公司 在半导体器件中进行失效分析的方法
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN102487026A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(北京)有限公司 检测通孔缺陷的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148315A (zh) * 2018-08-27 2019-01-04 苏州芯联成软件有限公司 一种芯片内两金属层间通孔连接的辨别方法
CN109148315B (zh) * 2018-08-27 2020-11-10 苏州芯联成软件有限公司 一种芯片内两金属层间通孔连接的辨别方法

Also Published As

Publication number Publication date
CN103811410B (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
CN102253328B (zh) 存储芯片位线失效分析方法
CN103576039A (zh) 找到连接孔顶部开路的方法
CN105304614B (zh) 一种测试结构及测试方法
CN104143519A (zh) 一种产品通孔刻蚀缺陷的检测方法
TW201005867A (en) Apparatus for increasing electric conductivity to a seniconductor wafer substrate when exposure to electron beam
CN106298565B (zh) 半导体测试结构的制备方法以及测试方法
CN110444558A (zh) 发光装置及其制造方法
CN107579032A (zh) 一种化合物半导体器件的背面制程方法
CN107991599B (zh) 一种用于叉指状栅goi结构漏电点精确定位的方法
CN103811410A (zh) 找到通孔弱连接的方法
CN104091769A (zh) 一种通孔刻蚀不足的检测方法
CN110600579A (zh) 制造光伏模块的方法及由此获得的光伏模块
CN102183724A (zh) 以测量电压效应为基础的芯片失效方法
Gensowski et al. Selective seed layer patterning of PVD metal stacks by electrochemical screen printing for solar cell applications
CN104638053A (zh) 一种太阳能电池栅线电极的制备方法
JPH0225079A (ja) 非晶質半導体太陽電池
CN101360398B (zh) 内凹式导电柱的电路板结构及其制作方法
US9231125B2 (en) Solar cell and method for producing same
CN107346751B (zh) 测试结构及其形成方法以及测试方法
US8900987B1 (en) Method for removing bumps from incomplete and defective interposer dies for stacked silicon interconnect technology (SSIT) devices
CN100565860C (zh) 基板上的凸块结构
JP4300795B2 (ja) 半導体装置及びその検査方法
JP2005260107A (ja) 光起電力装置の製造方法
CN102832132B (zh) 半导体装置的制造方法
CN104733342B (zh) 一种定位双位线桥接的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant