CN103797576A - 在存储装置上形成彩色图像的方法以及由此形成的存储装置 - Google Patents

在存储装置上形成彩色图像的方法以及由此形成的存储装置 Download PDF

Info

Publication number
CN103797576A
CN103797576A CN201180073228.8A CN201180073228A CN103797576A CN 103797576 A CN103797576 A CN 103797576A CN 201180073228 A CN201180073228 A CN 201180073228A CN 103797576 A CN103797576 A CN 103797576A
Authority
CN
China
Prior art keywords
dissolution medium
moulding compound
graphic contents
storage device
storage devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180073228.8A
Other languages
English (en)
Inventor
P.付
Z.鲁
C-T.邱
C.于
M.陈
W.江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk SemiConductor Shanghai Co Ltd
SanDisk Information Technology Shanghai Co Ltd
Original Assignee
SanDisk SemiConductor Shanghai Co Ltd
SanDisk Information Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk SemiConductor Shanghai Co Ltd, SanDisk Information Technology Shanghai Co Ltd filed Critical SanDisk SemiConductor Shanghai Co Ltd
Publication of CN103797576A publication Critical patent/CN103797576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Ink Jet (AREA)

Abstract

本发明公开了一种包括图形内容的存储装置和一种制作具有图形内容的存储装置的方法。该图形内容形成在释放介质上。将释放介质和未封装的存储装置放置在模具内并封装。在模塑料的固化和封装过程中，该图形内容从该释放介质被转印至被封装的存储装置。

Description

在存储装置上形成彩色图像的方法以及由此形成的存储装置
技术领域
本技术涉及半导体器件的制造。
背景技术
对便携式消费电子产品需求的迅猛增长推进了对高容量存储装置的需求。如闪存卡的非易失性半导体存储装置开始被广泛地使用以满足对数字信息存储和交换的日益增长的需求。这类存储装置的便携性、多功能性和朴实耐用的设计，连同其高可靠性和大容量，已使得他们可理想地用于多种多样的电子设备，包括例如数码相机、数字音乐播放器、视频游戏控制器、PDA和移动电话。
如存储卡的许多存储装置上具有标记，用以指示该存储装置的生产商及其内部属性，例如其存储容量。对于一些存储装置，例如一些SD卡，该标记是印刷在一标签上的，该标签在加工制造过程中被贴到卡上。然而，对于其它存储装置，例如一些微型SD卡，标签的存在可能会导致难以接受的整体卡厚。对于这种卡，标记是在生产过程中直接印刷到装置上的。
作为制造具有印制标记的卡的工艺的一个例子，将卡与安装在衬底上的存储器裸芯和控制器裸芯组装在一起，然后封装在模塑料中。通常，为了经济节约，这些卡是在面板或条带上同时批量加工出多个数字。在封装后，可使用移印工艺将标记印刷到成组的卡上。在这种工艺中，将每一张卡的标记放置在一个印刷板上。然后，将该标记从印刷版转印到硅胶头或垫上，并且将硅胶头按压向存储卡的条带。之后将存储卡与条带分离。
此外或不同于当前市面上的存储卡，下一代存储卡将以更丰富且更多彩的文字和图像包括丰富得多的信息。正在开发经由喷墨印刷直接将印记和图像施加到存储卡上的工艺。移印和喷墨印刷会增加存储卡的厚度，而且，已知的喷墨印刷方法需要一个或更多个独立的预处理步骤来制备卡，从而接收喷墨图像。已发现，如果不执行这些预处理步骤，那么喷墨图像就不会很好地附着到存储卡的表面。
附图说明
图1是本发明一实施方式的流程图；
图2是根据本发明一实施方式的释放介质的边视图；
图3是根据本发明一实施方式用于将图形内容施加于释放介质的印刷头的示意性表示；
图4例示了根据本发明一实施方式印刷在释放介质上的图形内容；
图5是根据本发明一实施方式，在封装之前的存储装置的面板；
图6是在封装存储装置之前，上模板上的存储装置的面板和下模板上的释放介质的边视图；
图7是如图6中的边视图，其中进一步包括下模板中的模塑料；
图8例示了图7中的模板和模塑料的边视图，其中存储装置浸没在模塑料中；
图9是在固化该模塑料后，上、下模板以及模塑料中的存储装置的边视图；
图10是带有从释放介质转印到模塑料上的图形内容的、被封装的存储装置的俯视图；
图11是根据本发明一实施方式的包括图形内容的分割了的存储装置；
图12是通过图11中线12-12的横截面；
图13是类似于图12的视图，其中例示了本发明的又一实施方式；
图14和15例示了一替换实施方式，其中，形成在一组存储装置上的图形内容包括不同的图像。
具体实施方式
下面将参照图1到图15描述各实施方式，其涉及将图形内容施加于存储装置的方法以及由此形成的存储装置。应理解，本发明能够以不同的形式实施并且不应被视为限于在本文中列举的实施方式。相反，提供这些实施方式是为了使本公开更加透彻和完整，并且能够充分地向本领域技术人员传达本发明。事实上，本发明旨在覆盖这些实施方式的替换、修改和等同方案，并且这些方案都包含在由随附权利要求书所限定的本发明的范围和精神内。此外，在下面关于本发明的具体描述中，为了提供对本发明的透彻理解，示出了许多特定细节，但是，本领域技术人员应该清楚，本发明可无需这些具体细节而实施。
本文可能使用的术语“顶（顶部）”、“底（底部）”、“上（上部）”、“下(下部)”、“垂直”和/或“水平”仅用于便利和例示的目的，并不意味着限制本发明的描述，因为参照对象的位置可能发生变化。
图1是用于形成包括其正面和/或背面上的图形内容的存储装置的实施方式的流程图。该工艺一般包括：用于形成包含图形内容的释放介质的第一组步骤，用于制作存储装置的第二组步骤，以及用于将存储装置封装在模塑料中且同时将图形内容从释放介质施加到模塑料表面的第三组步骤。下面描述这些组步骤中的每一组步骤。
在步骤100中，可生成并存储图像关联图。如下面解释的，图像可批量转印到衬底的面板上以实现成本效益。可在系统控制器中生成并存储图像关联图，该系统控制器规划将什么图像设置在面板上的哪个存储装置上。可能的是，面板上的所有存储装置具有相同的图像，或者，面板上不同的存储装置具有不同的图像。该图像关联图也可存储即将设置到一组面板中的多个面板上的图像。可能的是，该组内的所有面板具有相同的图像，或者，该组内的不同面板和存储装置具有不同的图像。
系统控制器204（图3中示例性示出）被设置为用于存储图像关联图并指定在哪个存储装置上设置哪个图像。该系统控制器204可采用任何适宜的形式，例如但不限于通用计算机上运行的图像处理软件以及包括例如逻辑门、开关、特定用途集成电路（ASIC）、可编程逻辑控制器和嵌入式单片机的硬件实现。因此，可以使用具有存储于其内的用于实施本文和附图中描述的一些或所有动作的计算机可读程序代码的计算机可读介质。该系统控制器204可为单个组件或可分布在若干个组件上。
步骤102到108描述了一种用于形成释放介质210的工艺。该释放介质210可为各种各样的能够将图像转印到另一个衬底上的介质（例如存储装置的模塑料）。释放介质210的实施例可包括热转印箔、IMR（模内转印）箔以及那些包括ETFE（乙烯基四氟乙烯）背衬膜（backing film）的介质，例如旭硝子有限公司（Asahi Glass Co.,Ltd.）的以品牌名
Figure BDA0000472043410000031
销售的介质，该公司的营业场所在日本东京。可设想出其他释放介质。
释放介质210可具有多层。图2的边视图示出了释放介质210的一个实施例的更多细节。图2中的该释放介质210可例如为热转印箔或IMR箔。该介质210可包括背衬膜214，其可为例如聚对苯二甲酸乙二醇酯（PET，polyethylene terephthalate）薄膜。可设想出其他背衬膜。
在步骤102中，可将释放剂216施加到背衬膜214上。该释放剂216可为已知化合物，例如，来自中国的东莞市易美多热转印材料有限公司（Dongguan Yimeiduo Transfer Material Co.,Ltd.）的ZY-01释放剂，并且可通过例如凹版印刷或涂布机而应用于各种各样的工艺中。该释放剂216在室温下可为固体且具有粘着特性，以便与背衬膜214粘合。然而，在加热该释放介质210后，该释放剂216可熔融并与背衬膜214分离，下面将进行解释。
可在释放剂216之上形成耐久的硬涂层218。在步骤104中，可根据所存储的图像关联图将一层或多层图形内容206施加于该耐久层218。该耐久层218提供该释放剂216和图形内容206之间的缓冲区，并且提供更刚性的表面，该图形内容206将施加于该表面上。
图3中示出了打印机200的示意性表示，其用于将图形内容206施加于一卷释放介质210上。在一个实施例中，图形内容206可由平面喷墨打印机施加，例如，来自Mimaki Engineering Co.,Ltd的UJF-706UV喷墨打印机，该公司的办公地点在日本长野。该UJF-706平面紫外（UV）喷墨打印机使用6皮升（picoliter）的小的UV-可固化墨滴，其生成平滑的色调图像、可变的点尺寸和1200x2400点/英寸(dpi)的高分辨率。此外，该UJF-706平面紫外（UV）喷墨打印机能够打印八种颜色，包括白色。如下文将解释的，墨水在高温下从释放介质转移至存储器封装件。因此，在各实施方式中，可使用耐温墨水。应理解，在其他实施方式中，可通过其他喷墨打印机和多种多样的其他技术将该图形内容206施加于该释放介质210。其中两种这样的其他技术为凹版印刷和丝网印刷。在各实施例中，图形内容206可被施加于单层或多层中。
如微型SD卡的存储装置上的可印刷表面通常为黑色塑料。将图形内容提供到黑色表面上可能会产生看起来退色的图像。因此，在一种实施方式中，当在步骤104中将图形图像印刷到释放介质上之后，可在步骤106中在该图形图像之上印刷底漆层。如下将解释的，当将包含了图像和底漆层的图形内容转印到存储装置上之后，该底漆层将直接转印到存储装置上并且该图形图像将位于该底漆层之上（以使得该底漆层被夹在存储装置和图形图像之间）。该底漆层可为白色，任何合适的白色的色调（例如灰白色），或在其他实施方式中可为其他颜色。在替换的实施方式中，可省略步骤106。
在又一些实施方式中，作为图形内容206的替代或除图形内容206之外，可将例如铝层的金属层沉积到该释放介质上。在这种实施方式中，该铝层可以以例如已知的真空蒸发工艺沉积，该工艺中，铝在真空腔中蒸发并沉积到该释放介质210上。
在步骤108中，可将粘合层220施加到硬涂层218上，图形内容206上方（即，底漆层上方，或者如果省略了底漆层则在其他图形内容的上方）。该粘合层可例如为来自中国东莞市易美多热转印材料有限公司（DongguanYimeiduo Transfer Material Co.,Ltd.）的XT-088PP粘合剂，并且可以通过例如凹版印刷或涂布机而以多种工艺施加。如下将描述的，在固化后，该粘合层220能够交联（cross link）并附着到模塑料的表面。
在释放介质210为热转印箔的实施例中，该介质的总厚度可近似为30-32μm。使用IMR箔的实施例可略厚，约为50-100μm。在其他实施方式中，使用这些箔的每一释放介质210的厚度可大于或小于上述范围。在这些实施例中，该图形内容可具有约10-12μm的厚度，然而同样地，在其他实施方式中，图形内容的厚度可大于或小于这一范围。
参照图3和图4，在各实施方式中，在印刷过程期间，释放介质可从供应辊224移动到打印机200上。该打印机200示意性地示出为具有支撑表面228和印刷头230，但打印机200的实施例可包括很多其他组件。提供卷取辊234来接收已被印刷的释放介质210部分。
图4示出了释放介质210上印刷的图形内容206。这些图总体使用一个或多个摄像机图像作为图形内容206的实施例（可能是为了识别存储有照片和视频的卡）。然而，图形内容206可指能被印刷到释放介质210上并且然后被转印到存储装置上的任何标记，下面将进行解释。图形内容的实施例包括但不限于：图片、照片、装饰设计、标志、颜色、符号、文字及其任意组合。应注意，图形内容可仅包括文字并且不必一定包括图片。图形内容可传达关于存储装置内部属性或特性的信息，例如其存储容量（例如1GB、16GB等）。该图形内容可披露与存储在存储装置上的内容的类型相关的信息，例如音符图片可指示该存储装置是存储音乐的，或，照相机的图片可指示该存储装置是存储照片的。可替换地，该图形内容可为装饰性的，与装置的类型或内容无关，而是被提供以吸引特定的市场。该图形内容可简单地为纯色区域，例如白色、灰色、黑色或其他颜色。
在其他实施例中，该图形内容可为其他标记。在2010年10月4日提交的名称为“Method and System for Printing Graphical Content onto a plurality ofMemory Devices and for Providing a Visually Distinguishable Memory Device”的12/897,451号美国专利申请中列举了可提供到存储装置表面上的图形内容的类型的其他实施例，该专利申请以引用的方式整体并入本文。如在本文中使用的，图形内容可指单个图像（例如附图中示出的单个照相机）或一组图像（即，附图中示出的多个照相机）。
再次参照图1中的流程图，可在步骤112和116中形成存储装置。图5示出了用于同时批量处理多个存储装置250的面板240。图5示出了封装之前的存储装置250。每个存储装置250可形成有不同的电子元件，如一个或多个存储器裸芯242、控制器裸芯244和无源元件246（在图5中的一个存储装置250上被编号），其以物理方式和电气方式耦合至衬底248。
该面板240可例如为印刷电路板、引线框或卷带式自动接合（TAB）带。所示出的、形成在面板240上的单个存储装置250的行、列数目仅为示例性的，并且在面板240的其他实施例中，该行和/或列的数目可比所示出的数目更多或更少。
虽然图5中的实施例包括一个或多个存储器裸芯242和控制器裸芯244，但半导体裸芯的数量和类型对本公开而言并非至关重要并且在不同的实施方式中可发生变化。装置250可包括单个半导体裸芯，或，其可包含例如八个或更多个存储器裸芯242以及一个控制器裸芯244。在各实施方式中，存储装置250还包括无源元件246，其可例如为电阻器、电容器、电感器和/或其他电子元器件。如下文将解释的，根据本公开来打印图形内容的一个优势在于不会增加存储装置250的厚度。这可空出存储装置250厚度中的宝贵的空间来设置半导体裸芯和诸如焊线的电连接件，下面将进行解释。
步骤116中，裸芯242、244可彼此电接合/或可电接合至衬底248。在一个实施例中，步骤116可包括已知的引线接合工艺，以形成裸芯和衬底之间的焊线。在另一个实施例中，步骤116可额外地或替换地包括已知的倒装片接合工艺，以将一个或多个裸芯电耦合至衬底。
在图3所示的释放介质210的实施例中，图形内容206包括横跨该释放介质宽度的两行图像。应理解，这仅是示例性的，并且在其他实施方式中可存在横跨该释放介质宽度的单行或多于两行的图像。沿着释放介质210的各行和各列的图形内容的图像间的间隔被设置为与衬底面板240的各行和各列中存储装置250间的间隔相匹配。因此，在如下所述地将图形内容206转印至存储装置250后，每一存储装置250可从释放介质210上的图形内容206接收图像。
在各实施方式中，横跨该释放介质210宽度的图像的数目可对应于衬底面板240的一行或一列中的存储装置的数目。应理解，在其他实施例中，横跨释放介质宽度的图像的数目不需要与衬底面板240的一行或一列中的存储装置的数目相对应。
图3还示出了一卷释放介质210，其长度大于衬底面板240的长度。由此，单卷释放介质210可为若干个衬底面板240提供图形内容。然而，在其他实施方式中，该释放介质能够以更短的长度形成。在一个这样的实施方式中，释放介质210可具有长度和宽度，以使得单片释放介质210上的图像的数目与一个面板240上的存储装置的数目相匹配。一般来说，释放介质210的长度和宽度可被设置为使得介质210的一行和/或一列中的图像等同于、多于或少于衬底面板240的相应行或列中存储装置250的数目。
用于形成带有图形内容的释放介质的步骤100、104和106，以及用于形成存储装置的面板的步骤112和116可彼此并行执行或可先后执行。在任何情况下，一旦已制成释放介质210和存储装置205的面板240，他们可分别在步骤110和118中被放置在封装模板内。图6的边视图中示出了这样的一个实施例。衬底面板240可安装至顶模板254，并且底模板256衬有释放介质210。
该顶模板254可例如为真空卡盘，用于克服重力将衬底面板保持于其上。在其他实施方式中，该衬底面板240可通过其他固定机构保持在该顶模板254上。在所示出的实施例中，该释放介质210比模板254、256长，以延伸超过底模板256的各端部。可通过施加至模板表面的负压、朝底模板256向下拉动薄膜。如上所述，释放介质可被切割至一定尺寸以便装配到下模板256的四个边缘内。在所示出的各实施方式中，从各附图的透视方向上看，该释放介质210位于左方和右方。然而，应理解，可将释放介质设置在下模板256内并从附图中所示出的位置处旋转90度（即，进、出页面）而不改变面板240的方位。
在步骤120中，如图7所示，可将模塑料260添加到下模板256内、释放介质210之上。在各实施方式中，该模塑料可在室温下以粉末或颗粒形式施加。其可被施加到释放介质210上，然后该释放介质和模塑料可被移动到下模板256上。在另一实施例中，可将释放介质210设置在下模板256上，然后施加模塑料260。该模塑料260可为商业上可购得的树脂，例如由Kyocera Chemical Corporation出售的型号为KE-G1250AH-W3E的树脂，该公司的营业场所在日本的崎玉县。
可在步骤124中使用模塑料260封装存储器封装件250。可通过自由流动薄(FFT)压制成型或压缩模塑法来执行封装工艺。这种FFT压制成型工艺是已知的并且在例如日本京都Towa Corporation的Matsutani,H.在2009年Microelectronics and Packaging Conference（微电子与封装会议）中发表的名称为“Compression Molding Solutions For Various High End Package And CostSavings For Standard Package Applications的出版物中有描述，该出版物以引用方式整体并入本文。一般来说，FFT压制机使用的是将衬底的面板浸没在包含熔融树脂的模具中的技术。该树脂填充面板上的所有空隙并且将每一存储装置一起封装在衬底的面板上的模塑料中，而不会在裸芯或焊线上施加压力。一种可使用的特定类型的FFT压制法是PMC(纯糊状（pure malt）压制)成型。可在其他实施方式中使用其他类型的FFT压制技术和转印成型技术。
在步骤124中，顶和底模板254、256在真空或近似真空条件下缓慢地靠拢在一起，如图7至图8中的过渡过程所示。在存储装置250浸入模塑料的时间，模塑料260可被加热至约175摄氏度。在该温度下，模塑料260可处于液相并具有约16.2帕·秒（Pa·s）的粘滞度。应理解，在其他实施方式中，温度和粘滞度二者都可在这些数值之上或之下变化。
如图8所示，可在175摄氏度的温度、大约13-15秒的时间段内，将下模板256按压向衬底面板240。此后，可执行固化和图像转印步骤128。如所指示的，该步骤执行两种功能。第一，步骤128将模塑料熔融为液态，然后将模塑料固化为固态保护层，该固态保护层围绕面板240上的每一存储装置250的电子元器件和焊线。第二，步骤128将释放介质210的粘合层220交联（cross link）到模塑料260的相邻表面，且同时熔融释放剂216，从而将释放介质210的粘合层220、图形内容206和硬涂层218附着并转印到模塑料260上。通过向底模板256施加负压，背衬膜214保持在底模板256上。
因此，当模板254、256如图9中所示彼此分离时，图形内容206保留在模塑料260的表面中，且同时背衬膜214与下模板256保持在一起。图10中示出面板240的俯视图包括转印的图形内容206。固化和图像转印步骤128可持续约90秒，并且可在175摄氏度的温度下进行。如果使用了一卷释放介质，在执行了上述步骤之后，可推进该卷以将新的图形内容206定位在模板内，并且重复该过程。如果使用了预切割的释放介质210的段片，则操作员移除该背衬膜214，然后将预切割的释放介质210的新的段片放置在下模板256上。
在施加了模塑料260之后，可在步骤130中分割面板240上的各个存储装置250，形成加工完的存储装置250，例如图11中所示出的。图11示出了存储装置250是微型SD卡的实施例。然而，应理解，存储装置250可为任意的各种各样可操作以存储信息的非易失性存储装置。存储装置的实施例包括但不限于：手持式可移除存储卡（例如SD或微型SD卡）、手持式通用串行总线（“USB”）闪存盘（“UFD”）、嵌入式存储装置以及可移除或不可移除的硬盘（例如固态硬盘）。本发明的技术还可被用于将图像转印到与存储装置250一起使用的装置上，例如存储卡阅读器或适配器。
在其他实施方式中，该一个或多个存储器裸芯242和/或控制器裸芯244本身可在连接至衬底248之前被封装在模塑料中。在这种实施方式中，被封装的存储器裸芯和/或控制器裸芯本身可被视为“存储装置”，如在此所使用的该术语一样。
在上面描述的实施方式中，该释放介质210被放置在底模板256中，以在已完工的存储卡250的顶表面上提供图像。在其他实施方式中，在封装步骤之前，除了放置在底模板256中之外或作为这种放置的替代，可将释放介质210放置在顶模板254中，以在已完工的存储卡250的底表面上提供图像。
在各实施方式中，可在封装存储装置的面板240的同时、根据不同的实施方式将图形内容从释放介质210转印到存储装置的一个或多个表面上。相较于需要预处理存储卡表面从而接收图像，此工艺节省了时间和处理步骤，并且相较于需要分别封装存储装置250、然后分别在存储装置250上印刷图像，这一工艺节省了时间和处理步骤。然而，在其他实施方式中，应理解，从释放介质210转印图像的步骤可发生在封装步骤之后、甚至可在分割步骤之后发生。
除了节省时间和处理步骤，在封装步骤期间将图形内容206从释放介质210提供到存储装置250顶表面上并不会增加封装件的总厚度。该释放介质被放置在带有熔融模塑料的模具内。其结果是，该释放介质210、尤其是图形内容206得以嵌入模塑料的表面中并且不会增加存储装置的总厚度。也就是说，通过增加模塑料而形成的存储卡的厚度不管是否带有添加的图形内容206都是相同的。在图12中以横截面视图示出了这一方面，该横截面是沿图11中的线12-12截取的。虽然图12示出了图形内容206仅位于装置250的部分表面上，但图形内容206可覆盖装置250的整个表面。图13中示出了这样的实施方式。
一些模塑料包括润滑剂从而能够容易地将已完工的模制面板从模板上移除。已知的是，在封装后，这些润滑剂有时会移动到存储卡的表面，该润滑剂会弱化存储卡表面上印记的附着性。本发明解决了这一问题。如上所述，图像嵌入模塑料内从而防止其移动，即使润滑剂确实移动到表面上也是如此。而且，图形内容整体被掩埋在释放介质210的粘合层220内，在转印后，该粘合层220与模塑料的表面交联（cross link）并形成紧密接合。
在上面描述的实施方式中，图形内容通常被设置为用于美观和/或识别目的。然而，释放介质210可以可替换地或额外地包括电导层，该层可嵌入粘合层220内并在上述封装步骤124、128的过程中被转印到模塑料上。该金属层可用作电磁干扰屏蔽和/或用于热耗散。
在已示出并在上文中描述的各实施方式中，对于形成在面板240上的每一存储装置250，图形内容中的图像是相同的。然而，在其他实施方式中，应理解，信号面板240上的不同存储装置250可接收不同的图像。作为多种多样的实施例中的一种，图13和14示出了包括图形内容206的释放介质，该图形内容206包括照相机的图像206a（可能是为了识别存储有图片的卡）和音符的图像206b（可能是为了识别存储有音乐的卡）。该图像关联图允许系统控制器204将特定的各种图像与面板240上的特定存储装置相关联，以及将特定的各种图像与来自一组面板240的特定面板240相关联。
总的来说，本技术涉及一种存储装置，该存储装置包括至少一个粗糙化表面，所述表面包括多个空腔，所述空腔被设计来收集并保持施加至所述表面的流体的层。
在另一实施例中，本技术涉及一种存储装置，该存储装置包括：表面，该表面被预处理以增加该表面的表面能量从而利于在该表面上进行更好的印刷；以及印刷在该预处理的表面上的图形内容。
在又一实施方式中，本技术涉及一种存储装置，该存储装置包括：一个或多个半导体裸芯；封装该一个或多个半导体裸芯的模塑料，该模塑料包括相对的第一侧和第二侧，该第一侧包括用于将存储装置耦合至主装置的电接触；以及模塑料的第一和第二侧中的至少一侧上的预处理表面，该预处理表面被预处理以增加该预处理表面的表面能量从而利于在该预处理表面上进行更好的印刷。
在另一实施例中，本技术涉及一种存储装置，该存储装置包括：一个或多个半导体裸芯；封装该一个或多个半导体裸芯的模塑料，该模塑料包括相对的第一侧和第二侧，该第一侧包括用于将存储装置耦合至主装置的电接触；以及模塑料的第一和第二侧中的至少一侧上的表面，该表面具有刻线或离散的变形中的至少一种，用于增加该表面的粗糙度从而利于在该表面上进行更好的印刷。
在另一实施方式中，本技术涉及一种存储装置，该存储装置包括：一个或多个半导体模裸芯；封装该一个或多个半导体裸芯的模塑料，该模塑料包括相对的第一侧和第二侧，该第一侧包括用于将存储装置耦合至主装置的电接触；以及模塑料的第一和第二侧中的至少一侧上的表面，该表面具有化学方式添加的或从模塑料中移除的颗粒，以用于增加该表面的粗糙度从而利于在该表面上进行更好的印刷。
本发明的前述详细说明是出于例示和说明的目的而进行的。无意于穷举或将本发明限定于在此公开的精确形式。基于上述教导，可能存在许多修改和变形。所描述的实施方式是为了更好地解释本发明的原理及其实际应用从而使本领域其他技术人员能够最好地以各种实施方式利用本发明而选择的，并且可根据具体使用而设想出适用的各种修改。本发明的范围由随附于此的权利要求书限定。
权利要求书(按照条约第19条的修改)
1.一种存储装置，包括：
衬底；
一个或多个电子元件，耦合至所述衬底；
模塑料，所述模塑料封装所述一个或多个电子元件；以及
一部分的释放介质，提供在所述模塑料上，其包括图形内容，所述释放介质包括图形内容的部分提供在所述模塑料的表面上。
2.根据权利要求1所述的装置，其中所述释放介质包括图形内容的部分不增加所述存储装置的厚度。
3.根据权利要求1所述的装置，其中所述释放介质包括图形内容的部分是在所述模塑料处于熔融状态时嵌入的。
4.根据权利要求1所述的装置，其中所述释放介质是热转印箔。
5.根据权利要求1所述的存储装置，其中所述释放介质是模内转印箔。
6.根据权利要求1所述的装置，其中所述图形内容是在所述模塑料的固化的同时从所述释放介质被转印的。
7.根据权利要求1所述的装置，其中所述图形内容包括来自喷墨式打印机的墨滴。
8.根据权利要求1所述的装置，其中所述图形内容包括图像和/或文字。
9.根据权利要求1所述的装置，其中所述图形内容包括底漆层。
10.一种在存储装置上提供图形内容的方法，包括：
(a)将释放介质设置在用于封装存储装置的模具内，所述释放介质包括图形内容；
(b)将一个或多个存储装置设置在用于封装一个或多个存储装置的所述模具内；
(c)在用于封装一个或多个存储装置的所述模具内提供一定量的模塑料，所述模塑料被设置为与所述释放介质相接触；
(d)封装所述一个或多个存储装置；以及
(e)在封装所述一个或多个存储装置的所述步骤(d)期间，将所述图形内容从所述释放介质嵌入所述模塑料的表面内。
11.根据权利要求10所述的方法，所述步骤(d)包括：使用压制成型工艺封装所述一个或多个存储装置。
12.根据权利要求10所述的方法，所述步骤(d)和步骤(e)包括：对所述模塑料和释放介质施加热量，以固化所述模塑料并且在所述模塑料的固化完成之前将所述释放介质的包括所述图形内容的部分交联到所述模塑料内。
13.一种在存储装置上提供图形内容的方法，包括：
(a)将释放介质设置在用于封装一个或多个存储装置的模具内，所述释放介质包括图形内容；
(b)将一个或多个存储装置设置在用于封装所述一个或多个存储装置的所述模具内；
(c)在用于封装所述一个或多个存储装置的所述模具内提供一定量的模塑料，所述模塑料被设置为与所述释放介质相接触；
(d)封装所述一个或多个存储装置；以及
(e)在封装所述一个或多个存储装置的所述步骤(d)期间，将所述图形内容从所述释放介质转印至所述模塑料。
14.根据权利要求13所述的方法，其中所述模具包括顶模板和底模板，所述步骤(a)包括：将释放介质设置在所述底模板上。
15.根据权利要求14所述的方法，所述步骤(b)包括：将所述一个或多个存储装置设置在所述顶模板上。
16.根据权利要求13所述的方法，所述步骤(d)包括：使用压制成型工艺封装所述一个或多个存储装置。
17.根据权利要求16所述的方法，所述步骤(d)包括：使用纯麦芽压制成型工艺封装所述一个或多个存储装置。
18.根据权利要求13所述的方法，所述步骤(d)和步骤(e)包括：对所述模塑料和释放介质施加热量，以固化所述模塑料并且将所述释放介质的包括所述图形内容的部分交联到所述模塑料。
19.根据权利要求13所述的方法，其中所述图形内容是喷墨印刷到所述步骤(a)中使用的所述释放介质上的。
20.根据权利要求13所述的方法，其中所述图形内容包括电导部分，所述电导部分是在所述步骤(e)中被转印至所述模塑料的。
21.一种在存储装置上提供图形内容的方法，包括：
(a)将释放介质设置在用于封装所述存储装置的模具内；
(b)将一个或多个存储装置设置在用于封装所述一个或多个存储装置的所述模具内，所述释放介质被设置为抵靠所述一个或多个存储装置的表面；
(c)将所述一个或多个存储装置封装在所述模塑料中；以及
(d)在封装所述一个或多个存储装置的所述步骤(c)期间，将所述图形内容从所述释放介质转印至所述一个或多个存储装置。
22.根据权利要求21所述的方法，所述步骤(d)包括：对所述释放介质施加热量，以将所述释放介质的包括所述图形内容的部分交联到所述存储装置。

Claims (23)

1.一种存储装置，包括：
衬底；
一个或多个电子元件，耦合至所述衬底；
模塑料，所述模塑料封装所述一个或多个电子元件；以及
提供在所述模塑料上的图形内容，所述图形内容嵌入所述模塑料的表面。
2.根据权利要求1所述的装置，其中嵌入的图形内容不增加所述存储装置的厚度。
3.根据权利要求1所述的装置，其中所述图形内容是在所述模塑料处于熔融状态时嵌入的。
4.根据权利要求1所述的装置，还包括释放介质，所述释放介质用于将所述图形内容转印到所述模塑料的所述表面上。
5.根据权利要求4所述的装置，其中所述释放介质是热转印箔。
6.根据权利要求4所述的存储装置，其中所述释放介质是模内转印箔。
7.根据权利要求4所述的装置，其中所述图形内容是在所述模塑料的固化的同时从所述释放介质被转印的。
8.根据权利要求1所述的装置，其中所述图形内容包括来自喷墨式打印机的墨滴。
9.根据权利要求1所述的装置，其中所述图形内容包括图像和/或文字。
10.根据权利要求1所述的装置，其中所述图形内容包括底漆层。
11.一种在存储装置上提供图形内容的方法，包括：
(a)将释放介质设置在用于封装存储装置的模具内，所述释放介质包括图形内容；
(b)将一个或多个存储装置设置在用于封装一个或多个存储装置的所述模具内；
(c)在用于封装一个或多个存储装置的所述模具内提供一定量的模塑料，所述模塑料被设置为与所述释放介质相接触；
(d)封装所述一个或多个存储装置；以及
(e)在封装所述一个或多个存储装置的所述步骤(d)期间，将所述图形内容从所述释放介质嵌入所述模塑料的表面。
12.根据权利要求11所述的方法，所述步骤(d)包括：使用压制成型工艺封装所述一个或多个存储装置。
13.根据权利要求11所述的方法，所述步骤(d)和步骤(e)包括：对所述模塑料和释放介质施加热量，以固化所述模塑料并且在所述模塑料的固化完成之前将所述释放介质的包括所述图形内容的部分交联到所述模塑料内。
14.一种在存储装置上提供图形内容的方法，包括：
(a)将释放介质设置在用于封装一个或多个存储装置的模具内，所述释放介质包括图形内容；
(b)将一个或多个存储装置设置在用于封装所述一个或多个存储装置的所述模具内；
(c)在用于封装所述一个或多个存储装置的所述模具内提供一定量的模塑料，所述模塑料被设置为与所述释放介质相接触；
(d)封装所述一个或多个存储装置；以及
(e)在封装所述一个或多个存储装置的所述步骤(d)期间，将所述图形内容从所述释放介质转印至所述模塑料。
15.根据权利要求14所述的方法，其中所述模具包括顶模板和底模板，所述步骤(a)包括：将释放介质设置在所述底模板上。
16.根据权利要求15所述的方法，所述步骤(b)包括：将所述一个或多个存储装置设置在所述顶模板上。
17.根据权利要求14所述的方法，所述步骤(d)包括：使用压制成型工艺封装所述一个或多个存储装置。
18.根据权利要求17所述的方法，所述步骤(d)包括：使用纯糊状压制成型工艺封装所述一个或多个存储装置。
19.根据权利要求14所述的方法，所述步骤(d)和步骤(e)包括：对所述模塑料和释放介质施加热量，以固化所述模塑料并且将所述释放介质的包括所述图形内容的部分交联到所述模塑料。
20.根据权利要求14所述的方法，其中所述图形内容是喷墨印刷到所述步骤(a)中使用的所述释放介质上的。
21.根据权利要求14所述的方法，其中，所述图形内容包括电导部分，所述电导部分是在所述步骤(e)中被转印至所述模塑料的。
22.一种在存储装置上提供图形内容的方法，包括：
(a)将释放介质设置在用于封装所述存储装置的模具内；
(b)将一个或多个存储装置设置在用于封装一个或多个所述存储装置的所述模具内，所述释放介质被设置为抵靠所述一个或多个存储装置的表面；
(c)将所述一个或多个存储装置封装在所述模塑料中；以及
(d)在封装所述一个或多个存储装置的所述步骤(c)期间，将所述图形内容从所述释放介质转印至所述一个或多个存储装置。
23.根据权利要求22所述的方法，所述步骤(d)包括：对所述释放介质施加热量，以将所述释放介质的包括所述图形内容的部分交联到所述存储装置。
CN201180073228.8A 2011-09-02 2011-09-02 在存储装置上形成彩色图像的方法以及由此形成的存储装置 Pending CN103797576A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/079283 WO2013029273A1 (en) 2011-09-02 2011-09-02 Methods for forming color images on memory devices and memory devices formed thereby

Publications (1)

Publication Number Publication Date
CN103797576A true CN103797576A (zh) 2014-05-14

Family

ID=47755228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180073228.8A Pending CN103797576A (zh) 2011-09-02 2011-09-02 在存储装置上形成彩色图像的方法以及由此形成的存储装置

Country Status (5)

Country Link
US (2) US20140346686A1 (zh)
EP (1) EP2577727B1 (zh)
CN (1) CN103797576A (zh)
TW (1) TWI502656B (zh)
WO (1) WO2013029273A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183671A1 (ja) * 2012-06-08 2013-12-12 日立化成株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275106A (en) * 1977-11-01 1981-06-23 Toppan Printing Co., Ltd. Transfer sheet for polyamide articles
US20020052056A1 (en) * 2000-10-26 2002-05-02 Masanori Minamio Semiconductor device and method for fabricating the same
CN101488492A (zh) * 2008-01-14 2009-07-22 力成科技股份有限公司 具有基板辨识码的半导体封装构造及其制造方法
CN102054657A (zh) * 2009-10-30 2011-05-11 日月光封装测试(上海)有限公司 芯片粘接用胶膜的加热装置及其方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074654A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 半導体装置
JPS6119150A (ja) * 1984-07-06 1986-01-28 Toshiba Corp 電子部品
US5248543A (en) * 1990-01-18 1993-09-28 Ricoh Company, Ltd. Thermal image transfer sheet and thermal image transfer recording medium for use with clothing
TW259760B (zh) * 1993-03-08 1995-10-11 Seiko Epson Corp
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
US7830666B2 (en) * 2000-01-06 2010-11-09 Super Talent Electronics, Inc. Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board
JP3314271B2 (ja) * 2000-02-10 2002-08-12 大日本印刷株式会社 射出成形同時加飾用シート、加飾成形品、及び射出成形同時加飾方法
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
JP5101788B2 (ja) * 2003-12-22 2012-12-19 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP2008087356A (ja) * 2006-10-03 2008-04-17 Towa Corp 電子部品の樹脂封止成形方法及び装置
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
JP5721992B2 (ja) * 2009-10-14 2015-05-20 富士フイルム株式会社 着色硬化性組成物、レジスト液、インクジェット用インク、カラーフィルタ、カラーフィルタの製造方法、固体撮像素子、液晶ディスプレイ、有機ｅｌディスプレイ、画像表示デバイス、及び色素化合物
US8012799B1 (en) * 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275106A (en) * 1977-11-01 1981-06-23 Toppan Printing Co., Ltd. Transfer sheet for polyamide articles
US20020052056A1 (en) * 2000-10-26 2002-05-02 Masanori Minamio Semiconductor device and method for fabricating the same
CN101488492A (zh) * 2008-01-14 2009-07-22 力成科技股份有限公司 具有基板辨识码的半导体封装构造及其制造方法
CN102054657A (zh) * 2009-10-30 2011-05-11 日月光封装测试(上海)有限公司 芯片粘接用胶膜的加热装置及其方法

Also Published As

Publication number Publication date
EP2577727A1 (en) 2013-04-10
EP2577727A4 (en) 2013-09-04
TWI502656B (zh) 2015-10-01
WO2013029273A1 (en) 2013-03-07
TW201344811A (zh) 2013-11-01
US20160086827A1 (en) 2016-03-24
EP2577727B1 (en) 2016-03-16
US20140346686A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN1098506C (zh) 集成电路卡及其制造方法
CN100576244C (zh) 智能卡及其制造方法
CN101493902B (zh) 一种卡片制造方法
EP3235651A1 (en) Method for manufacturing a printed identification card comprising a magnetic stripe
US20160059511A1 (en) Transfer film and method for fabricating an emobossed unit
CN101870210A (zh) 一种包装材料及其制作方法
US7656014B2 (en) Semiconductor device and method for manufacturing same
CN101542507B (zh) 便携式存储器装置及其方法
CN109166451A (zh) 一种高透明的用于pet注塑的模内标签制作方法
CN103797576A (zh) 在存储装置上形成彩色图像的方法以及由此形成的存储装置
CN203950331U (zh) 一种智能卡
CN209118335U (zh) 一种rfid转印标
KR101489348B1 (ko) 교체가능한 태그 스티커를 갖는 ｒｆｉｄ 태그 케이스 및 그 제조방법
CN102627045A (zh) 烫金方法
CN208141675U (zh) 一种揭刮双效防伪标识
JP2003011945A (ja) 非接触方式ｉｃチップ付き容器
JPH0245027Y2 (zh)
CN204914809U (zh) 一种亮光的个性化打印转移塑封纸
CN105023037B (zh) 一种智能卡及其制造方法和制造工具
CN108058376A (zh) 基于纸基3d打印的内嵌式nfc防伪包装及其制作方法和应用
CN212750197U (zh) 微透镜防伪标签
JPH1035161A (ja) Ｉｃカードおよびｉｃカードの製造方法
KR20130083591A (ko) 홀로그램카드 및 이의 제조방법
WO2005016659A1 (ja) カードの製造方法及びカード製造装置
CN113910795A (zh) 一种塑料透明卡片的加工方法及塑料透明卡片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140514