CN103779367A - 固体拍摄装置及半导体装置 - Google Patents

固体拍摄装置及半导体装置 Download PDF

Info

Publication number
CN103779367A
CN103779367A CN201310356046.2A CN201310356046A CN103779367A CN 103779367 A CN103779367 A CN 103779367A CN 201310356046 A CN201310356046 A CN 201310356046A CN 103779367 A CN103779367 A CN 103779367A
Authority
CN
China
Prior art keywords
mentioned
wiring
semiconductor substrate
interarea
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310356046.2A
Other languages
English (en)
Inventor
依田友幸
早川二郎
井上郁子
佐藤英史
北原健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103779367A publication Critical patent/CN103779367A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供固体拍摄装置及半导体装置。根据一实施方式的固体拍摄装置，包括：半导体基板，其具有像素区域及周边电路区域；第1布线，其设置在周边电路区域且半导体基板的表面，在第1方向延伸；第2布线，其设置在周边电路区域且半导体基板的背面，在第1方向延伸；第1贯通电极，其与第1布线的一端及第2布线的一端连接，贯通半导体基板；以及第2贯通电极，其与第1布线的另一端及第2布线的另一端连接，贯通半导体基板。

Description

固体拍摄装置及半导体装置
技术领域
本发明的实施方式涉及固体拍摄装置及半导体装置。
背景技术
CCD图像传感器和/或CMOS图像传感器等固体拍摄装置用于数字照相机、摄像机或者监视照相机等各种用途。在固体拍摄装置中，伴随着像素尺寸的缩小化，部分使用就确保对光电二极管的入射光量而言占优势的背面照射型构造。背面照射型固体拍摄装置由于在受光区域与微透镜之间没有金属布线等光学的障碍物，所以能够提高灵敏度和/或画质。
背面照射型固体拍摄装置具备：包含受光元件的像素区域；例如在像素区域周围形成为环状且包含逻辑电路及模拟电路的周边电路。在以装置的小型化为目的而使周边电路区域的宽度变细的情况下，周边电路区域的形状变得细长，难以充分地设置周边电路内的布线、尤其是电源布线。由此，电源布线的电阻变大，电源的电压下降变大。其结果，装置的电源会变得不稳定。
发明内容
本发明所要解决的课题是提供可以通过降低布线电阻而使电源稳定化的固体拍摄装置及半导体装置。
实施方式的固体拍摄装置具备：半导体基板，其具有像素区域及周边电路区域，且具有第1及第2主面；第1布线，其设置在上述周边电路区域且上述半导体基板的第1主面，在第1方向延伸；第2布线，其设置在上述周边电路区域且上述半导体基板的第2主面，在上述第1方向延伸；第1贯通电极，其与上述第1布线的一端及上述第2布线的一端连接，贯通上述半导体基板；以及第2贯通电极，其与上述第1布线的另一端及上述第2布线的另一端连接，贯通上述半导体基板。
另一实施方式的固体拍摄装置具备：半导体基板，其具有像素区域及周边电路区域，且具有第1及第2主面；多个第1布线，其设置在上述周边电路区域且上述半导体基板的第1主面，在第1方向延伸；多个第2布线，其设置在上述周边电路区域且上述半导体基板的第2主面，在上述第1方向延伸；多个第1贯通电极，其分别与上述多个第1布线的一端及上述多个第2布线的一端连接，贯通上述半导体基板；以及多个第2贯通电极，其分别与上述多个第1布线的另一端及上述多个第2布线的另一端连接，贯通上述半导体基板。
另外，另一实施方式的半导体装置具备：半导体基板，其具有第1及第2主面；多个MOSFET，其设置在上述半导体基板的第1主面；第1布线，其设置在上述半导体基板的第1主面，在第1方向延伸，与上述多个MOSFET的一个连接；第2布线，其设置在上述半导体基板的第2主面，在上述第1方向延伸；第1贯通电极，其与上述第1布线的一端及上述第2布线的一端连接，贯通上述半导体基板；以及第2贯通电极，其与上述第1布线的另一端及上述第2布线的另一端连接，贯通上述半导体基板。
根据上述构成的固体拍摄装置及半导体装置，通过降低布线电阻，可以使电源稳定化。
附图说明
图1是第1实施方式涉及的固体拍摄装置的表面的布局图。
图2是固体拍摄装置的背面的布局图。
图3是沿图1及图2的A-A′线的固体拍摄装置的剖面图。
图4是沿图1及图2的B-B′线的固体拍摄装置的剖面图。
图5是表面布线层的详细布局图。
图6是沿图5所示的C-C′线的表面布线层的剖面图。
图7是第2实施方式涉及的周边电路区域的剖面图。
图8是第3实施方式涉及的固体拍摄装置的背面的布局图。
图9是使用了本实施方式的固体拍摄装置的数字照相机的框图。
具体实施方式
[第1实施方式]
在本实施方式中，作为固体拍摄装置，举例说明具有背面照射(BSI：backside illumination)构造的CMOS图像传感器。
图1是第1实施方式涉及的固体拍摄装置10的表面的布局图。图2是固体拍摄装置10的背面的布局图。图3是沿图1及图2的A-A′线的固体拍摄装置10的剖面图。图4是沿图1及图2的B-B′线的固体拍摄装置10的剖面图。所谓固体拍摄装置10的表面，以半导体基板为基准，对应于半导体基板的相对的第1及第2主面之中形成半导体元件的面。所谓固体拍摄装置10的背面，对应于半导体基板的相对的第1及第2主面之中与形成半导体元件的面相反的面，在本实施方式中，从该背面入射光。
固体拍摄装置10具备：配置像素部(像素阵列)的像素区域11；配置对像素部进行驱动及控制的周边电路的周边电路区域12。像素区域11包括受光区域11A及光学黑区域(OB区域)11B。周边电路区域12具有模拟电路及逻辑电路，并例如以包围像素区域11的周围的方式形成。
固体拍摄装置10具备半导体基板20，该半导体基板20具有第1主面(表面：front side)和与表面相对的第2主面(背面：backside)。半导体基板20例如由硅(Si)基板构成。另外，半导体基板20也可以由包含硅(Si)的外延层(半导体层)构成。在半导体基板20的表面设有表面布线层21，在半导体基板20的背面设有背面布线层22。表面布线层21包含多个层级的布线层及层间绝缘层31。背面布线层22包含布线、遮光膜27及平坦化层26。表面布线层21及背面布线层22的具体构成将后面描述。
在半导体基板20的像素区域11设有多个受光元件23。各受光元件23主要是包括光电二极管的光电变换元件，将接受到的光变换为电信号。在半导体基板20的背面设有平坦化层26。在平坦化层26的下方，设有多个滤色器24及多个微透镜25。受光元件23、滤色器24及微透镜25各一个构成一个受光单元(像素)，在像素区域11(受光区域11A及光学黑区域11B)，多个受光单元配置为阵列状。
在光学黑区域11B的半导体基板20的背面还形成有遮光膜27，该遮光膜27遮挡来自基板背面方向的光。光学黑区域11B用于测定受光元件的暗电流。对于遮光膜27使用具有遮光性的金属，例如由铝(Al)和/或铜(Cu)等金属形成。
在周边电路区域12的半导体基板20的表面，设有包括多个MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)30的MOSFET组。MOSFET组30与后述的表面信号线合起开形成逻辑电路、模拟电路这样的周边电路。
在半导体基板20的表面，设有包含层间绝缘层31和在层间绝缘层31内形成的多个层级的布线层的表面布线层21。表面布线层21具备多个信号线32、多个表面VDD布线33及多个表面VSS布线34。这些布线由铝(Al)、铜(Cu)等金属形成。信号线32连接多个MOSFET30，形成逻辑电路、模拟电路这样的周边电路。像素区域11的信号线32连接受光元件23和MOSFET30，将受光元件23所产生的信号向周边电路传送。
如图1所示，在像素区域11的X方向两侧配置的表面VDD布线33在Y方向延伸，且延伸到半导体基板20的Y方向的2边附近。同样，在像素区域11的X方向两侧配置的表面VSS布线34在Y方向延伸，且延伸到半导体基板20的Y方向的2边附近。表面VDD布线33及表面VSS布线34是用于向MOSFET组30供给电源的电源布线，对表面VDD布线33供给电源电压VDD，对表面VSS布线34供给接地电压VSS。电源电压VDD例如是1.5V，接地电压VSS例如是0V。
在周边电路区域12的半导体基板20内，设有贯通半导体基板20的多个贯通电极40。贯通电极40为了将表面布线层21与背面布线层22电连接而设置。贯通电极40由多晶硅等高浓度杂质半导体或者铝(Al)和/或铜(Cu)等金属形成。
表面VDD布线33经由通孔插塞35与贯通电极40的一端电连接。另外，表面VDD布线33经由通孔插塞36与MOSFET30电连接。同样，表面VSS布线34经由通孔插塞35与贯通电极40的一端电连接。另外，表面VSS布线34经由通孔插塞36与MOSFET30电连接。
在周边电路区域12的半导体基板20的背面，设有多个背面VDD布线41及多个背面VSS布线42。如图2所示，在像素区域11的X方向两侧配置的背面VDD布线41在Y方向延伸，且延伸到半导体基板20的Y方向的2边附近。同样，在像素区域11的X方向两侧配置的背面VSS布线42在Y方向延伸，且延伸到半导体基板20的Y方向的2边附近。背面VDD布线41及背面VSS布线42是用于向MOSFET组30供给电源的电源布线，对背面VDD布线41供给电源电压VDD，对背面VSS布线42供给接地电压VSS。另外，在图2的例子中，在像素区域11的周围配置的背面VSS布线42以包围像素区域11的方式形成。
背面VSS布线42与贯通电极40的另一端电连接，经由该贯通电极40与表面VSS布线34电连接。与背面VSS布线42同样，背面VDD布线41也经由贯通电极40与表面VDD布线33电连接。背面VDD布线41及背面VSS布线42由与遮光膜27相同的金属层形成。
背面VSS布线42经由通孔插塞44，与设置在背面布线层22下方的VSS焊盘45电连接。背面VDD布线41也同样经由通孔插塞，与设置在背面布线层22下方的VDD焊盘46电连接。另外，表面布线层21中包含的信号线32经由贯通电极40，与设置在背面布线层22下方的信号焊盘47电连接。信号焊盘47为了在与外部装置之间发送及接收电信号而设置，VSS焊盘45及VDD焊盘46为了从外部装置接受电源而设置。电极焊盘(VSS焊盘45、VDD焊盘46及信号焊盘47)配置于周边电路区域12，进而，例如配置于半导体基板20的4边之中X方向两侧的2边。
另外，在图1中仅图示了表面VDD布线、表面VSS布线之中主干的布线。优选：主干的布线在表面布线层21之中，使用布线电阻最小的布线层进行布线。通常，最上层布线(表面布线层21之中距半导体基板20最远的布线层)由于能够增大布线层的宽度及厚度，因此是布线电阻最小的布线层。图5是表面布线层21的详细布局图。图6是沿图5所示的C-C′线的表面布线层21的剖面图。
如图5及图6所示，表面VDD布线33及表面VSS布线34由最上层布线构成，在Y方向延伸。在表面VDD布线33及表面VSS布线34的下方，设有表面VDD布线33的最下层布线33-1及表面VSS布线34的最下层布线34-1。最下层布线33-1、34-1由表面布线层21的最下层布线构成，在与Y方向正交的X方向延伸。
表面VSS布线34经由通孔插塞36与最下层布线34-1电连接，最下层布线34-1经由通孔插塞与MOSFET30电连接。同样，表面VDD布线33经由通孔插塞36与最下层布线33-1电连接，最下层布线33-1经由通孔插塞与MOSFET30电连接。这样，对周边电路区域12内的MOSFET30通过最下层布线33-1、34-1供给电源。
接着，说明本实施方式涉及的布线构造的特征。
在半导体基板20的背面且半导体基板20的X方向两侧的2边配置的全部电极焊盘(VSS焊盘45、VDD焊盘46及信号焊盘47)的正上方，形成贯通电极40，VSS焊盘45、VDD焊盘46及信号焊盘47经由贯通电极40，与表面布线层21内的布线及背面布线层22内的布线电连接。具体地，VDD焊盘46与表面VDD布线33及背面VDD布线41电连接。VSS焊盘45与表面VSS布线34及背面VSS布线42电连接。信号焊盘47与信号线32电连接。
另外，在俯视重叠的区域配置的表面VDD布线33及背面VDD布线41的对在Y方向延伸，各自的俯视形状是长方形，在其两端部与贯通电极40电连接。进而，表面VDD布线33及背面VDD布线41的对在中央部也经由一个或多个贯通电极40电连接。同样，在俯视重叠的区域配置的表面VSS布线34及背面VSS布线42的对在Y方向延伸，各自的俯视形状是长方形，在其两端部与贯通电极40电连接。进而，表面VSS布线34及背面VSS布线42的对在中央部也经由一个或多个贯通电极40电连接。
如图2所示，周边电路区域12的背面之中电极焊盘与像素区域11之间由背面VSS布线42覆盖。总体而言，背面VDD布线41及背面VSS布线42以覆盖周边电路区域12的方式形成。周边电路区域12的背面之中未被布线覆盖的部分仅是背面VDD布线41与背面VSS布线42之间的空间、背面VDD布线41与信号焊盘47之间的空间及背面VSS布线42与信号焊盘47之间的空间等用于电分离的最小限度的空间。例如，优选：周边电路区域12中包含的全部MOSFET之中90%以上由背面布线覆盖。
(效果)
根据以上详述的第1实施方式，对于远离VSS焊盘45及VDD焊盘46的MOSFET(例如，在半导体基板20的中央部配置的MOSFET)，可以由半导体基板20的表面及背面的2个路径供给电源。由此，与例如仅由基板表面供给电源的情况比较，能够实现低电阻的电源供给路径。另外，能够降低电源布线(VDD布线及VSS布线)的布线电阻。由此，可以使固体拍摄装置10的电源稳定化。
另外，表面VDD布线33及表面VSS布线34由布线电阻最小的布线层例如最上层布线构成。由此，能够进一步降低电源布线的电阻。
另外，背面电源布线(背面VDD布线41及背面VSS布线42)以覆盖周边电路区域12的背面的大部分的方式形成。由此，能够对周边电路区域12的MOSFET的大部分进行遮光。若光照射于MOSFET，则会发生因光电变换引起的泄漏电流。但是，在本实施方式中，由于周边电路区域12的MOSFET的大部分被遮光，所以能够降低MOSFET的泄漏电流，进而能够大幅削减固体拍摄装置10的功耗。
另外，由于背面电源布线与遮光膜27为同一金属层，因此背面电源布线与遮光膜27能够由同一工序同时制造。因而，与仅形成遮光膜27时比较，无需追加的制造工序，也可以形成背面电源布线。
[第2实施方式]
第2实施方式通过将周边电路区域12中包含的多个MOSFET30配置为俯视与背面VDD布线41及背面VSS布线42重叠，进一步降低对多个MOSFET30的光照射。另外，第2实施方式涉及的固体拍摄装置10，仅周边电路区域12中包含的MOSFET的位置不同于第1实施方式，除此以外的构成与第1实施方式相同，因此仅说明与第1实施方式的差异。
图7是第2实施方式涉及的周边电路区域12的剖面图。周边电路区域12中包含的多个MOSFET30配置在距背面VDD布线41的图形(宽度)以距离D处于内侧的区域(MOSFET形成区域)50。换言之，在俯视没有背面VDD布线41的区域及距背面VDD布线41的端部在距离D以内的区域不配置MOSFET。同样，周边电路区域12中包含的多个MOSFET30配置在距背面VSS布线42的图形(宽度)以距离D处于内侧的区域(MOSFET形成区域)50。换言之，在俯视没有背面VSS布线42的区域及距背面VSS布线42的端部在距离D以内的区域不配置MOSFET。
这里，距离D是根据周边电路所要求的规格(稳定性、功耗等)确定的设计值，例如为10～500(μm)左右。
根据第2实施方式，能够对周边电路区域12中包含的全部MOSFET30进行遮光。另外，根据周边电路所要求的规格，在光更难以照射的位置形成MOSFET。由此，与第1实施方式比较，能够进一步稳定MOSFET30的工作，并进一步降低因光电变换引起的MOSFET30的泄漏电流。
[第3实施方式]
第3实施方式通过在周边电路区域12的背面整体形成具有遮光性的布线，进一步降低对周边电路区域12中包含的多个MOSFET30的光入射。
图8是第3实施方式涉及的固体拍摄装置10的背面的布局图。固体拍摄装置10的表面的布局图(图1)、沿A-A′线的固体拍摄装置10的剖面图(图3)及沿B-B′线的固体拍摄装置10的剖面图(图4)与第1实施方式相同。
在周边电路区域12的背面，遍及几乎整面设置有背面VSS布线42。更具体地，背面VSS布线42形成于周边电路区域12之中除了配置VDD焊盘46及信号焊盘47的区域以外的整个区域。在第3实施方式中，背面布线层22仅具备背面VSS布线42作为电源布线用，不具备背面VDD布线41。表面布线层21中包含的表面VDD布线33及表面VSS布线34的构成与第1实施方式相同。
根据第3实施方式，周边电路区域12中包含的全部MOSFET30由背面VSS布线42覆盖。由此，能够进一步降低对周边电路区域12中包含的全部MOSFET30的光入射。另外，在第3实施方式中，不必如第2实施方式那样控制周边电路区域12中包含的多个MOSFET30的配置，能够在周边电路区域12内自由地形成MOSFET30。
另外，也可以取代背面VSS布线42，在周边电路区域12的背面全体形成背面VDD布线41。
在上述各实施方式中，电极焊盘(VSS焊盘、VDD焊盘及信号焊盘)设置在四边形的半导体基板的相对的2边，但是不限于此，也可以构成为在四边形的半导体基板的全部4边设置电极焊盘。
上述各实施方式的布线构造不限于电源布线，也可以应用于传输信号的信号线。
上述各实施方式的电源布线也可以应用于固体拍摄装置以外的半导体装置(半导体集成电路)。
[应用例]
在上述各实施方式中说明的固体拍摄装置10能够应用于数字照相机和/或带照相机的移动电话机等各种带照相机的电子设备。图9是使用了本实施方式的固体拍摄装置10的数字照相机100的框图。
数字照相机100具备透镜单元101、固体拍摄装置(图像传感器)10、信号处理部102、存储部103、显示部104及控制部105。
透镜单元101包含多个拍摄透镜，对入射的光机械地或电地控制光学特性(例如，焦距)。通过了透镜单元101的光在图像传感器10上成像。从图像传感器10输出的电信号由信号处理部102进行信号处理。信号处理部102包括DSP(Digital Signal Processor，数字信号处理器)等。信号处理部102的输出信号S向显示部104输出，或经由存储部103向显示部104输出。由此，拍摄中的图像或已拍摄的图像在显示部104显示。控制部105控制数字照相机100全体的工作，并且控制透镜单元101、图像传感器10及信号处理部102的工作定时。

Claims (20)

1.一种固体拍摄装置，具备：
半导体基板，其具有像素区域及周边电路区域，且具有第1及第2主面；
第1布线，其设置在上述周边电路区域且上述半导体基板的第1主面，在第1方向延伸；
第2布线，其设置在上述周边电路区域且上述半导体基板的第2主面，在上述第1方向延伸；
第1贯通电极，其与上述第1布线的一端及上述第2布线的一端连接，贯通上述半导体基板；以及
第2贯通电极，其与上述第1布线的另一端及上述第2布线的另一端连接，贯通上述半导体基板。
2.权利要求1所述的装置，还具备：
第3贯通电极，其与上述第1及第2布线的中央部连接，贯通上述半导体基板。
3.权利要求1所述的装置，其中，
上述第1及第2布线分别延伸至上述半导体基板的相对的2边，
上述第1及第2贯通电极分别配置在上述半导体基板的相对的2边。
4.权利要求1所述的装置，还具备：
分别设置在上述半导体基板的第2主面且上述第1及第2贯通电极上的第1及第2电极焊盘。
5.权利要求1所述的装置，还具备：
多个MOSFET，其设置在上述周边电路区域且上述半导体基板的第1主面，
上述多个MOSFET的一部分俯视被上述第2布线覆盖。
6.权利要求1所述的装置，其中，
上述第1及第2布线是电源布线。
7.权利要求1所述的装置，还具备：
多个受光元件，其设置在上述像素区域且上述半导体基板的第2主面；以及
遮光膜，其设置在上述像素区域且上述半导体基板的第2主面，俯视覆盖上述多个受光元件的一部分，
其中上述遮光膜由与上述第2布线同一层级的金属层形成。
8.一种固体拍摄装置，具备：
半导体基板，其具有像素区域及周边电路区域，且具有第1及第2主面；
多个第1布线，其设置在上述周边电路区域且上述半导体基板的第1主面，在第1方向延伸；
多个第2布线，其设置在上述周边电路区域且上述半导体基板的第2主面，在上述第1方向延伸；
多个第1贯通电极，其分别与上述多个第1布线的一端及上述多个第2布线的一端连接，贯通上述半导体基板；以及
多个第2贯通电极，其分别与上述多个第1布线的另一端及上述多个第2布线的另一端连接，贯通上述半导体基板。
9.权利要求8所述的装置，还具备：
多个第3贯通电极，其分别与上述多个第1布线的中央部及上述第2布线的中央部连接，贯通上述半导体基板。
10.权利要求8所述的装置，其中，
上述第1及第2布线分别延伸至上述半导体基板的相对的2边，
上述第1及第2贯通电极分别配置在上述半导体基板的相对的2边。
11.权利要求8所述的装置，还具备：
多个第1电极焊盘，其分别设置在上述半导体基板的第2主面且上述多个第1贯通电极上；以及
多个第2电极焊盘，其分别设置在上述半导体基板的第2主面且上述多个第2贯通电极上。
12.权利要求8所述的装置，还具备：
多个MOSFET，其设置在上述周边电路区域且上述半导体基板的第1主面，
上述多个MOSFET的一部分俯视被上述多个第2布线覆盖。
13.权利要求8所述的装置，其中，
上述第1及第2布线是电源布线。
14.权利要求8所述的装置，还具备：
多个受光元件，其设置在上述像素区域且上述半导体基板的第2主面；以及
遮光膜，其设置在上述像素区域且上述半导体基板的第2主面，俯视覆盖上述多个受光元件的一部分，
其中上述遮光膜由与上述多个第2布线同一层级的金属层形成。
15.一种半导体装置，具备：
半导体基板，其具有第1及第2主面；
多个MOSFET，其设置在上述半导体基板的第1主面；
第1布线，其设置在上述半导体基板的第1主面，在第1方向延伸，与上述多个MOSFET的一个连接；
第2布线，其设置在上述半导体基板的第2主面，在上述第1方向延伸；
第1贯通电极，其与上述第1布线的一端及上述第2布线的一端连接，贯通上述半导体基板；以及
第2贯通电极，其与上述第1布线的另一端及上述第2布线的另一端连接，贯通上述半导体基板。
16.权利要求15所述的装置，还具备：
第3贯通电极，其与上述第1及第2布线的中央部连接，贯通上述半导体基板。
17.权利要求15所述的装置，其中，
上述第1及第2布线分别延伸至上述半导体基板的相对的2边，
上述第1及第2贯通电极分别配置在上述半导体基板的相对的2边。
18.权利要求15所述的装置，还具备：
分别设置在上述半导体基板的第2主面且上述第1及第2贯通电极上的第1及第2电极焊盘。
19.权利要求15所述的装置，其中，
上述多个MOSFET的一部分俯视被上述第2布线覆盖。
20.权利要求15所述的装置，其中，
上述第1及第2布线是电源布线。
CN201310356046.2A 2012-10-19 2013-08-15 固体拍摄装置及半导体装置 Pending CN103779367A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012232194A JP2014086465A (ja) 2012-10-19 2012-10-19 固体撮像装置
JP232194/2012 2012-10-19

Publications (1)

Publication Number Publication Date
CN103779367A true CN103779367A (zh) 2014-05-07

Family

ID=50484578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310356046.2A Pending CN103779367A (zh) 2012-10-19 2013-08-15 固体拍摄装置及半导体装置

Country Status (4)

Country Link
US (1) US20140110771A1 (zh)
JP (1) JP2014086465A (zh)
KR (1) KR20140050529A (zh)
CN (1) CN103779367A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6148580B2 (ja) * 2013-09-03 2017-06-14 キヤノン株式会社 撮像装置及びカメラ
JP2019029399A (ja) * 2017-07-26 2019-02-21 パナソニックＩｐマネジメント株式会社 撮像装置
US20230020464A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050056903A1 (en) * 2003-08-28 2005-03-17 Satoshi Yamamoto Semiconductor package and method of manufacturing same
CN101728405A (zh) * 2008-10-20 2010-06-09 株式会社东芝 背照式固态图像拾取设备
CN102044512A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 集成电路及三维堆叠的多重芯片模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050056903A1 (en) * 2003-08-28 2005-03-17 Satoshi Yamamoto Semiconductor package and method of manufacturing same
CN101728405A (zh) * 2008-10-20 2010-06-09 株式会社东芝 背照式固态图像拾取设备
CN102044512A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 集成电路及三维堆叠的多重芯片模块

Also Published As

Publication number Publication date
KR20140050529A (ko) 2014-04-29
JP2014086465A (ja) 2014-05-12
US20140110771A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
US10236311B2 (en) Solid-state imaging element and electronic device to improve quality of an image
US9634060B2 (en) Stacked solid-state image sensor and imaging apparatus including the same
US20190019824A1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
CN107425025B (zh) 固态成像装置和电子设备
JP5178266B2 (ja) 固体撮像装置
TWI645552B (zh) 固態成像裝置及電子設備
KR102002648B1 (ko) 고체 촬상 장치 및 전자 기기
CN107851649B (zh) 成像设备、制造方法、半导体设备和电子设备
TWI670839B (zh) 背照式影像感測器
US10879285B2 (en) Solid-state image pickup device to increase an area efficiency of a silicon interface on the transistor element side and electronic apparatus
JP2015032663A (ja) 固体撮像装置
JP2013201188A (ja) 固体撮像装置
JP6984687B2 (ja) 固体撮像素子、および電子装置
JP2013219082A (ja) 固体撮像装置、電子機器
US20210233946A1 (en) Semiconductor device, solid-state image pickup element, imaging device, and electronic apparatus
CN108352395A (zh) 固态摄像装置和电子设备
JP2019129322A (ja) 撮像装置
CN103545327A (zh) 固态拍摄装置以及方法
CN103915456A (zh) 固体拍摄装置
CN103779367A (zh) 固体拍摄装置及半导体装置
WO2020137188A1 (ja) 撮像装置
JP2015037155A5 (zh)
JP6776247B2 (ja) 固体撮像装置および電子機器
WO2020058919A1 (ja) 撮像装置、その作製方法および電子機器
JP2013197333A (ja) 固体撮像装置、カメラ、および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140507