CN1037562C - 具有在场消隐期间空闲操作方式的锁相环 - Google Patents

具有在场消隐期间空闲操作方式的锁相环 Download PDF

Info

Publication number
CN1037562C
CN1037562C CN94192321A CN94192321A CN1037562C CN 1037562 C CN1037562 C CN 1037562C CN 94192321 A CN94192321 A CN 94192321A CN 94192321 A CN94192321 A CN 94192321A CN 1037562 C CN1037562 C CN 1037562C
Authority
CN
China
Prior art keywords
signal
frequency
frequency error
coupled
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94192321A
Other languages
English (en)
Other versions
CN1125020A (zh
Inventor
D·J·索尔
W·罗达
E·R·坎贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB939308141A external-priority patent/GB9308141D0/en
Priority claimed from GB939311560A external-priority patent/GB9311560D0/en
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of CN1125020A publication Critical patent/CN1125020A/zh
Application granted granted Critical
Publication of CN1037562C publication Critical patent/CN1037562C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H04N7/122—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0038—Circuit elements of oscillators including a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/005—Circuit elements of oscillators including measures to switch a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0058—Circuit elements of oscillators with particular transconductance characteristics, e.g. an operational transconductance amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H03B2201/0266—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements the means comprising a transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

通过利用锁相环电路的频率检测器，测量振荡器输出信号的频率与同步信号的频率之间的频率误差。当在32个同步信号周期的每一个周期中，频率误差都超过预定幅度时，锁相环电路开始在粗的频率校正方式下操作。只要没有过去32个周期，锁相环电路就在空操作方式下操作，不校正振荡器结果是，在场回扫期间内，当均衡脉冲出现时，锁相环电路不受频率误差大的干扰。

Description

具有在场消隐期间空闲操作方式的锁相环
本发明涉及用来产生时钟信号的装置。
用于电视接收机和录像机信号源的、具有诸如在屏幕上显示文本和画中画之类特点的数字视频信号处理系统，可能需要相位锁定于行同步信号上的时钟信号，这种时钟信号称为行锁定时钟。为了产生行锁定时钟，形成锁相环(PLL)，用作大规模CMOS视频信号处理集成电路中的结构单元，可能是有利的。在这样的PLL中，具有抖动小于2ns、范围为25～40MHz的时钟频率，可能是合乎理想的。这样的PLL中，离开芯片的各分量只利用一条引出腿，可能是合乎理想的。NTSC、PAL和SECAM中的每一种制式都利用该PLL系统，可能也是合乎理想的。
利用在没有时基校正的廉价用户录像机中遇到的输入同步信号来操作PLL，可能也是合乎理想的，在这样的录像机中，行同步的相位可能周期性地发生显著变化，以致时钟信号跟踪于这样的同步信号。迅速地减小相位和频率误差，并且，当PLL进入相位锁定时使过调节和抖动为最小，可能是更合乎理想的。另外，PLL能够鉴别输出时钟相位/频率的真误差、与噪声脉冲串混杂在输入行同步信号中或者同步脉冲偶然丢失所引起的误差，可能是合乎理想的。
实施本发明一个特点的PLL系统利用对RC压控振荡器进行数字和模拟控制，使输出时钟相对于输入行同步信号达到和保持相位锁定。取决于输出时钟相位和频率误差的大小和一改性，系统自动地选择灵敏度不同的例如5种操作控制方式之一。操作的控制方式使得大误差形成大的、或粗的校正动作，小误差形成小的、或细的校正动作。
在实施本发明不同特点的PLL中，测量振荡器输出信号频率相对于同步信号频率的误差。当该频率误差大于在振荡器输出信号的给定周期内预定的门限值时，计数该周期。当频率误差超过门限电平的连续周期的个数变得大于例如32个时，PLL就开始在粗的频率校正方式下操作。只要连续计数的周期个数不超过32个，PLL就在空操作方式下操作。在粗的频率校正方式下，把控制振荡器频率的切换电容器以减小频率误差的方式步进地、顺序地耦合或去耦。在空操作方式下，振荡器的频率不变。
当均衡脉冲产生大于门限值的频率误差时，通过计数32个周期，在场消隐期间内振荡器的频率有利地不变。在场消隐期间内振荡器的频率不变，是因为对于产生频率误差超过门限电平的连续计数的32个周期来说，均衡脉冲的个数是太少了。可见，均衡脉冲对振荡器的频率并不产生干扰。
实施本发明一个特点，用来产生锁定于同步信号上的振荡信号的设备，包括频率与行扫描频率有关的同步信号的源。同步信号的频率值在场正程期间内与在场扫描周期的垂直场消隐期间内不同。可控振荡器产生振荡信号。测量在基准信号的给定周期期间内振荡信号与同步信号之间的频率误差。产生表现出频率误差的信号。把频率误差指示信号以负反馈方式耦合到振荡器的控制输入端上，以便校正该频率误差。计数所述频率误差超过第一数值的、基准信号的周期个数。当所计数的周期个数超过第二数值时，允许校正该频率误差；只要不超过第二数值，则禁止校正该频率误差。在垂直消隐期间内，频率误差超过第一数值，但是，所计数的周期个数不超过第二数值。
图1示出实施本发明一个方面的锁相环(PLL)的方框图；
图2A、2B和2C示出图1的PLL中可编程序切换的RC压控振荡器的详细原理图；
图3示出图2A～2C振荡器中的切换电容器装置；
图4示出在说明图2A～2C装置时有用的波形；
图5示出在说明图1中PLL的操作时有用的流程图；
图6、7A和7B示出图1中PLL的各部分较详细的图；
图8为在说明图1中解码器的操作时有用的表；
图9a～9c为在说明图1中PLL的操作时有用的波形；
图10示出图1中PLL的供给泵原理图；
图11示出图1中PLL的鉴相器详细原理图；
图12a～12g示出在说明图11中鉴相器操作时有用的波形；以及
图13a～13d示出在说明图1中PLL的供给泵操作时有用的波形。
图1示出实施本发明一个方面的锁相环电路(PLL)100的方框图。把例如从电视接收机视频检波器(图中未示出)得到的基带视频信号VIDEO-IN(视频输入)，耦合到传统的同步分离器50上，该同步分离器50产生频率为行偏转频率fH、具有周期H的行同步信号HSRef，该行偏转频率fH例如在NTSC标准中为15734Hz。
通过把可编程序阻容(RC)型压控振荡器(RCVCO)53中产生的、PLL 100的输出信号Clk分频，在可编程序N分频计数器52的输出端上产生了振荡信号ClkDiv。输出信号Clk可用于电视接收机中视频信号处理的很多级(图中未示出)上。在稳态操作下，信号Clk的频率等于NfH。数值N表示信号Clk的频率与信号ClkDiv的频率之比。数值N是可选的，其范围为750～2600，数值N由恒定的数字字信号Nset来提供，把Nset耦合到计数器52上，以便在信号ClkDiv的每一个周期内对计数器52预置一次。
图2A、2B和2C示出图1中RCVCO 53的原理图。在图1和2A～2C中，相同的符号和数字表示相同的器件或功能。图2B的RCVCO 53包括由一对晶体管MP9和MP10形成的差分放大器531。电流源晶体管MP8在每一个晶体管MP9中产生相应的源极电流。放大器531包括晶体管MP9和MP10各自的负载电阻R5和R6。类似地，图2C的差分放大器532由晶体管MP11、MP12和MP13以及负载电阻R7和R8形成。把在放大器531的负载电阻R5和R6上产生的一对信号X2a和X1a，分别通过一对额定地产生相同相移的RC延时网络533a和533b，耦合到晶体管MP12和MP13的控制极上。在粗的频率校正操作方式下，网络533a或533b产生的相移是可控的，正如以后将要说明的那样。该相移部分地决定了信号Clk的振荡频率。
延时网络533a包括电阻R1A和不切换电容器C1A。还把切换电容器组SWA(0)耦合到电容器C1A上。在电容器C1A与电阻R1A的连接端TA(0)a上，产生了已延时信号TA(0)。把信号TA(0)通过电阻R2A耦合到电容器C2A上。还把切换电容器组SWA(1)耦合到电容器C2A上。在电容器C2A上，产生了已延时信号TA(1)。信号TA(1)已相对于信号TA(0)延时。类似地，网络533b包括电阻R1B、电容器C1B和产生信号TB(0)的组SWB(0)。网络533b包括电阻R2B、电容器C2B和产生信号TB(1)的组SWB(1)。
把在放大器532的负载电阻R7和R8上分别产生的、图2c的一对信号Y1和Y2，分别通过额定地产生相同相移的RC延时网络534b和534a耦合起来。网络534a和534b以类似于网络533a和533b的方式操作。网络534a包括电阻R3A、电容器C3A和产生延时信号TA(2)的组SWA(2)。把信号TA(2)通过电阻R4A耦合到电容器C4A上，并且，耦合到产生已延时信号TA(3)的组SWA(3)上。把信号TA(3)通过电阻R5A和电容器C5A进一步延时，以产生已进一步延时的信号TA(4)。类似地，延时网络534b包括分别类似于电阻R3A、R4A和R5A的电阻R3B、R4B和R5B，以及分别类似于电容器C3A、C4A和C5A的电容器C3B、C4B和C5B。网络534b产生分别类似于信号TA(2)、TA(3)和TA(4)的已延时信号TB(2)、TB(3)和TB(4)。
把信号TB(3)和TA(3)分别耦合到图2A中模拟乘法器535的一对晶体管MP3和MP2的控制极上。类似地，把已分别相对于信号TB(3)和TA(3)延时的信号TB(4)和TA(4)，分别耦合到图2A中乘法器533的一对晶体管MP7和MP6的控制极上。
在乘法器535中，晶体管MP2和MP3形成具有可控增益的差分放大器535a。类似地，晶体管MP6和MP7形成具有可控增益的差分放大器535b。放大器535a和535b的增益，按照形成差分放大器535c的一对晶体管MP1和MP2所产生漏极电流的变化，沿相反方向变化。晶体管MP1和MP2的漏极电流，按照晶体管MP1与MP5控制极之间的电压差，沿相反方向变化。
在晶体管MP1的控制极上，产生了恒定的直流基准电压VREF。在图2A中晶体管MP5的控制极上产生了在图1的供给泵控制极54中产生的控制输出信号VCOCV，以便在细的误差校正操作方式下控制信号Clk的频率/相位，正如以后将要说明的那样。
把晶体管MP2的漏极耦合到晶体管MP6的漏极上，以产生和信号X1。在一对并联耦合的负载电阻R10和R12上产生了信号X1，把信号X1耦合到图2B中放大器531的晶体管MP10的控制极上。类似地，把图2A中晶体管MP3的漏极耦合到晶体管MP7的漏极上，以产生和信号X2。在一对负载电阻R11和R13上产生了信号X2，把信号X2耦合到图2B中放大器531的晶体管MP9的控制极上。
通过晶体管MP2的信号增益，例如以与通过晶体管MP6相反的方式而改变。信号X1的相移由一对信号的矢量和来决定，这对信号具有分别由晶体管MP2与MP6中漏极电流之间所产生的相位差。这样，当耦合到放大器535c上的模拟信号VCOCV以渐进方式变化时，信号X1的相移以细的或渐进的方式而变化。类似地，信号X2的相移也按照信号VCOCV，以细的或渐进的方式而变化。相对于信号X2，信号X1额定地处于反相位。改变信号X1或X2的相移使RCVCO 53和信号Clk的振荡频率改变，正如以后将要说明的那样。
使信号Clk实现宽的频率范围(例如25～40MHz)，并且，把RC延时网络中的容限、温度变化和老化补偿掉，可能是合乎理想的。RC延时网络利用集成电路制造技术在RCVCO 53中形成。
在粗的频率校正操作方式下，可以有利地、步进地提高或降低RCVCO 53的频率。例如，在上电以后，粗的频率校正方式可以立刻出现。为了提供粗的频率校正方式，提供了上述4个切换电容器组SWA(i)。假定，指定切换电容器组的参数“i”为0～3的4个值。把切换电容器组SWA(i)耦合到产生信号TA(i)(参看前述)的4个相应端子上。这样，把给定的组SWA(i)耦合到由同一个“i”值指定的信号TA(i)的相应端子上。类似地，把上述4个切换电容器组SWB(i)耦合到产生信号TB(i)(参看前述)的相应4个端子上。用同样的方法，假定参数“i”为0～3的值。
每一个组SWA(i)，例如图2B的组SWA(0)包括8个并联耦合的切换电容器装置。一个给定组SWA(i)的给定切换电容器装置由图3所示，与相应电容器CA(4j+i)串联耦合的晶体管开关SA(4j+i)形成。在图1、2A～2C和3中，相同的符号和数字表示相同的器件或功能。对于图2B和2C的一个给定组SWA(i)，参数j有选择地假定为0～7这8个值之一。
把图3中给定的晶体管开关SA(4j+i)与相应电容器CA(4j+i)串联耦合起来，使得“i”值对开关SA(4j+i)和对电容器C(4j+i)是共同的，“j”值对它们也是共同的。类似地，图2B和2C的每一个组SWB(i)包括8个并联耦合的晶体管、切换电容器装置，正如例如组SWA那样。每一个这样的8个装置由与电容器CB(4j+i)串联耦合的、图3的晶体管开关SB(4j+i)形成。
在图2B和2C中，由共同“i”值指定的每一对组SWA(i)和SWB(i)[正如例如组SWA(0)和SWB(0)那样]内，8个控制信号CF(4j+i)控制相应的也是由共同“i”值和共同“j”值指定的8对晶体管开关SA(4j+i)和SB(4j+i)。信号CF(4j+i)以以后将要描述的方式产生。这样，总共32对开关SA(4j+i)和SB(4j+i)分别由32个控制信号CF(4j+i)控制。对于图3中给定的一对开关SA(4j+i)和SB(4j+i)，以及对于控制这样的开关对的控制信号CF(4j+i)，“i”值是相同的。对于给定的一对开关SA(4j+i)和SB(4j+i)，以及对于控制这样的对的控制信号CF(4j+i)，“j”值也是共同的。
当给定的控制信号CF(4j+i)假定为“真”(TRUE)状态时，就把相应组SWA(i)的相应电容器CA(4j+i)和相应组SWB(i)的相应电容器CB(4j+i)切入(Switched in)，或者通过一对开关SA(4j+i)和SB(4j+i)把它们耦合到分别产生信号TA(i)和TB(i)的端子上。由此，呈现出相位延时增大，图2C中信号Clk的振荡频率相应降低。另一方面，当图3中给定的控制信号CF(4j+i)假定为“假”(FALSE)状态时，就把相应一对电容器断开或去耦，使图2c中信号Clk的振荡频率提高。
图2A的电流镜像基准电路537包括提供小起动电流(例如1μA)的PMOS晶体管MP20。该起动电流使端子NB上的电压电平开始上升到晶体管MN10的门限电压，一般为0.8伏。在由晶体管MP23、MP24、MP13和MP14形成的平衡PMOS电流镜像放大器中，把端子NR上的电压和端子NB上的电压加以比较。
把来自端子NF的负反馈加到晶体管MP12的控制极上，强制端子NR和NB上的电压相等。因此，电阻R1中流动的电流正比于端子NB上的电压。一旦电流在电阻R1、晶体管MP12和晶体管MP22中开始流动，附加电流则流入端子NB，这使端子NB上的电压增大到约1.5伏的电平。这样，在晶体管MP22中流动的基准电流额定为0.25mA。
把在晶体管MP22漏极上产生的、电流镜像基准电路537的输出电压CS1耦合到图2B中晶体管MP4和MP8以及图2c中晶体管MP11的控制极上。结果是，在图2A中晶体管MP4内流动的电流额定为3mA，在以晶体管MP8和MP11为源的每一个放大器中流动的电流为1.5mA。图2A的电路537保持振荡器的频率相对于电源电压变化的稳定性。模拟实验表明，对电源电压变化的灵敏度为0.9％/V，对温度变化的灵敏度为-0.012％/℃。
图2A～2C的RCVCO 53以差分对称方式构成。规定第一正反馈通路的信号X2、Y1、TA(0)、TA(1)、TB(2)、TB(3)和TB(4)，相对于规定第二正反馈信号通路的信号X1、Y2、TB(0)、TB(1)、TA(2)、TA(3)和TA(4)分别为差分对称的。因此，当图2A中例如放大器535a和535b的增益改变或者当出现温度变化时，一对差分对称信号(正如例如信号Y1与Y2那样)之间的相位差并不改变。RCVCO 53以由各对正反馈通路中的总相移决定的频率振荡。
图4示出，当信号CF(4j+i)把RCVCO 53中全部切换电容器去耦，形成信号Clk的最高频率或者最小周期(例如19.62ns)时，图1中信号Y1和Y2模拟波形的例子。在图1、2A～2C、3和4中，相同的符号和数字表示相同的器件或功能。
如图4所示，信号Y1与Y2的大小近似相等，相位彼此相差180°。因为结构是差分对称的，所以，信号Y1与Y2为差分对称信号。这样，当信号Y1和Y2的瞬时值同时为同一值时出现的信号Y1与Y2的交点，例如CO点，出现于反相位上。由于上述差分对称结构，交点CO在时间上的间隔有利地近似相等。因为对称结构，所以，信号Clk的占空因数有利地不受增益变动和温度引起元件变动的影响。因此，图2C中接受信号Y1和Y2、由晶体管MP15、MP16、MN20和MN21，以及门电路U1和U2形成的，简单的“差分到单端”的转换电路536产生占空因数约为50％的信号Clk。而且，差分对称结构提供改善了的共模噪声抑制。
RCVCO 53的实测噪声带宽在350Hz时为-30dB。RCVCO53在1秒钟内的短期稳定性约为±150Hz或者20ppm，这相当于在一行周期H(63.5μs)内抖动1.3ns。
为了控制RCVCO 53的频率，把图1的同步信号HSRef耦合到频率检测器和控制级55上。图5示出，在说明图1中PLL100的操作时有用的流程图。图6、7A和7B以较详细的方框图示出图1中级55的相应各部分。在图1、2A～2C、3～6、7A和7B中，相同的符号和数字表示相同的器件或功能。
在图6所示级55的那一部分中，把信号HSRef耦合到13比特计数器56的输入端子Clear/Enable(清零/允许)上。把图1中RCVCO 53的信号Clk耦合到图6中计数器56的输入端子CLOCK(时钟)上。图9a和9b分别示出图6中信号ClkDiv和HSRef脉冲的例子。在图1、2A～2C、3～6、7A、7B和9A～9C中，相同的符号和数字表示相同的器件或功能。
图6的计数器56计数在给定周期H期间内出现的信号Clk的脉冲，并且，称之为图9b中时间间隔MEASUREMENT(测量)。在时间间隔MEASUREMENT结束时，图6的计数器56包括一个二进制字信号NCL。信号NCL的数值等于，在信号HSRef的给定周期期间内出现的时钟脉冲或信号Clk周期的个数。这样，信号NCL包括信号Clk的频率与信号HSRef的频率之比。
把信号NCL耦合到减法器65上，减法器65通过形成信号NSET的数值与信号NCL的数值之差而产生一个二进制字信号Nerr。信号NSET是一个恒定的二进制字，如前所述，该二进制字等于信号Clk的频率与信号ClkDiv的频率之比。当时序控制信号CLKH出现时，把信号Nerr存储到锁存器57中。信号CLKH紧接在测量和产生信号Nerr的信号HSRef的那个周期H的期间之后，立刻出现。
把已馈存的信号Nerr，从锁存器57的输出端读出，作为输出信号NERR。误差信号NERR的数值等于在图9b中信号HSRef的给定周期MEASUREMENT期间内出现的信号Clk的时钟周期个数与在图9a中信号ClkDiv的周期期间内出现的图6中信号Clk的时钟周期个数之差。例如，当图1的PLL 100处于相位锁定状态下时，这样的差值为零，表示没有误差。这样，信号NERR表现出有关周期或频率的误差。在图5流程图的流程通路197中，描述了产生信号NERR的测量操作。
把图6中频率误差的指示信号NERR耦合到图7A中产生二进制字信号|Nerr|的绝对值形成级58的输入端上。信号|Nerr|等于信号NERR的绝对值。在比较器59中，把信号|Nerr|与恒定数值字信号THRESHOLD_1(门限1)加以比较，THRESHOLD_1等于字信号NSET大小的8％。信号ClkDiv的所需周期长度包括在字信号NSET内。当通过信号Clk的时钟周期个数进行测量的、信号ClkDiv周期长度的误差大于信号ClkDiv所需周期长度的8％时，比较器59产生字信号59a。
把信号59a耦合到6比特计数器的复位输入端RESET(复位)上，当允许在计数器61中计数时，在时钟信号ClkDiv的每一个周期内，计数器61升计数一次。计数器61产生信号61a，即计数器61的最高有效位MSB。当产生了信号59a时，允许在计数器61中计数。
把信号61a通过或门62耦合到触发器63的“J”输入端上。如果紧接在信号ClkDiv之前32个周期H的每一个周期内、以信号|Nerr|的数值提供的、信号ClkDiv周期长度的误差大于所需周期长度的8％，触发器63的输出信号CFR就达到TRUE状态了。
根据本发明的一个特点，只要图9a中信号ClkDiv的这样32个周期H并未过去，图1的RCVCO 53就不受影响，称之为空方式操作，在图5流程图的通路194中描述了这种方式。这种空方式以防止例如在整个场消隐期间(VBI)内出现粗的频率校正方式的形式有利地出现了。在场消隐期间内，图1的均衡脉冲EP出现了。脉冲EP的周期为周期H的一半。因此，图1的信号HSRef中的衡脉冲EP产生的图7A中误差信号|Nerr|之值大于所需周期长度的8％。然而，因为图1中均衡脉冲EP的个数少于32个，所以，图7A的计数器61和“或”门62防止了在整个场消隐期间内信号CFR到达TRUE状态。因此，防止了在粗的频率校正方式下操作。空方式操作的结果是，在整个垂直场消隐或回扫期间内，使RCVCO 53的相位有利地不受干扰。
假定误差信号|Nerr|大于所需周期长度8％的信号CklDiv的周期个数超过32个，这种状态表现出大的频率误差并不是由于操作于场消隐期间内。因此，图7A中触发器63的信号CFR将以TRUE状态产生。当产生信号CFR时，就使图1的PLL 100在粗的频率误差校正操作方式下操作。在粗的频率误差校正方式下操作的期间内，RCVCO 53中粗的频率误差在各切换步骤中顺序地减小。产生信号CFR的方法在图5流程图的流程通路197、200、201、196和199中示出。
图10示出图1中供给泵54较详细的图。在图1、2A～2C、3～6、7A、7B、9a～9c和10中，相同的符号和数字表示相同的器件或功能。图10中的表提供级54中信号流的方向和开关的状态。在整个粗的频率误差校正方式下，图10的供给泵54产生图2A中RCVCO 53恒定电平的模拟控制信号VCOCV，该恒定电平等于通过图10中开关SW1提供的基准电压VREF。把图10的信号VCOCA建立在其电压变动范围的中间值左右。
在粗的频率误差校正方式下，图6的5比特二进制计数器66对信号ClkDiv的交替脉冲进行升计数或降计数。计数器66的计数方向(升计数或降计数)按照字信号NERR的最高有效位或者符号位SIGN(符号)来决定。把计数器66的5比特输出字信号CFRL(4：0)耦合到在这里称为“温度计”解码器的解码器64的输入端上。温度计解码器64通过把5比特信号CFRL(4：0)解码，来产生上述32个分开的控制信号CF(4j+i)。
图8中的表示出对于图6和8中5比特字信号CFRL(4：0)的每一个值，图2A、2B和8中处于TRUE状态下的那些信号CF(4j+i)和处于FALSE状态下的那些信号CF(4j+i)。在图8的表中，二进制“1”表示TRUE状态，二进制“0”表示FALSE状态。如图8所示，当图6的计数器66升计数时，图8中只有一个控制信号CF(4j+i)改变状态。该状态的改变是从FALSE到TRUE。类似地，当图6的计数器66降计数时，图8中只有一个控制信号CF(4j+i)改变状态；而该状态的改变是从TRUE到FALSE。
在粗的频率误差校正方式下，图6的测量/控制排序器67产生允许计数器66对信号ClkDiv的交替脉冲进行升/降计数的信号CFR-Enable(允许)。信号ClkDiv的交替脉冲在信号HSRef的交替周期H内出现。只有在时间间隔CONTROL(控制)的期间内，信号CFR-Enable(允许)才允许图6的计数器66改变状态；该时间间隔CONTROL出现在时间间隔MEASUREMENT(测量)之间、在图9b中信号HSRef的交替周期内。在图9b中信号HSRef的其它交替周期的期间内，当时间间隔MEASUREMENT出现时，正如前面所说明的那样，测量信号NCL的数值，但是，图6的计数器66并不改变状态。当正在测量图9b的信号NERR或NCL时，计数器66并不改变状态。通过防止图6的计数器66在图9b中给定时间间隔MEASUREMENT的期间内改变状态，当正在测量RCVCO 53的频率时，图1中RCVCO 53的频率并不改变。这样，在粗的频率校正方式下，一个给定切换步骤需要信号ClkDiv的两个行时钟脉冲，并且，这种步骤出现在每一对周期H时。当正在测量RCVCO 53的频率时该频率并不改变的结果是，可以达到更稳定、更精确的频率控制操作。
为了说明粗的频率误差校正方式，假定，在图9a和9b中标为时间间隔602的给定时间间隔MEASUREMENT内，图2A～2C中RCVCO 53的信号Clk的实测频率高于所需值。这样的状态通过在图6中出现正值的信号NERR来表示。因此，图9a和9b中，在紧接着的标为时间间隔603的时间间隔CONTROL结束时，图6中计数器66的计数值增大。结果是，按照图6中字信号CFRL(4：0)的已修正、增大了的值，把图2A、2B和2C中一对相应的电容器CA(4j+i)和CB(4j+i)切入。信号CFRL(4：0)已修正的值按照图6中信号NERR的符号比特SIGN增大或减小。因为把一对附加电容器耦合到正反馈通路上，所以，使信号Clk的频率降低。另一方面，如果信号Clk的频率低于所需值，就把图2B或2C的一对电容器CA(4j+i)和CB(4j+i)断开或者与正反馈通路去耦。电容器的切换出现在图9a和9b中紧接着的时间间隔CONTROL或时间间隔603内，使图2A～2C中RCVCO 53的频率提高。
图6中温度计解码器64以这样的方式工作，使计数器66中状态的改变在一对相应的正反馈通路中只分别把一对切换电容器切入或断开，不影响其它对电容器，正如前面所说明的那样。因此，图2C中信号Clk频率的改变(提高或降低)有利地是单调的，不受元件容限的影响。这样，在整个频率范围内，信号Clk的频率正比于图6中字信号CFRL(4：0)的数值。
为了说明起见，假定在图9a和9b中标为时间间隔601的给定时间间隔CONTROL(控制)结束以前，图6中信号CFRL(4：0)的数值等于23。数值23相应于j＝5和i＝3，因为4j+i＝23。正如前面所说明的那样，i只从0到3的数值中选择，j只从0到7的数值中选择。
进而假定，信号NERR的符号比特SIGN是这样的以致于在时间间隔601结束时，图6的计数器66升计数。这样，在图9a和9b中标为时间间隔602的后继时间间隔MEASUREMENT中，图6的信号CFRL(4：0)包括一个增量，即等于24，这相应于j＝6和i＝0，因为4j+i＝24。在图9a和9b的时间间隔601结束时，只分别把图2的组SWA(0)和SWB(0)中的电容器CA(24)和CB(24)切入，并且，将其耦合到RCVCO 53中一对相应的正反馈通路上。在图9a和9b的时间间隔601结束以前已经耦合到相应正反馈通路上的切换电容器，不受图8中信号CFRL(4：0)数值增大的影响。用这种方法，以渐进或单调方式把图2B和2C的电容器CA(4j+i)和CB(4j+i)切入或断开。
在图9b的每一个时间间隔CONTROL内，图2A～2C中RCVCO 53频率的变化约为RCVCO 53工作频率整个范围的4％。这样，可以把RCVCO 53的整个频率范围排序为32个或32个以下的电容切换步骤。
把图7A中信号NERR经过延时和不经过延时的符号比特SIGN耦合到异或门69的一对输入端子上。该延时的符号比特在锁存器68中产生。门69产生输出信号69a，把信号69a耦合到J-K触发器63的“K”输入端子上。
把切换电容器CA(4j+i)和CB(4j+i)分步骤地、有利地切入负反馈环的正反馈通路上，或者与该正反馈通路断开。当由信号NERR的符号比特SIGN决定的、信号ClkDiv周期的实测长度与预期长度之间的差别改变符号时，禁止信号CFR的产生，并且，停止在粗的频率误差控制方式下的操作。信号NERR改变符号表现出频率误差已达到小于或等于整个频率范围的4％了。此后，图6的计数器66停止改变状态，信号CFRL(4：0)和CF(4j+i)的最后状态保持不变。
把图7B的信号NERR耦合到减法器70的第一输入端A上。把通过锁存器71延时了的信号ClkDiv的一个周期的信号NERR，耦合到减法器70的第二输入端B上。在绝对值形成级72中得到减法器70输入信号之差的绝对值；在比较器73中，把该绝对值、与数字字信号THRESHOLD_2(门限_2)中所包括的数值加以比较。
假定从一个给定的周期H到紧接着的一个信号ClkDiv，信号ClkDiv的周期长度误差的变化小于时钟信号ClkDiv预期周期长度的2％。把2％门限值包括到信号THRESHOLD_2中。因此，在比较器73的输出端73a上产生了信号CONSISTENCY(一致性)。这样，从一个时钟周期H到紧接着的一个信号ClkDiv，当信号NERR大小的变化不大于图6中信号NSET值的2％时，产生信号CONSISTENCY。可见，图7B的信号CONSISTENCY表现出存在着稳定的、无噪声的同步信号HSRef和误差信号Nerr。
在比较器60中，把图7A的信号|Nerr|与等于2的恒定值加以比较。当误差或者信号ClkDiv的周期长度相对于信号HSRef的周期长度之差小于信号Clk的两个时钟周期时，比较器60产生信号60a。
假定，下列情况全部出现：图7A的信号CONSISTENCY产生了；信号|Nerr|的数值大于或者等于2，但是，小于信号Nset值的8％，正如图7A的信号60a中所提供的那样；同时未产生信号CFR。因此，“与”门74产生信号FFR。信号FFR开始并建立起细的或渐进的频率误差校正操作方式，在这种方式下，图2A～2C中切换电容器的耦合或去耦状态不受影响。在图5流程中的流程通路202、203、204和205描述了产生图7A中信号FFR的情况。另一方面，如果信号CONSISTENCY未产生，图1的RCVCO 53将不受影响，形成上述空操作方式，正如在图5流程图的流程通路197、204和209中所描述的那样。
在细的频率误差校正方式下，图7A的信号FFR控制图10中供给泵54的操作，以改变模拟信号VCOCV。信号VCOCV的变化使图1中RCVCO 53的频率以渐进方式变化，而没有切换电容器的切换步骤，不像在粗的频率误差校正方式下那样。
把图6的信号NERR通过字限幅器75耦合到脉冲发生器76上。限幅器75根据信号NERR的最低有效8比特，产生8比特、2的补码的字信号75a。信号NERR是13比特的字信号。如果信号NERR的大小大于利用8比特字信号75a所能表示的大小，就把信号75a建立为等于8比特2的补码字的上限(正的或负的)值。把字信号75a存储到脉冲发生器76的二进制计数器(图中未示出)中。脉冲发生器76按照信号NERR的比特SIGH(符号)，产生信号FFR UP(升)的脉冲，或者，信号FFR_DN(降)的脉冲。
输出信号FFR_UP的给定脉冲具有正比于误差信号NERR大小的脉冲宽度，并且，当信号NERR的值为负时，才出现这样的脉冲。当信号Clk的频率低于所需值时，信号FFR_UP出现。类似地，信号FFR_DN的给定脉冲具有正比于信号NERR大小的脉冲宽度，并且，当信号Clk的频率高于所需值时，才出现这样的脉冲。
在信号FFR的控制下，选择图10的信号FFR_UP或FFR_DN；通过一对双输入多路转换开关54a和54b的相应之一、并通过一对门54c和54d的相应之一，将其耦合到一对开关SW3和SW4的相应之一的一对控制端子54ca和54cb的相应之一上。当信号FFR_UP的脉冲产生时，开关SW3把正脉冲电流I3耦合到端子54f上。类似地，当信号FFR_DN的脉冲产生时，开关SW4把负脉冲电流I4耦合到端子54f上。
把利用集成电路制造技术形成的电容器Cint通过开关SW1，与分立电容Cext并联耦合起来。这是通过在细的频率校正方式下把开关SW1的选择器耦合到端子54f上而实现的。开关SW1的控制由图10中的表来表示。因此，当信号FFR_UP产生时，电容器Cext和Cint并联充电，其充电量正比于信号FFR_UP脉冲宽度。当信号FFR_DN出现时，电容器Cext和Cint以类似方式放电。在电容器Cext上产生信号VCOCV，将其耦合到图2A的RCVCO 53上。
类似于粗的频率误差校正方式，根据相同的理由，在图9b中信号HSRef的交替周期H期间内出现的时间间隔MEASUREMENT的期间内，当测量频率误差时信号Clk的频率并不同时改变。图10中电容器Cint和Cext的充电/放电按照信号NERR，仅在图9b中信号HSRef其它交替周期的时间间隔CONTROL期间内才被允许。在细的频率误差校正方式下的操作期间内，使得信号ClkDiv的周期长度与信号HSRef的周期长度之间的差别达到信号Clk的2个周期长度或信号HSRef周期H的约0.2％以内。
在细的频率误差校正方式下信号VCOCV产生的校正范围约为图2A～2C中RCVCO 53整个频率范围的±8％。因此，信号VCOCV有利地具有足够大的范围，该范围能够把与在粗的频率误差校正方式下出现的信号CF(4j+i)的给定切换步骤有关的每一个频率范围迭盖起来。这是因为，正如前面所说明的那样，在粗的频率误差校正方式下，与给定切换步骤有关的频率范围等于RCVCO 53整个频率范围的4％左右。信号VCOCV的校正范围仍是有利地足够小，从而减小了对噪声的灵敏度。
正如前面所说明的那样，当未产生图7B的信号CONSISTENCY时，出现空操作方式。例如，当图1的信号HSRef混杂着噪声时，就出现空方式。在因未产生信号CONSISTENCY而出现的空方式下，图10的开关SW1把电容器Cext与端子54f去耦。因此，图10的电容器Cext既不充电也不放电，信号VCOCV保持相对恒定。在空方式下，把信号VCOCV通过单位增益放大器和开关SW2，耦合到电容器Cint上，使得电容器Cint在端子54f上的电容器电压跟踪于信号VCOCV的电压。开关SW2的控制由图10中的表来表示。
假定，在图1中信号HSRef的中断时间间隔以后，正常操作的信号HSRef恢复了，使得图7B的信号CONSISTENCY又产生了。因为在空方式下操作，所以，图10的信号VCOCV并未受到干扰，很可能已经保持在近似于在信号HSRef的中断时间间隔已经结束以后、稳态相位锁定操作所需的电平上了。这样，图1中PLL 100的瞬变状态可能有利地持续较短时间。
图11较详细地示出在相位误差校正操作方式下使用的图1中鉴相器51。图12a～12g示出相应的波形。在图1、2A～2C、3～6、7A、7B、8、9a～9c、10、11和12a～12g中，相同的符号和数字表示相同的器件或功能。图11的鉴相器51包括以信号HSRef为时钟、由信号ClkDiv复位的D型触发器51c。当图12b中信号ClkDiv的前沿落后于图12a中信号HSRef的，前沿时，触发器51c产生图12c中信号FPH_UP的给定脉冲。图11的D型触发器51d以信号ClkDiv为时钟，通过单拍多谐振荡器51f由信号HSRef来复位。当图12e中信号ClkDiv的前沿领先于图12a中信号HSRef的前沿时，触发器51d产生图12g中信号FPH_DN的给定脉冲。每一个脉冲信号FPH_UP和FPH_DN的脉冲宽度正比于相位差。只能产生给定周期H的脉冲信号FPH_UP和FPH_DN之一。
把图7B的脉冲信号FPH_UP或FPH_DN通过“或”门80耦合到3比特二进制计数器81上。当任一脉冲的脉冲宽度小于信号Clk的两个时钟周期时，这表现出相位误差相对小，输出信号81a为FALSE电平。把信号81a通过倒相器82耦合到“与”门83的输入端B上。把频率误差指示信号60a耦合到门83的第二输入端A上。当信号|Nerr|小于2(表示信号Clk的两个时钟周期)时，产生信号60a。
例如，按照在细的频率误差校正方式下的操作，当相位误差小(正如通过信号81a为FALSE电平所表明的那样)且频率误差小(正如通过产生信号60a所表明的那样)时，门83产生信号FPH。结果是，出现了细的相位误差校正方式。在图5流程图中的流程通路202、206、207和208描述了实现细的相位误差校正方式的方法。
不像在细的和粗的频率误差校正方式下那样，在细的相位误差校正方式下，在图9b中信号HSRef的每一个周期H内都测量和校正相位误差。在细的相位误差校正方式下，利用图10中正比于相位误差的模拟信号VCOCV来达到和保持相位锁定状态。
图13a～13d示出在说明在细的相位误差校正方式下的操作时有用的波形。在图1、2A～2C、3～6、7A、7B、8、9a～9c、10、11、12a～12g和13a～13d中，相同的符号和数字表示相同的器件或功能。
当产生了图7B的信号FPH时，把图10的信号FPH_UP和FPH_DN通过多路转换开关54a和54b并通过门54c和54d，交替地分别耦合到开关SW3和SW4的端子54ca和54cb上。把信号FPH_UP和FPH_DN，在图13B中信号ClkDiv的每一个周期期间内出现的下列三操作序列中，交替地加到电容器Cint和Cext上。
在上述三操作序列的第一操作中，图10的开关SW1处于HOLD(保持)位置上。如果信号FPH_UP的脉冲产生了，开关SW3就把正的脉冲电流I3耦合到端子54f上。类似地，如果信号FPH_DN的脉冲产生了，开关SW4就把负的脉冲电流I4耦合到端子54f。当产生信号FPH_UP时，电容器Cint就充电，其充电量正比于其脉冲宽度；当产生信号FPH_DN时，电容器Cint就放电。这样，电容器Cint和电流I3、I4作为积分电路或低通环路滤波器而操作，这在电容器Cint上产生正比于相位误差的电压。
在该序列的第二操作中，图6的脉冲发生器85跟随图13B中信号ClkDiv的后沿，产生图6和13c的脉冲信号CHK。图6的脉冲信号CHK以图中未示出的方式使图10的开关SW2断开，并使开关SW1把电容器Cext耦合到端子54f上。这样，把电容器Cint与Cext并联耦合起来。因此，电容器Cext上的电荷按照电容器Cint上的电荷而改变，并由实测的相位误差来决定。用这种方法，在电容器Cext与Cint之间出现了电荷转移。
在该序列的第三操作中，图6的振荡器85跟随图13c的脉冲信号CHK，产生图6和13d的脉冲信号INIT。脉冲INIT以图中未示出的方式使图10的开关SW1处于HOLD(保持)位置，并使开关SW2接通。用这种方法，使电容器Cint上的起始状态电压保持与较大电容器Cext上相同，为下一个三操作序列中的下一个第一操作作准备，下一个三操作序列出现在信号ClkDiv的下一个周期内。在细的相位校正方式下，信号ClkDiv的抖动可能有利地小于例如2ns。
还把图1中细的频率/相位控制信号VCOCV耦合到比较器91上。如果信号VCOCV的大小在预定的电压范围之外，比较器91就产生信号OUT-OF-RANGE(超出范围)。信号OUT-OF-RANGE表现出这一情况：信号VCOCV的大小超出了RCVCO 53操作的线性控制范围。当产生了信号OUT-OF-RANGE时，PLL 100开始在前面已说明过的粗的频率控制方式下操作。图5流程图的流程通路214和215描述了这样的情况。
如果相位误差大，在图12a中信号HSRef的前沿、与图12b或12c中信号ClkDiv的前沿之间形成等于或大于图7B中信号Clk的两个时钟周期的时间差，信号81a就产生了。信号81a使触发器84“置位”，并使之产生输出信号PE_LAT。把信号PE_LAT通过“或”门51a和51b，耦合到图11中鉴相器51的触发器51c和51d上，以便结束或产生信号FPH_UP或FPH_DN接着出现的脉冲后沿。这样，在细的相位误差校正方式下，当鉴相器51控制图10的级54时，有利地防止了图11的鉴相器51在信号ClkDiv的每一周期中的频率/相位。
把图7B中处于表现出相位误差大的TRUE电平的信号81a耦合到“与”门90的输入端c上。正如前面所说明的那样，把表现出从图9b中信号HSRef的一个周期H到紧接着的下一个周期H、频率误差有一致性的信号CONSISTENCY，耦合到图7B中门90的第二输入端A上。当信号|Nerr|的值小于2时，把表现出频率误差小的信号60a，耦合到门90的第三输入端B上。当所有这三个信号(81a、60a和CONSISTENCY)都产生了时，门90就产生信号CPH_RST。把信号CPH_RST耦合到D型触发器91的时钟输入端上。把触发器91的输出端Q耦合到D型触发器92的输入端D上，当信号CPH_RST产生以后，出现了信号HSRef的前沿时，D型触发器92就产生脉冲信号RST。
把信号RST耦合到图1的÷N计数器52上，以便以在信号HSRef与信号ClkDiv之间提供直接相位锁定的方式，预置计数器52的各触发器(图中未示出)。这样，信号RST提供粗的相位误差校正操作方式。图5流程图的流程通路210、211和212描述了实现粗的相位校正方式的方法。例如，当图1中从录像机里产生的信号HSRef的相位、在重放方式下场回扫时间间隔的期间内急剧变化时，可能出现上述方式。粗的相位误差校正可以通过在图1中的RCVCO 53与鉴相器51之间的信号通路，以把信号VCOCV的信号通路旁通掉的方式来实现。急剧的或者粗的相位校正的结果是，把信号ClkDiv的相位与信号HSRef的相位对齐，而对信号Clk的相位并无显著影响。用这种方法，有利地消除或显著地减小了RCVCO 53中的瞬变干扰。
如果图7B中表现出相位误差大的信号81a产生了，而表现出同步信号HSRef是稳定的信号CONSISTENCY来产生，信号RST将不产生，并且，将出现空操作方式。图5流程图的流程通路2 1 3描述了实现空方式的方法。当图7B的信号CONSISTENCY未产生时，在空方式下操作和防止粗的相位误差校正的优点在于，可以减小图1中PLL 100的干扰或瞬变。例如，当信号HSRef的中断持续时间短时，这样的干扰可以减小。

Claims (7)

1.一种用来产生锁定于同步信号上的振荡信号的设备，包括：
频率与行扫描频率有关的所述同步信号的源，该行同步信号的频率值在场正程期间内与在场扫描周期的场消隐期间内不同；
用来产生所述振荡信号的可控振荡器；
响应于所述振荡信号和同步信号，用来测量在基准信号的给定周期期间内这两个信号之间的频率误差，并且，用来产生表现出所述频率误差的信号的装置，把所述频率误差指示信号以负反馈方式耦合到振荡器的控制输入端上，以便校正所述频率误差；其特征在于，
用来产生基准信号的装置；
耦合到所述频率误差指示信号发生装置上，用来响应于所述基准信号、计数所述频率误差超过第一数值的所述基准信号的周期个数的装置；以及
耦合到所述振荡器上，用来当所述所计数的周期个数超过第二数值时，允许校正所述频率误差，并且，只要不超过所述第二数值，就用来禁止校正所述误差的装置，其中，所述频率误差在所述场消隐期间内超过所述第一数值，但是，所述所计数的周期个数不超过所述第二数值。
2.根据权利要求1中所述的一种设备，其持征在于在所述所计数的周期个数超过所述第二数值以后，所述设备在粗的频率误差控制的操作方式下操作。
3.根据权利要求2中所述的一种设备，其特征在于还包括用来在所述粗的频率误差控制的操作方式下，顺序地选择多个切换频率控制元件的装置。
4.根据权利要求1中所述的一种设备，其特征在于当所述频率误差不超过所述第一数值时，所述设备在细的误差控制方式下操作。
5.根据权利要求1中所述的一种设备，其特征在于当所述频率误差超过所述第一数值时，只要所计数的周期个数不超过所述第二数值，所述设备就在空闲操作方式下操作。
6.根据权利要求1中所述的一种设备，其特征在于所述同步信号包括在视频信号内；其中，当所述视频信号中出现均衡脉冲时，所述频率误差超过所述第一数值；但是，其中，在场消隐期间内，均衡脉冲的个数小于使所述第二信号产生所需的个数。
7.根据权利要求1中所述的一种设备，其特征在于所述同步信号包括在视频信号内；其中，所述基准信号发生装置用来响应于所述振荡信号，产生所述基准信号。
CN94192321A 1993-04-20 1994-04-19 具有在场消隐期间空闲操作方式的锁相环 Expired - Fee Related CN1037562C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB939308141A GB9308141D0 (en) 1993-04-20 1993-04-20 A cmos pll system for tv line-locked clock generation
GB9308141.2 1993-06-04
GB939311560A GB9311560D0 (en) 1993-06-04 1993-06-04 A phase lock loop with fine and coarse frequency and phase error correction
GB9311560.8 1993-06-04

Publications (2)

Publication Number Publication Date
CN1125020A CN1125020A (zh) 1996-06-19
CN1037562C true CN1037562C (zh) 1998-02-25

Family

ID=26302782

Family Applications (4)

Application Number Title Priority Date Filing Date
CN94192326A Expired - Fee Related CN1037560C (zh) 1993-04-20 1994-04-19 具有切换电抗元件的振荡器
CN94192321A Expired - Fee Related CN1037562C (zh) 1993-04-20 1994-04-19 具有在场消隐期间空闲操作方式的锁相环
CN94192327A Expired - Fee Related CN1037563C (zh) 1993-04-20 1994-04-19 具有在交替周期内进行误差测量和校正的锁相环
CN94192320A Expired - Fee Related CN1037561C (zh) 1993-04-20 1994-04-19 具有误差一致性检测器的锁相环

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN94192326A Expired - Fee Related CN1037560C (zh) 1993-04-20 1994-04-19 具有切换电抗元件的振荡器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN94192327A Expired - Fee Related CN1037563C (zh) 1993-04-20 1994-04-19 具有在交替周期内进行误差测量和校正的锁相环
CN94192320A Expired - Fee Related CN1037561C (zh) 1993-04-20 1994-04-19 具有误差一致性检测器的锁相环

Country Status (8)

Country Link
EP (4) EP0695478B1 (zh)
JP (4) JP3670006B2 (zh)
KR (4) KR100308603B1 (zh)
CN (4) CN1037560C (zh)
AU (5) AU6637794A (zh)
DE (4) DE69404979T2 (zh)
SG (4) SG73369A1 (zh)
WO (5) WO1994024768A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3764785B2 (ja) * 1996-10-31 2006-04-12 富士通株式会社 Ｐｌｌ回路及びその自動調整回路並びに半導体装置
WO1999004495A1 (en) * 1997-07-18 1999-01-28 Microchip Technology Incorporated Phase-locked loop with phase and frequency comparators
DE19908071C2 (de) * 1999-02-12 2001-08-02 Lear Automotive Electronics Gm Verfahren zur Stabilisierung der Horizontal- und Vertikalsynchronimpulse eines empfangenen Fernsehsignals und Schaltung zur Durchführung des Verfahrens
JP4511288B2 (ja) * 2004-09-01 2010-07-28 三洋電機株式会社 チャージポンプ回路
WO2007000712A1 (en) * 2005-06-29 2007-01-04 Nxp B.V. Synchronization scheme with adaptive reference frequency correction
US7414448B2 (en) * 2006-08-14 2008-08-19 Etron Technology Inc. Duty cycle correction circuit
US7917797B2 (en) * 2008-05-22 2011-03-29 Xilinx, Inc. Clock generation using a fractional phase detector
CN103067645B (zh) * 2012-10-18 2016-05-18 广东威创视讯科技股份有限公司 行同步信号的稳定化处理方法和装置
KR101831684B1 (ko) 2016-11-15 2018-02-23 성균관대학교산학협력단 클록 및 데이터 복원 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159292A (en) * 1992-02-25 1992-10-27 Thomson Consumer Electronics, Inc. Adaptive phase locked loop

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT986172B (it) * 1973-06-18 1975-01-20 Fatme Spa Dispositivo di sincronizzazione automatica per un oscillatore in particolare per impianti di tele comunicazione
SE7512397L (sv) * 1974-11-07 1976-05-10 Decca Ltd Avstengningsanordning for oscillator
US4531102A (en) * 1983-02-28 1985-07-23 Gk Technologies, Incorporated Digital phase lock loop system
US4498059A (en) * 1983-06-23 1985-02-05 Gte Automatic Electric Incorporated Circuit to minimize local clock frequency disturbances when phase locking to a reference clock circuit
US4580107A (en) * 1984-06-06 1986-04-01 The United States Of America As Represented By The Secretary Of The Air Force Phase lock acquisition system having FLL for coarse tuning and PLL for fine tuning
US4633193A (en) * 1985-12-02 1986-12-30 At&T Bell Laboratories Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator
EP0316607B1 (de) * 1987-11-19 1992-12-30 Siemens Aktiengesellschaft Monolithisch integrierbarer Phasenschieber-VCO
US4893087A (en) * 1988-01-07 1990-01-09 Motorola, Inc. Low voltage and low power frequency synthesizer
JP2635667B2 (ja) * 1988-03-31 1997-07-30 株式会社東芝 自動周波数制御回路
US5157355A (en) * 1988-09-13 1992-10-20 Canon Kabushiki Kaisha Phase-locked loop device having stability over wide frequency range
US4876518A (en) * 1988-12-02 1989-10-24 Motorola Inc. Frequency tracking system
US4929918A (en) * 1989-06-07 1990-05-29 International Business Machines Corporation Setting and dynamically adjusting VCO free-running frequency at system level
DE58909437D1 (de) * 1989-11-10 1995-10-19 Siemens Ag Integrierbare frequenzvariable Oszillatorschaltung.
US5028885A (en) * 1990-08-30 1991-07-02 Motorola, Inc. Phase-locked loop signal generation system with control maintenance
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
US5191301A (en) * 1992-05-12 1993-03-02 International Business Machines Corporation Integrated differential voltage controlled ring oscillator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159292A (en) * 1992-02-25 1992-10-27 Thomson Consumer Electronics, Inc. Adaptive phase locked loop

Also Published As

Publication number Publication date
CN1037561C (zh) 1998-02-25
KR100308602B1 (ko) 2001-11-30
EP0698314A1 (en) 1996-02-28
KR100308601B1 (ko) 2001-11-30
WO1994024768A1 (en) 1994-10-27
DE69404979T2 (de) 1997-12-18
DE69404980T2 (de) 1997-12-18
KR100308604B1 (ko) 2001-11-30
WO1994024769A1 (en) 1994-10-27
CN1037560C (zh) 1998-02-25
KR100308603B1 (ko) 2001-11-30
DE69405095D1 (de) 1997-09-25
DE69409376D1 (de) 1998-05-07
JPH08509338A (ja) 1996-10-01
AU6637594A (en) 1994-11-08
CN1125018A (zh) 1996-06-19
EP0695478B1 (en) 1997-08-20
CN1125021A (zh) 1996-06-19
JP3670007B2 (ja) 2005-07-13
EP0695480B1 (en) 1997-08-13
DE69409376T2 (de) 1998-07-23
CN1125020A (zh) 1996-06-19
JP3670005B2 (ja) 2005-07-13
SG73369A1 (en) 2000-06-20
SG72618A1 (en) 2000-05-23
AU7393494A (en) 1994-11-21
AU6637794A (en) 1994-11-08
WO1994026041A3 (en) 1994-12-22
EP0695480A1 (en) 1996-02-07
JP3670006B2 (ja) 2005-07-13
DE69404980D1 (de) 1997-09-18
WO1994026041A2 (en) 1994-11-10
EP0695479B1 (en) 1997-08-13
WO1994024766A1 (en) 1994-10-27
AU6771994A (en) 1994-11-08
CN1037563C (zh) 1998-02-25
DE69405095T2 (de) 1997-12-11
SG65566A1 (en) 1999-06-22
AU6707994A (en) 1994-11-08
DE69404979D1 (de) 1997-09-18
EP0695479A1 (en) 1996-02-07
EP0698314B1 (en) 1998-04-01
WO1994024767A1 (en) 1994-10-27
EP0695478A1 (en) 1996-02-07
JPH08509336A (ja) 1996-10-01
CN1125019A (zh) 1996-06-19
JPH08509335A (ja) 1996-10-01
JP3834058B2 (ja) 2006-10-18
JPH08509587A (ja) 1996-10-08
SG73371A1 (en) 2000-06-20

Similar Documents

Publication Publication Date Title
CN1037562C (zh) 具有在场消隐期间空闲操作方式的锁相环
US5610560A (en) Oscillator with switched reactive elements
US5189515A (en) Television synchronization signal separator
US5614870A (en) Phase lock loop with idle mode of operation during vertical blanking
US5574406A (en) Phase lock loop with error measurement and correction in alternate periods
US5574407A (en) Phase lock loop with error consistency detector
FI103241B (fi) Vaakapoikkeutusjärjestelmä
CN1068473C (zh) 锁相环的鉴相器
US4872055A (en) Line synchronizing circuit in a picture display device
JP3333216B2 (ja) 水平偏向システム
JPS61108280A (ja) 発振器同期方式
CA1295697C (en) Extended range phaselocked loop with fast response time
JPS63215265A (ja) 水平同期ｐｌｌ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19980225

Termination date: 20110419