CN103730103B - 用于对齐帧数据的方法和系统 - Google Patents
用于对齐帧数据的方法和系统 Download PDFInfo
- Publication number
- CN103730103B CN103730103B CN201410007735.7A CN201410007735A CN103730103B CN 103730103 B CN103730103 B CN 103730103B CN 201410007735 A CN201410007735 A CN 201410007735A CN 103730103 B CN103730103 B CN 103730103B
- Authority
- CN
- China
- Prior art keywords
- frame
- source
- display
- graphics engine
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请涉及用于对齐帧数据的技术。描述了可用于同步来自多个源的帧的开始,以使在显示器要输出来自下一个源的帧时当前源和下一个源的边界对齐的技术。即使实现了对齐,各技术也通过在从第二源显示的帧与从第一源显示的那些帧相似的情况下进行切换来尝试在从显示来自第一源的帧切换到显示来自第二源的帧时避免可见的假信号。
Description
本申请是申请号为201010622960.3、申请日为2010年12月24日、发明名称为“用于对齐帧数据的技术”的发明专利申请的分案申请。
技术领域
本文中公开的主题内容一般涉及图像的显示,尤其涉及对齐从图形引擎接收的数据。
背景技术
诸如液晶显示器(LCD)之类的显示设备使用像素行列栅格来显示图像。显示设备接收电信号并在栅格上的位置处显示像素属性。使显示设备的时序与供应用于显示的信号的图形引擎的时序同步是一个重要问题。生成时序信号以协调栅格上的像素的显示时序与从图形引擎接收的信号的时序。例如,垂直同步脉冲(VSYNC)被用于使一个屏幕刷新的结束与下一屏幕刷新的开始同步。水平同步脉冲(HSYNC)被用于将列指针复位到显示器的边缘。
在一些情形中可使用帧缓冲器,其中显示器将呈现来自该帧缓冲器而非来自诸如图形引擎等外部源的一个或多个帧。在一些情形中,显示器从显示来自帧缓冲器的帧切换到显示来自图形引擎的帧。在显示来自图形引擎的帧之前进行在来自图形引擎的帧与来自帧缓冲器的帧之间的对齐是合需的。此外,在从显示来自帧缓冲器的帧改变为显示来自图形引擎的帧时避免诸如伪像或部分屏幕渲染等不想要的图像缺陷是合需的。
发明内容
本公开的一个方面涉及一种由计算机实现的方法,该方法包括:确定来自第一源的帧与来自第二源的帧是否时序对齐;将来自所述第二源的帧写入所述第一源;提供来自所述第一源的帧以供显示;确定来自所述第一源的帧与来自所述第二源的帧是否基本相似;以及响应于确定来自所述第一源的帧与来自所述第二源的帧基本相似且来自所述第一源的帧与来自所述第二源的帧对齐,选择性地允许显示来自所述第二源的帧。
本公开的另一方面涉及一种系统,包括:主机系统,包括图形引擎和存储器;帧缓冲器;与所述帧缓冲器通信地耦合的显示器;将所述图形引擎通信地耦合到所述显示器的显示接口;用于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧是否对齐的逻辑;用于将来自所述图形引擎的帧写入所述帧缓冲器的逻辑;用于提供来自所述帧缓冲器的帧以供显示的逻辑;用于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧是否基本相似的逻辑;以及用于响应于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧基本相似且来自所述帧缓冲器的帧与来自所述图形引擎的帧对齐来选择性地允许显示来自所述图形引擎的帧的逻辑。
附图说明
本发明的各实施例作为示例而非限制在附图中示出,在附图中相同的参考标号指示相似的元素。
图1是具有显示器的系统的框图,该显示器能在从显示接口和帧缓冲器输出帧之间切换。
图2描绘来自源的帧与来自帧缓冲器的帧的对齐,其中来自帧缓冲器的帧比来自显示接口的帧具有更长的垂直消隐区域。
图3描绘来自源的帧与来自帧缓冲器的帧的对齐,其中来自帧缓冲器的帧比来自显示接口的帧具有更短的垂直消隐区域。
图4描绘了来自帧缓冲器的帧与来自源的帧的对齐。
图5描绘了其中在SRD_ON变为无效之后来自源的帧在源帧信号“源_VDE”的第一下降沿之后立即被发送给显示器的情景。
图6A和6B描绘了使用源信标信号来实现同步。
图7描绘可用于变动垂直消隐区间以对齐来自帧缓冲器的帧与来自图形引擎、显示接口或其他源的帧的示例系统。
图8描绘了来自帧缓冲器的帧与来自图形引擎的帧不对齐的情景。
图9描绘了其中信号“RX帧n+1”转换到有效状态在当信号“TX帧n+1”转换到有效状态时的“同步时间”窗口内进行的示例。
图10描绘了可用于确定何时从显示来自第一源的帧切换到显示来自第二源的帧的过程的示例流程图。
图11描绘了从本地刷新转换到流送模式中涉及的时序信号和状态的示例。
图12描绘了根据一实施例的系统。
具体实施方式
贯穿本说明书引述的“一个实施例”或“实施例”意指结合该实施例描述的特定特征、结构或特性被包含在本发明的至少一个实施例中。由此,短语“在一个实施例中”或“实施例”在贯穿本说明书各处的出现并非必要地全部引述同一实施例。此外,这些特定特征、结构或特性能在一个或多个实施例中加以组合。
在从输出来自第一源的帧切换到输出来自第二源的帧时,来自第二源的帧可能与从第一源输出的帧显著不同。在实现对齐之后,各个实施例通过在从第二源显示的帧与从第一源显示的那些帧基本相似的情况下进行切换来尝试在从显示来自第一源的帧切换到显示来自第二源的帧时避免可见的假信号。例如,第一帧源可以是存储器缓冲器,而第二帧源可以是来自诸如图形引擎或摄影机等视频源的帧流。在来自第一源的帧与来自第二源的帧的时序对齐之后,确定第二源是否具有已更新的图像。若没有已更新的可用且存在时序对齐,则可提供来自第二源的帧进行显示。每个数据帧表示相当于一个屏幕的多个像素。
图1是具有显示器的系统的框图,该显示器能在从显示接口和帧缓冲器输出帧之间切换。帧缓冲器102可以是单端口RAM,但可实现为其他类型的存储器。帧缓冲器允许对帧缓冲器的同时读取和写入。读取和写入不必是同时的。在帧被读取时,帧可被写入。例如,这可以是时分复用的。
多路复用器(MUX)104将来自帧缓冲器102的图像或通过接收机106从主机设备接收的图像提供给显示器(未示出)。接收机106可与视频电子标准协会(VESA)显示端口标准第1版修订1a(2008)及其修订版兼容。读取FIFO和速率转换器108将来自帧缓冲器102的图像或视频提供给MUX104。RX数据标识来自显示接口(例如,从主机图形引擎、芯片组、或平台控制器中枢(PCH)(未示出)路由而来)的数据。时序生成器110控制MUX104是输出来自RX数据的图像或视频还是输出来自帧缓冲器102的图像或视频。
在系统处于低功率状态时,显示接口被禁用并且从帧缓冲器102中的数据刷新显示图像。当从显示接口接收的图像开始变化或其他条件得到满足时,系统进入高功率状态。进而,显示接口被重新启用并且显示图像基于来自显示接口的数据被刷新,或者存在其中显示图像基于来自显示接口的数据被刷新的其他状况。MUX104在帧缓冲器102或显示接口之间进行选择以刷新显示器。为了使该进入和退出低功率状态的转换能在任何时间进行,帧缓冲器102与经由显示接口驱动显示器的图形引擎之间的切换在显示器上没有任何可观察伪像的情况下进行是合需的。为了减少伪像,来自帧缓冲器102的帧与来自显示接口的帧对齐是合需的。此外,在来自帧缓冲器102的帧与来自显示接口的帧对齐之后,确定图形引擎是否具有已更新的图像。
在各个实施例中,显示引擎、软件、或图形显示驱动器可确定何时允许显示来自图形引擎的帧代替来自帧缓冲器的帧。图形显示驱动器配置图形引擎、显示分辨率和色彩映射。操作系统可使用图形驱动器与图形引擎通信。
表1汇总了可用于从第一帧源改变为第二帧源的各个实施例的特性。
表1
VT指示以线计数计的源帧长度,以及N指示来自显示接口的帧和来自帧缓冲器的帧的垂直消隐区域之间以线计数计的差异。VT可以时间的方式表达。
在每一种情形中,大约在来自帧缓冲器的帧的垂直消隐区域与来自图形引擎的帧的垂直消隐区域对齐时切换来自MUX的输出。信号“TCON_VDE”表示来自显示器的帧缓冲器的显示的垂直启用。当信号“TCON_VDE”为有效状态时,数据可用于显示。但当信号“TCON_VDE”为无效状态时,出现垂直消隐区域。信号“源_VDE”表示来自显示接口的显示的垂直启用。当信号“源_VDE”为有效状态时,来自显示接口的数据可用于显示。当信号“源_VDE”处于无效状态时,对于来自显示接口的帧出现垂直消隐区域。
信号SRD_ON变成无效状态表示显示器从显示接口上的下一垂直有效区域起点开始将用来自显示接口的数据来驱动,并且来自图形引擎的帧可被存储到缓冲器中并从该缓冲器读出以供显示,直至进行了对齐。在进行了对齐之后,由显示接口直接提供帧进行显示而非从帧缓冲器提供帧。
当MUX输出来自显示接口的帧时,帧缓冲器可被断电。例如,将帧缓冲器102断电可涉及时钟门控或功率门控帧缓冲器102的组件以及其他组件,诸如时序同步器、存储器控制器和仲裁器、时序生成器110、写入地址和控制、读取地址和控制、写入FIFO和速率转换器、以及读取FIFO和速率转换器108。
信号“SRD_状态”(未描绘)使来自MUX的输出进行切换。当信号“SRD_状态”处于有效状态时,数据从帧缓冲器输出,但当信号“SRD_状态”处于无效状态时,来自显示接口的数据被输出。信号“SRD_状态”变成无效状态指示已进行对齐且MUX可传递来自显示接口的输出视频流代替来自帧缓冲器的输出视频流。
“TCON_VDE”和“源_VDE”(未描绘)处于有效状态表示帧的一部分可用于分别从帧缓冲器和显示接口读取。“TCON_VDE”和“源_VDE”的下降沿分别表示来自帧缓冲器和显示接口的帧开始出现垂直消隐区间。在各个实施例中,在“源_VDE”的下降沿落在基于TCON帧时序的时间窗口内时,信号“SRD_状态”转换到无效状态。替换实施例在基于TCON帧时序的时序点落在基于“源_VDE”时序的窗口内时将信号“SRD_状态”转换到无效状态。始于信号“源_VDE”紧接着的下一个上升沿的帧从MUX输出以供显示。
例如,该窗口可在从“TCON_VDE”的下降沿起的某延迟之后变为有效,这实现对于TCON帧不违背显示的最小垂直消隐规范。该窗口可在从变成有效起的某延迟之后变为无效,这实现对于TCON帧不违背显示的最大垂直消隐规范,同时维持显示质量,诸如避免闪烁。取决于该实施例,可存在建立窗口的持续时间的其他因素,诸如实现“TCON_VDE”和“源_VDE”之间的合需相位差。
图2描绘来自源的帧与来自帧缓冲器的帧的对齐,其中来自帧缓冲器的帧比来自显示接口的帧具有更长的垂直消隐区域。在上表中,该情景被标记为“TCON落后”。在信号“SRD_ON”变为无效状态时,帧缓冲器读出一帧。来自显示接口的接下来的帧F1和F2被写入帧缓冲器并且还从帧缓冲器被读出以供显示。由于从源(例如,显示接口)提供的帧的垂直消隐区间小于来自帧缓冲器的帧的垂直消隐区间,因此每个帧周期来自帧缓冲器的帧相对于来自源的每个帧逼近N条线。
在圈出的区域中,源帧和帧缓冲器帧的消隐区域的开始落在彼此的窗口内。该事件触发信号“SRD_状态”转换到无效状态。在信号“源_VDE”的下一个上升沿,MUX输出来自图形引擎的帧F4。
前述窗口可在从TCON_VDE的下降沿起的一延迟处开始,从而对于TCON帧不违背显示的最小垂直消隐规范。该窗口可在从变成有效起的某延迟之后变为无效,这实现(1)对于TCON帧不违背显示的最大垂直消隐规范,同时维持显示质量,以及(2)尚未开始从帧缓冲器读取帧。
对齐的一个结果是来自帧缓冲器的帧F3被跳过且不被显示,尽管其被存储在帧缓冲器中。
对于图2的示例,实现锁定的最大时间可为VT/N,其中VT是源帧大小以及N是来自图形引擎的帧和来自帧缓冲器的帧的垂直消隐区域之间以线数计(或以时间方式计)的差异。若第一“源_VDE”恰好在SRD_ON变为无效时与TCON_VDE对齐,则最小锁定时间可为0帧。
图3描绘来自源的帧与来自帧缓冲器的帧的对齐,其中来自帧缓冲器的帧比来自源的帧具有更短的垂直消隐区域。在上表中,该情景被标记为“TCON领先”。由于从帧缓冲器提供的帧的垂直消隐区间小于来自源(例如,显示接口)的帧的垂直消隐区间,因此每个帧周期来自源的帧相对于来自帧缓冲器的每个帧逼近N条线。与图2的示例一样,在信号SRD_ON变为无效之后,来自源的帧被存储到帧缓冲器中并从帧缓冲器读出,直至源帧和帧缓冲器帧的垂直消隐区域的开始落在彼此的窗口内。
在圈出的区域中,源帧和帧缓冲器帧的垂直消隐区域的开始落在彼此的窗口内。该事件触发信号“SRD_状态”转换到无效状态。在信号“源_VDE”的下一个上升沿,显示器输出源帧而非来自帧缓冲器的帧。在该示例中,没有帧被跳过,因为在信号“SRD_ON”变为无效之后被存储在帧缓冲器中的来自显示接口的所有帧都被读出到显示器。
例如,该窗口可在“TCON_VDE”的下降沿之前的某时间处开始,这实现对于TCON帧不违背显示的最小垂直消隐规范,并且可在从变成有效起的某延迟之后变为无效,这实现(1)对于TCON不违背显示的最大垂直消隐规范以及(2)尚未开始从帧缓冲器读取帧。
对于图3的示例,最大锁定时间为VT/N,其中VT是源帧大小以及N是源缓冲器帧和来自帧缓冲器的帧的垂直消隐区域之间以线数或时间计的差异。若“源_VDE”的第一帧恰好在SRD_ON变为无效时与TCON_VDE对齐,则最小锁定时间可为0帧。
在另一实施例中,图2或3的相应领先或落后对齐模式可被用于确定何时为显示输出来自图形引擎的帧代替来自帧缓冲器的帧。在上表中,该情景被标记为“自适应TCON同步”。紧接在SRD_ON变为无效状态以指示显示显示接口数据之后,就检查源和显示接口帧的垂直消隐。
时序控制器或其他逻辑确定可用于与在信号SRD_ON变为无效状态之后测得的“源_VDE”偏移量作比较的阈值P。可在帧缓冲器帧的垂直消隐的第一下降沿与源帧的垂直消隐的第一下降沿之间测量“源_VDE”偏移量。可使用以下等式来确定值P:
P=N1*VT/(N1+N2),其中
N1和N2是制造商指定值,以及
VT表示源帧时间(长度)。
时序控制器用N1和N2值编程,其中N1表示来自帧缓冲器的帧的落后于来自显示引擎的帧的编程极限,以及N2表示帧缓冲器帧领先于来自图形引擎的帧的编程极限。
可使用以下判决来确定使用落后还是领先对齐技术:
若初始“源_VDE”偏移量<=P,则使用落后技术(图2)或
若初始“源_VDE”偏移量>P,则使用领先技术(图3)。
对于大多数面板,N2<<N1,因此最大锁定时间变成大于VT/2N。
图4描绘了来自帧缓冲器的帧与来自源的帧的对齐。在上表中,该情景被标记为“连续捕捉”。在该实施例中,源帧被写入帧缓冲器(源_VDE)并且甚至在已进行对齐之后帧也被读出帧缓冲器(TCON_VDE)。在对齐之前,来自帧缓冲器的帧的垂直消隐区间比来自源的帧的垂直消隐区间长。在替换实施例中,来自帧缓冲器的帧的垂直消隐区域可比源帧的垂直消隐区域超出N条线。
当SRD_ON变为无效时,来自显示接口的帧被写入帧缓冲器,但用于显示器的数据继续从帧缓冲器读出。这样,来自显示接口的每个帧先被写入帧缓冲器,然后从帧缓冲器读取并被发送给显示器。在虚线矩形区域中,源帧和帧缓冲器帧的消隐区域的开始落在彼此的窗口内。
源帧的消隐区域的开始(即,信号“源_VDE”变为无效状态)触发“SRD_状态”变为无效。帧继续从帧缓冲器读取,但在信号TCON_VDE的刚好下一个活跃状态之后,垂直消隐区域被设为匹配源帧“源_VDE”的垂直消隐区域。
例如,在其中基于TCON落后的连续捕捉的情形中,该窗口可在TCON_VDE的下降沿之后的某延迟处开始,从而对于TCON帧不违背显示的最小垂直消隐规范,并且该窗口可在从变成有效起的某延迟之后变为无效,这实现对于TCON帧不违背显示的最大垂直消隐规范,同时维持显示质量。该窗口还可构造成在TCON_VDE和“源_VDE”之间维持某个最小相位差。
实现锁定的最大时间可以为VT/N,其中VT是源帧大小以及N是源缓冲器帧和帧缓冲器帧的垂直消隐区域之间以线数计的差异。若第一“源_VDE”恰好与TCON_VDE对齐,则最小锁定时间可为0帧。
图5描绘了其中在SRD_ON变为无效之后来自源的帧在源帧信号“源_VDE”的第一下降沿之后立即被发送给显示器的情景。在上表中,该情景被标记为“TCON复位”。一种可能的情景是来自数据缓冲器的帧在源帧信号“源_VDE”的第一下降沿处可能尚未被完整读出以供显示。在源帧信号“源_VDE”的第一下降沿期间读出的帧被描绘为“短帧”。短帧表示未读出来自帧缓冲器的整个帧以供显示。例如,若帧中的前一半像素被显示,则被显示的后一半像素是先前发送的来自帧缓冲器的后一半。后一半像素的显示可能衰退,因此后一半像素上的图像降级可能是可见的。
在第一源帧信号“源_VDE”在TCON_VDE的垂直消隐区域期间转换到无效时,可能出现短帧。
在这种情景中,实现锁定的最大时间可为0。然而,可能因短帧而导致可见伪像。
图6A和6B描绘了其中源周期性地提供同步信号以在来自帧缓冲器的帧和来自源的帧之间维持同步的示例。在上表中,该情景被标记为“源信标”。在图6A中,信号“源_信标”指示垂直消隐区域的结束,而在图6B中,信号“源_信标”的上升沿或下降沿指示垂直消隐区域的开始。信号“源_信标”可采取各种形式并且可指示任何时间点。即使在显示器显示来自帧缓冲器的帧而非来自源的帧时,时序生成器逻辑也可使用“源_信标”信号来维持帧的同步。因此,当显示器从显示来自帧缓冲器的帧改变为显示来自源的帧时,这些帧处于同步且对来自显示接口的帧的显示可在来自源的刚好下一帧进行。
图7描绘可用于变动垂直消隐区间以对齐来自帧缓冲器的帧与来自图形引擎、显示接口或其他源的帧的示例系统。图7的系统可实现为图1的时序生成器和时序同步器的一部分。该系统被用于控制从帧缓冲器读取以及从重复地从帧缓冲器读取帧转换到读取从图形引擎、显示接口或其他源写入到帧缓冲器的帧。
图7的系统可用于确定来自帧缓冲器的帧和来自诸如显示接口之类的源的帧的有效状态的开始是否在彼此的允许时间区域内进行。若来自帧缓冲器的帧和来自源的帧的有效状态在彼此的允许时间区域内进行,则可输出来自源的帧以供显示。在落后情景中(TCONVBI大于源VBI),图7的系统可用于确定何时从显示接口输出帧。图7的系统可用于确定是否进行对来自显示接口的帧的流送或连续捕捉。
在一些实施例中,在从帧缓冲器读出的帧的垂直消隐区间期间,面板的刷新率可以减慢并且可以添加额外的线。例如,若刷新率为典型的60Hz,则刷新率可被减慢到57Hz或其他速率。相应地,相当于附加像素线的时间可被添加到垂直消隐区间。
线计数器702计数从帧缓冲器读出并被发送给显示器的帧中的线数。在计数了预定义的线数之后,线计数器702将信号“同步时间”改变为有效状态。信号“同步时间”可对应于先前提及的时序窗口,其中可进行同步。从信号“源_VDE”生成信号“现在同步”并指示源帧内可进行同步的时间点。当在信号“同步时间”已处于有效状态的情况下信号“现在同步”进入有效状态时,线计数器702复位其线计数。将线计数器复位减小了来自帧缓冲器的帧的垂直消隐区间,并且使得来自帧缓冲器的帧将在与来自图形引擎(或其他源)的帧大约相同的时间提供。具体而言,基于何处进行线计数器复位来变动参数“后肩宽度”以减小帧的垂直消隐区间。
V同步宽度、前肩宽度和后肩宽度参数基于特定线计数或已流逝时间。
图7的系统的操作参照图8和9示出。图8描绘了其中系统尚未同步来自帧缓冲器的帧与来自图形引擎或其他源的帧的情景。图9描绘了其中系统已同步来自帧缓冲器的帧与来自图形引擎或其他源的帧的情景。
先参照图8,信号“RX帧n”处于有效状态表示来自显示接口的帧被写入帧缓冲器的可用性。响应于信号“RX帧n”转换到无效状态,信号“RXV同步”翻转从而将写入指针复位到帧缓冲器中的第一像素。在信号“TX帧n”处于有效状态时,从帧缓冲器读取帧以供显示。响应于信号“TX帧n”变为无效,信号“TXV同步”翻转,从而将读取指针复位到帧缓冲器的开始。前肩窗口是读取“TX帧n”完成时与信号“TXV同步”的有效状态开始之间的时间。
时序生成器704(图7)生成信号“TXV同步”、“TXDE”和“TXH同步”信号。信号“复位”被用于将DE时序的前沿设为任何合需起点。这可被用于将TX时序同步到RX时序。
在该示例实现中,信号“现在同步”在将RX帧n+1的第一线写入帧缓冲器之后转换到活跃状态。一般而言,信号“现在同步”可用于指示写入除RX帧的第一线以外的其他线。信号“同步时间”在线计数器702计数TX帧和该TX帧的最小垂直后肩时间的组合有效部分的流逝时间之后改变为有效。信号“同步时间”在TX帧的垂直消隐区间期满或复位信号清除线计数器时变为无效。信号“同步时间”变为无效导致读取TX帧n+1。然而,信号“现在同步”在信号“同步时间”尚未处于有效状态时进入有效状态。相应地,信号“TX帧n+1”的垂直消隐时间不为了尝试使得与信号“RX帧n+1”对齐而被缩短。
例如,对于1280x800像素分辨率屏幕,信号“同步时间”在线计数器702(图7)检测到已计数了821条水平线时转换到有效状态。计数821条线表示一帧以及TX帧的最小后肩时间的组合有效部分的流逝时间。
信号“TX数据启用”(图7中的信号“TXDE”)生成器706在下一像素时钟期间生成数据启用信号(TXDE)。这使得TX帧n+1从帧缓冲器的开始处被读取。
图9描绘了其中信号“RX帧n+1”转换到有效状态在正好位于信号“TX帧n+1”转换到有效状态之前的“同步时间”窗口内进行的示例。在将RX帧的n+1的第一线(或其他线)写入帧缓冲器结束之后生成信号“现在同步”。这使得帧读取指针落后于帧写入指针。当在信号“同步时间”已处于有效状态的情况下信号“现在同步”进入有效状态时,信号“复位”(图7)被置为有效状态。信号“复位”变为有效状态通过使从帧缓冲器读出接收到的帧“TX帧n+1”位于将帧“RX帧n+1”写入帧缓冲器的大约1条线之后来使得时序生成器704截断垂直消隐区间。在其他实施例中,可实现一条线以上的差异。这使得帧读取指针落后于帧写入指针。此外,当在信号“同步时间”已处于有效状态的情况下信号“现在同步”进入有效状态时,信号“锁定”从无效变为有效状态,从而指示TX帧现在被锁定到RX帧。在同步之后,如同连续捕捉情形一样,由于“复位”信号每帧都在“锁定”信号变为有效之后发生,因此来自帧缓冲器的帧(TX帧)的垂直消隐区间时间将等于来自显示接口的帧(RX帧)的垂直消隐区间时间。
图7的系统可用于在其中TCONVBI小于源VBI的领先情景中同步来自帧缓冲器的帧与来自诸如显示接口之类的源的帧。在同步点位于窗口内并且切换在下一“源_VDE”的上升沿之前进行时,来自TCON帧缓冲器的帧的VBI可被增大到该帧的最大VBI。替换地,在同步点位于窗口内时,切换在该同步点进行。
图10描绘了可用于确定何时从显示来自第一源的帧切换到显示来自第二源的帧的过程的示例流程图。第一源可以是帧缓冲器,而第二源可以是从图形引擎接收帧的显示接口。图10的过程可由主机系统而非TCON执行。
框1002包括执行来自不同源的帧的对齐。例如,先前描述的技术可用于确定何时提供来自第二源的帧的显示。对齐可在各种条件下进行。例如,若来自第一源的帧的结束可在来自第二源的帧的末尾的时间窗口内进行,则在来自第二源的帧的下一开始,来自第二源的帧可被提供用于显示。在另一情景中,来自第一和第二源的帧被存储在帧缓冲器中,并且在来自第一源的帧的结束可在来自第二源的帧的结束的时间窗口内进行时,则在来自第一源的下一帧之后,来自第一源的帧之间的垂直消隐区间被设为匹配来自第二源的帧的垂直消隐区间。在又一情景中,不管是否已完整提供来自第一源的整个帧用于显示,垂直消隐区间和来自第二源的帧被立即输出。
框1004包括确定是否实现了对齐。若实现了对齐,则框1006跟在框1004之后。若没有实现对齐,则框1004跟在框1006之后。在处理器上运行的显示驱动器可读取与显示面板相关联的状态寄存器以确定是否已进行时序对齐。状态寄存器可位于显示面板的存储器中或主机系统的存储器中。若显示端口规范被用作与该面板的接口,则状态寄存器可位于显示面板的存储器中。
框1006包括确定是否重新进入自刷新显示模式。自刷新显示模式可涉及重复地显示来自帧缓冲器的图像。自刷新显示模式可在视频的另一源断开连接或提供静态图像时使用。参照于2008年11月18日提交的序列号为12/313,257、题为“techniquestocontrolselfrefreshdisplayfunctionality(用于控制自刷新显示功能的技术)”的美国专利申请(代理人案号P27581)描述的技术可用于确定是否进入自刷新显示模式。在框1006之后,执行框1004。
在一些实现中,尽管未描绘,在框1006和1008之间可进行对是否仍维持对齐的检查。该检查可通过确定来自第一源的帧的垂直消隐区域的开始是否在来自第二源的帧的垂直消隐区域的开始的时间窗口内来执行。该检查可包括确定来自第一和第二源的帧的垂直消隐区域在长度上是否大致相等。可执行关于是否仍存在导致框1002中的对齐的条件的其他检查。
来自第二源的帧被存储到第一源中并被输出以供显示。例如,来自显示接口的帧被存储到帧缓冲器中并根据帧缓冲器的时序控制器的时序从帧缓冲器读出。然而,在从输出来自帧缓冲器的帧切换到输出来自显示接口的帧时,来自显示接口的帧的内容可能与从帧缓冲器输出的帧的内容显著不同。框1008可用于甚至在实现了对齐的情况下在从显示来自第一源的帧切换到显示来自第二源的帧时避免可见假信号。如前所述,来自第一和第二源的帧的对齐可有助于避免在从显示来自第一源的帧改变为来自第二源的帧时的可见不连续性。框1008评价将在允许来自第二源(而非来自第一源)的直接输出之后提供的来自第二源的一个或多个帧是否与来自第一源的图像相似。因此,若来自第二源的一个或多个帧与从第一源输出的一个或多个帧相似,在切换到来自第二源的直接输出时可避免可见假信号或场景突变。参照图1,MUX104切换到直接从第二源输出帧。
再参照图10,框1008包括确定是否有任何新图像从第二源可用。有各种方式来确定是否有新图像从第二源可用。例如,图形引擎可使用后缓冲器来存储目前由图形引擎处理的图像内容并且还使用前缓冲器来存储可用于显示的图像内容。图形引擎可在图像可用于显示之后将对后缓冲器的指定改为前缓冲器并将对前缓冲器的指定改为后缓冲器。在图形引擎改变指定时,已进行前缓冲器更新并且新图像可用于显示。若尚未进行前缓冲器更新,则来自显示接口的图像被视为与帧缓冲器中的图像相似。因此,在一些情形中,指定的改变指示图形引擎已呈现了新图像。
在一些情形中,框1008包括经修改图形驱动器捕捉请求图像处理的任何指令。图形驱动器可以是操作系统与图形处理单元之间的媒介。驱动器可被修改以捕捉某些有效命令,诸如绘制矩形命令或指示渲染另一图像的其他命令。捕捉指令可包括图形驱动器,用于标识某些函数调用并在寄存器中指示某些函数被调用。若寄存器为空,则第二源没有提供新图像且来自显示接口的图像被视为与帧缓冲器中的图像相似。
在一些情形中,框1008包括图形处理硬件使用命令队列,其中所存储的微级指令将执行图像呈现。若该队列为空,则第二源没有提供新图像且来自显示接口的图像被视为与帧缓冲器中的图像相似。
在一些情形中,框1008包括图形处理单元将被处理图像的结果写入存储器中的地址范围。图形驱动器或其他逻辑可确定是否已对该地址范围作出任何写入。若尚未进行写入,则第二源没有提供新图像且来自显示接口的图像被视为与帧缓冲器中的图像相似。
在一些情形中,框1008包括图形驱动器指示中央处理单元或执行图形处理单元的通用计算命令以将来自第一源的帧与来自第二源的帧逐个区域作比较。可基于该比较作出是否有新帧从第二源可用的确定。相应地,进行关于立即从帧缓冲器输出的帧(帧1)与将紧跟在帧1之后的来自显示接口的帧(帧2)有多大差别的评价。若帧1和帧2相似,则来自显示接口的图像被视为与帧缓冲器中的图像相似。
关于图形引擎是否已渲染新图像的确定可以是立即决定或者可以基于对时间窗口上的条件的检查来作出。例如,时间窗口的宽度可为垂直消隐区间。
若有新图像从第二源可用,则框1006跟在框1008之后。若没有新图像从第二源可用,则框1010跟在框1008之后。框1010可跟在框1008之后以允许输出来自第二源的帧而非来自第一源的帧。
框1010包括将来自第一源的帧的显示切换到第二源。在一些情形中,时序控制器的多路复用器(例如,图1的MUX104)被配置成允许输出来自第二源的帧。来自第二源的帧可被写入帧缓冲器并从帧缓冲器读出,直至既满足时序对准,且从第二源显示的图像与立即从帧缓冲器读出的图像相似。
在一些情形中,由图形引擎驱动的专用控制线可使得MUX切换输出来自第一源或第二源的帧或反之。控制线可以是写入。
在一些情形中,图形引擎可在AUX信道上传送消息或传送显示端口接口的辅助数据分组以命令显示器切换输出来自第一源或第二源的帧或反之。
此外,框1010允许允许将帧缓冲器断电并且对诸如锁相环和触发器之类的时钟相关电路进行时钟门控(即,不提供时钟信号)。对时序同步器、存储器控制器和仲裁器、时序生成器110、写入地址和控制、读取地址和控制、写入FIFO和速率转换器、以及读取FIFO和速率转换器108(图1)进行功率门控(即,移除偏置电压和电流)。
图11描绘了从本地刷新转换到流送模式中涉及的时序信号和状态的示例。在1102,第二源暂时停止更新用于显示的图像。结果,进入本地刷新的行为模式。本地刷新可包括重复地显示存储在帧缓冲器本地的图像。“时序已对准”变为无效指示显示设备的时序而非第二源的时序被用于生成本地图像。在进入本地刷新之前,“存储器写入”指示来自第一源的帧被存储到帧缓冲器中。在进入本地刷新之后,帧缓冲器不被写入。在1102,“存储器读取”指示帧缓冲器中本地存储的图像被读出以供显示。
在1104,由于第二源提供已更新的图像,因此退出本地刷新的行为模式并进入流送模式。存储器写入指示帧缓冲器存储来自第二源的图像。存储器读取指示帧缓冲器中本地存储的图像被读出并被显示。在进入流送模式之后,来自第二源的图像被存储到帧缓冲器中并根据显示设备的时序而非第二源的时序从帧缓冲器读出。
在1106,来自第二源的帧被直接输出以供显示且帧缓冲器不被用于输出用于显示的帧。“时序已对齐”变为有效指示在从第一源(即,帧缓冲器)输出的帧和从第二源输出的帧的边缘之间进行对齐。此外,基于框1008(图10),从帧缓冲器读取的图像与来自第二源的图像相似。相应地,在切换到来自第二源的直接输出时,可见假信号或突变可能不可见。存储器写入指示帧缓冲器停止存储来自第二源的帧。存储器读取指示不再从帧缓冲器读取。
图12描绘根据一实施例的系统200。系统1200可包括诸如主机系统1202的源设备以及目标设备1250。主机系统1202可包括具有多个核的处理器1210、主机存储器1212、存储1214和图形子系统1215。芯片组1205可通信地耦合主机系统1202中的设备。图形子系统1215可处理视频和音频。主机系统1202还可包括用于与其他设备通信的一个或多个天线以及耦合到该一个或多个天线的无线网络接口(未示出),或者包括有线网络接口(未示出)。
在一些实施例中,处理器1210可至少以参照于2008年11月18日提交的题为“techniquestocontrolselfrefreshdisplayfunctionality(用于控制自刷新显示功能的技术)”的共同待审美国专利申请序列号12/313,257(代理人案号P27581)描述的方式决定何时将目标设备1250的帧缓冲器断电。
例如,主机系统1202可使用通过接口1245传送的扩展分组向目标设备1250传送命令以捕捉图像和将组件断电。接口1245可包括主链路和AUX信道,两者皆在视频电子标准协会(VESA)显示端口标准第1版、修订1a(2008)中描述。在各个实施例中,主机系统1202(例如,图形子系统1215)可至少以参照于2008年9月29日提交的题为“ProtocolextensionsinaDisplayPortcompatibleinterface(显示端口兼容接口中的协议扩展)”的共同待审美国专利申请序列号12/286,192(代理人案号P27579)描述的方式构造和传送通信给目标设备1250。
目标设备1250可以是具有显示视觉内容和广播音频内容的能力的显示设备。目标设备1250可包括图1中用于显示来自帧缓冲器或其他源的帧的系统。例如,目标设备1250可包括控制逻辑,诸如控制像素写入的时序控制器(TCON)以及指导目标设备1250的操作的寄存器。
本文描述的图形和/或视频处理技术可在各种硬件架构中实现。例如,图形和/或视频功能可集成在芯片组内。替换地,可以使用分立的图形和/或视频处理器。作为另一实施例,图形和/或视频功能可以由包括多核处理器在内的通用处理器来实现。在又一实施例中,这些功能可以在诸如手持计算机或带显示器的移动电话之类的消费电子设备中实现。
本发明的各实施例可以作为以下各项中的任一个或其组合来实现:使用主板来互连的一个或多个微芯片或集成电路、硬连线逻辑、由存储器设备存储并由微处理器执行的软件、固件、专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)。术语“逻辑”可包括,作为示例,软件或硬件和/或软件和硬件的组合。
本发明的各实施例可作为例如计算机程序产品来提供,该计算机程序产品可包括其上存储有机器可执行指令的一个或多个机器可读机制,该指令在由诸如计算机、计算机网络或其他电子设备等一个或多个机器执行时可使得该一个或多个机器执行根据本发明的实施例的操作。机器可读介质可包括,但不限于,软盘、光盘、CD-ROM(压缩盘-只读存储器)、以及磁光盘、ROM(只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储机器可执行指令的其它类型的介质/机器可读介质。
附图和以上描述给出了本发明的各示例。尽管被描绘为多个不同的功能项,但本领域技术人员将理解,这些元件中的一个或多个可被很好地组合成单个功能元件。或者,某些元件可被分成多个功能元件。来自一个实施例的元件可被添加到另一个实施例。例如,此处所描述的各过程的次序可被改变并且不限于此处所描述的方式。而且,任何流程图的动作都不必以所示次序来实现;也不一定需要执行所有动作。同样,不依赖于其它动作的那些动作可以与其它动作并行执行。然而,本发明的范围绝不由这些具体示例来限定。诸如结构、尺寸和材料使用方面的区别等众多变型,无论是否是在本说明书中显式地给出的,都是可能的。本发明的范围至少与所附权利要求书中所给出的一样宽泛。
Claims (18)
1.一种由计算机实现的方法,包括:
确定来自第一源的帧与来自第二源的帧是否时序对齐;
将来自所述第二源的帧写入所述第一源;
提供来自所述第一源的帧以供显示;
确定来自所述第一源的帧与来自所述第二源的帧是否相似;以及
响应于确定来自所述第一源的帧与来自所述第二源的帧相似且来自所述第一源的帧与来自所述第二源的帧时序对齐,选择性地允许显示来自所述第二源的帧,其中确定来自第一源的帧与来自第二源的帧是否相似至少包括捕捉被选定的有效的绘制或渲染命令且在寄存器中指示被选定命令中的一个或多个被调用,并且当所述寄存器为空时,则确定来自第一源的帧与来自第二源的帧相似。
2.如权利要求1所述的方法,其特征在于,所述第一源包括显示器的帧缓冲器,而所述第二源包括显示接口。
3.如权利要求1所述的方法,其特征在于,所述确定来自所述第一源的帧与来自所述第二源的帧是否相似包括:
确定在来自所述第一源的帧与来自所述第二源的帧时序对齐之后是否已进行任何图形引擎缓冲器更新。
4.如权利要求1所述的方法,其特征在于,所述确定来自所述第一源的帧与来自所述第二源的帧是否相似包括:
确定用于存储图像渲染命令的命令队列是否为空。
5.如权利要求1所述的方法,其特征在于,所述确定来自所述第一源的帧与来自所述第二源的帧是否相似包括:
确定在来自所述第一源的帧与来自所述第二源的帧时序对齐之后是否进行了将任何图像写入存储器中的地址块。
6.如权利要求1所述的方法,其特征在于,所述确定来自所述第一源的帧与来自所述第二源的帧是否相似在来自所述第一源的帧的垂直或水平消隐区间进行。
7.如权利要求1所述的方法,其特征在于,所述确定来自所述第一源的帧与来自所述第二源的帧是否相似在显示设备中进行。
8.如权利要求1所述的方法,其特征在于,所述确定来自所述第一源的帧与来自所述第二源的帧是否相似在图形引擎中进行。
9.如权利要求1所述的方法,其特征在于,确定来自第一源的帧与来自第二源的帧是否时序对齐包括确定来自所述第一源的帧的垂直消隐区间的开始是否在来自所述第二源的帧的垂直消隐区间的时间窗口内。
10.一种用于对齐帧数据的系统,包括:
主机系统,包括图形引擎和存储器;
帧缓冲器;
与所述帧缓冲器通信地耦合的显示器;
将所述图形引擎通信地耦合到所述显示器的显示接口;
用于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧是否对齐的逻辑;
用于将来自所述图形引擎的帧写入所述帧缓冲器的逻辑;
用于提供来自所述帧缓冲器的帧以供显示的逻辑;
用于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧是否相似的逻辑;以及
用于响应于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧相似且来自所述帧缓冲器的帧与来自所述图形引擎的帧对齐来选择性地允许显示来自所述图形引擎的帧的逻辑,其中用于确定所述帧缓冲器的帧与来自所述图形引擎的帧是否相似的逻辑至少用于捕捉一个或多个被选定的有效绘制或渲染命令且在寄存器中提供关于被选定命令中的一个或多个被调用的指示,并且当所述寄存器为空时,则确定所述帧缓冲器的帧与来自所述图形引擎的帧相似。
11.如权利要求10所述的系统,其特征在于,所述显示接口至少与显示端口规范兼容。
12.如权利要求10所述的系统,其特征在于,所述显示接口包括无线网络接口。
13.如权利要求10所述的系统,其特征在于,所述用于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧是否相似的逻辑用于确定在来自所述图形引擎的帧与来自所述帧缓冲器的帧对齐之后是否已进行任何图形引擎缓冲器更新。
14.如权利要求10所述的系统,其特征在于,所述用于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧是否相似的逻辑用于确定用于存储图像渲染命令的命令队列是否为空。
15.如权利要求10所述的系统,其特征在于,所述用于确定来自所述帧缓冲器的帧与来自所述图形引擎的帧是否相似的逻辑用于确定在来自所述图形引擎的帧与来自所述帧缓冲器的帧对齐之后是否进行了将任何图像写入存储器中的地址块。
16.如权利要求10所述的系统,其特征在于,还包括:
无线网络接口,其通信地耦合到所述主机系统且用于接收视频以及将视频存储到存储器中。
17.如权利要求10所述的系统,其特征在于,所述显示器包括用于选择性地允许显示来自所述图形引擎的帧的逻辑。
18.如权利要求10所述的系统,其特征在于,所述主机系统包括用于选择性地允许显示来自所述图形引擎的帧的逻辑。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/655,389 US8643658B2 (en) | 2009-12-30 | 2009-12-30 | Techniques for aligning frame data |
US12/655,389 | 2009-12-30 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010622960.3A Division CN102117594B (zh) | 2009-12-30 | 2010-12-24 | 用于对齐帧数据的技术 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103730103A CN103730103A (zh) | 2014-04-16 |
CN103730103B true CN103730103B (zh) | 2016-06-29 |
Family
ID=44186963
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010622960.3A Expired - Fee Related CN102117594B (zh) | 2009-12-30 | 2010-12-24 | 用于对齐帧数据的技术 |
CN201410007735.7A Expired - Fee Related CN103730103B (zh) | 2009-12-30 | 2010-12-24 | 用于对齐帧数据的方法和系统 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010622960.3A Expired - Fee Related CN102117594B (zh) | 2009-12-30 | 2010-12-24 | 用于对齐帧数据的技术 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8643658B2 (zh) |
KR (1) | KR101260426B1 (zh) |
CN (2) | CN102117594B (zh) |
TW (1) | TWI419145B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4581012B2 (ja) * | 2008-12-15 | 2010-11-17 | 株式会社東芝 | 電子機器、及び表示制御方法 |
KR20100104804A (ko) * | 2009-03-19 | 2010-09-29 | 삼성전자주식회사 | Ddi, ddi 제공방법 및 상기 ddi를 포함하는 데이터 처리 장치 |
JP5793869B2 (ja) * | 2010-03-05 | 2015-10-14 | 株式会社リコー | 伝送管理システム、伝送管理方法、及び伝送管理プログラム |
US9361824B2 (en) * | 2010-03-12 | 2016-06-07 | Via Technologies, Inc. | Graphics display systems and methods |
US8730251B2 (en) * | 2010-06-07 | 2014-05-20 | Apple Inc. | Switching video streams for a display without a visible interruption |
US9052902B2 (en) * | 2010-09-24 | 2015-06-09 | Intel Corporation | Techniques to transmit commands to a target device to reduce power consumption |
US20120147020A1 (en) * | 2010-12-13 | 2012-06-14 | Ati Technologies Ulc | Method and apparatus for providing indication of a static frame |
CN102625110B (zh) * | 2012-03-30 | 2014-08-20 | 天津天地伟业物联网技术有限公司 | 视频数据的缓存系统及缓存方法 |
US9183618B2 (en) * | 2012-05-09 | 2015-11-10 | Nokia Technologies Oy | Method, apparatus and computer program product for alignment of frames |
US9135672B2 (en) | 2013-05-08 | 2015-09-15 | Himax Technologies Limited | Display system and data transmission method thereof |
TWI493537B (zh) * | 2013-06-05 | 2015-07-21 | Himax Tech Ltd | 顯示系統及其資料傳遞方法 |
TWI514358B (zh) * | 2013-08-23 | 2015-12-21 | Himax Tech Ltd | 顯示系統及其資料傳遞方法 |
US9377845B2 (en) * | 2014-05-09 | 2016-06-28 | Lenovo (Singapore) Pte. Ltd. | Frame buffer power management |
CN105409229B (zh) * | 2014-05-28 | 2019-12-06 | 索尼公司 | 信息处理装置及信息处理方法 |
TWI549105B (zh) * | 2014-09-03 | 2016-09-11 | 友達光電股份有限公司 | 具動態調整輸出之顯示驅動方法及其顯示裝置 |
US10074203B2 (en) | 2014-12-23 | 2018-09-11 | Synaptics Incorporated | Overlay for display self refresh |
CN105208467B (zh) * | 2015-08-20 | 2018-05-29 | 电子科技大学 | 宽带接入网系统的帧对齐装置 |
CN105704445B (zh) * | 2016-01-19 | 2018-12-07 | 浙江大华技术股份有限公司 | 一种摄像机的升级方法 |
CN109697964B (zh) * | 2017-10-23 | 2021-04-23 | 奇景光电股份有限公司 | 时序控制器装置及其垂直起始脉冲产生方法 |
US10665210B2 (en) * | 2017-12-29 | 2020-05-26 | Intel Corporation | Extending asynchronous frame updates with full frame and partial frame notifications |
US10891887B2 (en) * | 2018-09-28 | 2021-01-12 | Intel Corporation | Frame-level resynchronization between a display panel and a display source device for full and partial frame updates |
TWI707339B (zh) * | 2019-08-27 | 2020-10-11 | 瑞昱半導體股份有限公司 | 影像處理電路以及影像處理方法 |
CN115699158A (zh) * | 2020-06-23 | 2023-02-03 | 高通股份有限公司 | 用于显示器的图像生成的功率需求降低 |
US20220189435A1 (en) * | 2020-12-15 | 2022-06-16 | Intel Corporation | Runtime switchable graphics with a smart multiplexer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7268755B2 (en) * | 2003-03-25 | 2007-09-11 | Intel Corporation | Architecture for smart LCD panel interface |
CN101491090A (zh) * | 2006-08-10 | 2009-07-22 | 英特尔公司 | 用于同步显示流的方法和系统 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027212A (en) | 1989-12-06 | 1991-06-25 | Videologic Limited | Computer based video/graphics display system |
US5821924A (en) | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
TW243523B (en) | 1993-04-26 | 1995-03-21 | Motorola Inc | Method and apparatus for minimizing mean calculation rate for an active addressed display |
EP0734011A3 (en) | 1995-03-21 | 1999-01-20 | Sun Microsystems, Inc. | Field synchronization of independent frame buffers |
US6331856B1 (en) | 1995-11-22 | 2001-12-18 | Nintendo Co., Ltd. | Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing |
US5909225A (en) | 1997-05-30 | 1999-06-01 | Hewlett-Packard Co. | Frame buffer cache for graphics applications |
JPH1166340A (ja) | 1997-08-20 | 1999-03-09 | Sega Enterp Ltd | 画像処理装置、画像処理方法及び画像処理プログラムを記録した記録媒体 |
US6657634B1 (en) | 1999-02-25 | 2003-12-02 | Ati International Srl | Dynamic graphics and/or video memory power reducing circuit and method |
JP2001016221A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | ネットワークシステム、電子機器及び電源制御方法 |
JP2001016222A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | ネットワークシステム、電子機器及び電源制御方法 |
US6967659B1 (en) | 2000-08-25 | 2005-11-22 | Advanced Micro Devices, Inc. | Circuitry and systems for performing two-dimensional motion compensation using a three-dimensional pipeline and methods of operating the same |
EP1262939B1 (en) | 2001-05-31 | 2012-02-01 | Nokia Corporation | Method and apparatus for updating a frame buffer with reduced power consumption |
US6966009B1 (en) * | 2001-08-28 | 2005-11-15 | Tellabs Operations, Inc. | System and method for aligning data in a network environment |
US7558264B1 (en) | 2001-09-28 | 2009-07-07 | Emc Corporation | Packet classification in a storage system |
US7017053B2 (en) | 2002-01-04 | 2006-03-21 | Ati Technologies, Inc. | System for reduced power consumption by monitoring video content and method thereof |
US6894692B2 (en) * | 2002-06-11 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | System and method for sychronizing video data streams |
JP3783686B2 (ja) | 2003-01-31 | 2006-06-07 | セイコーエプソン株式会社 | 表示ドライバ、表示装置及び表示駆動方法 |
FI114882B (fi) | 2003-04-30 | 2005-01-14 | Nokia Corp | Kuvakehysten päivityksen synkronointi |
US7839860B2 (en) | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
KR100559025B1 (ko) | 2003-05-30 | 2006-03-10 | 엘지전자 주식회사 | 홈 네트워크 관리 시스템 |
JP2005027120A (ja) | 2003-07-03 | 2005-01-27 | Olympus Corp | 双方向データ通信システム |
US7535478B2 (en) | 2003-12-24 | 2009-05-19 | Intel Corporation | Method and apparatus to communicate graphics overlay information to display modules |
JP2006047412A (ja) | 2004-07-30 | 2006-02-16 | Sanyo Electric Co Ltd | インターフェース装置及び同期調整方法 |
JP2006268738A (ja) | 2005-03-25 | 2006-10-05 | Sanyo Electric Co Ltd | 情報処理装置、修正プログラム生成方法および修正プログラム生成プログラム |
US7813831B2 (en) | 2005-06-09 | 2010-10-12 | Whirlpool Corporation | Software architecture system and method for operating an appliance in multiple operating modes |
US7397478B2 (en) | 2005-09-29 | 2008-07-08 | Intel Corporation | Various apparatuses and methods for switching between buffers using a video frame buffer flip queue |
JP4581955B2 (ja) | 2005-10-04 | 2010-11-17 | ソニー株式会社 | コンテンツ伝送装置及びコンテンツ伝送方法、並びにコンピュータ・プログラム |
JP4640824B2 (ja) | 2006-01-30 | 2011-03-02 | 富士通株式会社 | 通信環境の測定方法、受信装置、及びコンピュータプログラム |
JP2007286351A (ja) | 2006-04-17 | 2007-11-01 | Funai Electric Co Ltd | 液晶表示装置及び表示装置 |
US8004535B2 (en) * | 2006-06-01 | 2011-08-23 | Qualcomm Incorporated | Apparatus and method for selectively double buffering portions of displayable content |
KR100786509B1 (ko) | 2006-06-08 | 2007-12-17 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그의 구동방법 |
US20080055318A1 (en) * | 2006-08-31 | 2008-03-06 | Glen David I J | Dynamic frame rate adjustment |
JP2008084366A (ja) | 2006-09-26 | 2008-04-10 | Sharp Corp | 情報処理装置及び録画システム |
JP4176122B2 (ja) | 2006-10-24 | 2008-11-05 | 株式会社東芝 | サーバ端末、画面共有方法およびプログラム |
US20080143695A1 (en) | 2006-12-19 | 2008-06-19 | Dale Juenemann | Low power static image display self-refresh |
US7917784B2 (en) | 2007-01-07 | 2011-03-29 | Apple Inc. | Methods and systems for power management in a data processing system |
JP2008182524A (ja) | 2007-01-25 | 2008-08-07 | Funai Electric Co Ltd | 映像音声システム |
TWI354981B (en) * | 2007-01-29 | 2011-12-21 | Qisda Corp | Method and related device of increasing efficiency |
KR20080090784A (ko) | 2007-04-06 | 2008-10-09 | 엘지전자 주식회사 | 전자 프로그램 정보 제어 방법 및 수신 장치 |
US20090079746A1 (en) * | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
US8767952B2 (en) | 2007-12-17 | 2014-07-01 | Broadcom Corporation | Method and system for utilizing a single connection for efficient delivery of power and multimedia information |
CN101971617B (zh) * | 2007-12-20 | 2015-12-02 | Ati技术无限责任公司 | 具有视频来源装置与视频接收装置的系统中的调整视频处理 |
WO2010147276A1 (en) | 2009-06-16 | 2010-12-23 | Lg Electronics Inc. | Method of controlling devices and tuner device |
-
2009
- 2009-12-30 US US12/655,389 patent/US8643658B2/en not_active Expired - Fee Related
-
2010
- 2010-12-13 TW TW099143485A patent/TWI419145B/zh not_active IP Right Cessation
- 2010-12-24 CN CN201010622960.3A patent/CN102117594B/zh not_active Expired - Fee Related
- 2010-12-24 CN CN201410007735.7A patent/CN103730103B/zh not_active Expired - Fee Related
- 2010-12-24 KR KR1020100134783A patent/KR101260426B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7268755B2 (en) * | 2003-03-25 | 2007-09-11 | Intel Corporation | Architecture for smart LCD panel interface |
CN101491090A (zh) * | 2006-08-10 | 2009-07-22 | 英特尔公司 | 用于同步显示流的方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
TW201140555A (en) | 2011-11-16 |
CN102117594B (zh) | 2014-02-12 |
KR20110079521A (ko) | 2011-07-07 |
TWI419145B (zh) | 2013-12-11 |
CN102117594A (zh) | 2011-07-06 |
US20110157202A1 (en) | 2011-06-30 |
KR101260426B1 (ko) | 2013-05-07 |
CN103730103A (zh) | 2014-04-16 |
US8643658B2 (en) | 2014-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103730103B (zh) | 用于对齐帧数据的方法和系统 | |
CN102117595B (zh) | 用于对齐帧数据的技术 | |
CN101371292B (zh) | 用于控制立体眼镜遮光器的系统和方法 | |
KR101025343B1 (ko) | 스테레오 글래스 셔터를 제어하는 시스템, 방법, 및 컴퓨터 판독 가능 기록 매체 | |
KR101320758B1 (ko) | 수 개의 비디오 이미지들의 무결절성 디스플레이 마이그레이션 | |
CN102725743B (zh) | 用于控制显示活动的技术 | |
US6844879B2 (en) | Drawing apparatus | |
JPH1152940A (ja) | マルチディスプレイ立体コンピュータグラフィックスシステムにおける左右チャンネル表示と垂直リフレッシュの同期 | |
US8194065B1 (en) | Hardware system and method for changing a display refresh rate | |
US9087473B1 (en) | System, method, and computer program product for changing a display refresh rate in an active period | |
EP1484737A1 (en) | Display controller | |
US20150235342A1 (en) | Memory control device, mobile terminal, and computer-readable recording medium | |
CN114153416B (zh) | 一种显示控制的方法及相关装置 | |
CN111818380B (zh) | 一种微型显示单元交互式同步影像显示方法及显示系统 | |
US11803346B2 (en) | Display device and method for controlling display device | |
US20110292292A1 (en) | Method and apparatus for displaying video data | |
US6999089B1 (en) | Overlay scan line processing | |
US20060038830A1 (en) | System and method for continuously tracing transfer rectangles for image data transfers | |
CN111133741A (zh) | 一种拼接墙视频信号同步方法、装置和系统 | |
CN111836037A (zh) | 一种微型显示器3d自动调适影像显示系统及方法 | |
US20070146546A1 (en) | Display control device and display control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160629 Termination date: 20181224 |