CN1037236A - 电荷耦合器件 - Google Patents

Abstract

在CCD排列中，例如，二维图象传感器，通常以 两个(或多个)水平寄存器的形式提供输出寄存器。 通过水平寄存器之间的横向连接，把电荷包从一个水 平寄存器传送到另一个水平寄存器。为了避免在横 向传输时由于窄沟道效应造成的延时，在相邻时钟电 极的减小处，把相邻横向连接的第一个水平寄存器的 电极加宽。这些加宽了的电极可以是梯形，其结果， 在这些电极下面，感应出附加的漂移场。

Description

本发明涉及至少包含两个传输沟道的半导体电荷耦合器件，该沟道被限定在表面处，彼此相邻，具有平行的电荷传输方向，在表面上形成时钟电极的各排，沿电荷传输沟道的纵向方向延伸，用于施加时钟电压，可控制地存贮代表位于电荷传输沟道中的电荷存贮区的电荷包信号，还用于当在两个电荷传输沟道之间至少形成一个连接沟道时，把电荷包从一个电荷存贮区传到下一个电荷存贮区，由沟道限制区限制该沟道，并且通过连接沟道，把电荷包从第一个电荷传输沟道的一个电荷存贮区传到第二个电荷传输沟道。

本器件可能形成两维电荷耦合图象传感器排列的水平输出寄存器的部分，这种结构对本发明是特别重要的。这种图象传感器排列包含垂直电荷传输沟道的系统，通过其沟道，表示图象信息的电荷包在各行中并行传输到读出寄存器，然后通过水平读出寄存器，在它的输出端，电荷包会以串行方式被读出。众所周知，关于水平读出寄存器，最好有两个或三个相邻电荷传输沟道，在电荷包被传输到输出端以前，图象行的电荷包被分配给这两个或三个传输沟道。这样的一种排列，特别从“High    Density    Frame    Transfer    Image    Sensor”of    Beek    et    al，published    in“Proceedings    of    the    Fourteenth    Conference    on    Solid    State    Devices”Tokyo    1982    Japanese    Journal    of    Appl.phys.，Vol，22，（1983），Suppl，22-1，pp.109/112一文中已经公知了。这篇文献的图5表示出了有三个并行沟道的水平读出寄存器。

在开头的段落里，描述了一种电荷耦合器件，该器件至少有两个相邻电荷传输沟道和在这些沟道之间至少有一个连接沟道，该器件不仅可用在两维图象传感器中，而且也可用在其它类型的器件中，例如：用于线型传感器中。这种类型的传感器，例如：可以被用在传真应用方面，基本上包含一个单行光敏元件或者象素。为了读出的目的，两个（或更多）电荷传输沟道可以形成在行的任何一侧。象素之间的间距因此可能是电荷耦合器件中比特（bits）间距的4倍，这关系到解象能力方面，常是所希望的。在开头的段落里，描述的这种电荷耦合器件被使用在这种排列中，仅仅为了信号处理目的。虽然本发明特别描述了有关二维图象传感器，但是应当考虑到本发明不应限于本排列的这种类型。

特别是在上述文献中描述过的这种类型的图象传感器中，每次相应于例如电视显示设备的行象素电荷包行，被从存贮器中引入水平读出寄存器。为从并行部分转换到水平读出寄存器，以及为把电荷包分配给三个水平沟道所需要的时间周期是由行图扫描时间决定，例如那是12μm。

实际上发现，把电荷包分配给三个水平沟道是一项很关键的操作，而且至少因为利用标准时钟电压，行的回扫描时间周期太短，由于留下了电荷这个事实，使传输效率是太低了。

本发明的目的尤其是为了提供一种结构，通过该结构，在保持其它优良特性的同时，通过在传输沟道之间的连接沟道改善了传输。

本发明尤其是以对下列事实的承认识为基础：上述传输问题主要是由于连接沟道宽度窄小，当选取特殊的几何形状的时钟电极时，连接沟道可能被大大变宽。

按照本发明，在开头段落中所描述的这种电荷耦合器件，其特征是，与第一电荷传输沟道中所述的第一电荷存贮区相关连的时钟电极，至少在邻近连接沟道的那一侧要比在第一电荷传输沟道相邻电荷存贮区相关的时钟电极宽。

由于连接沟道的宽度和第一电荷传输沟道的时钟电极相邻侧的宽度相关，通过在其它时钟电极宽度的减小为条件来增加所说的宽度，也局部地增加连接沟道的宽度，那是可能的。已经发现，用这种方法，上述传输问题可能已经大部分被避免了。

所说的时钟电极可以是矩形的，因此在那种情况中，相对于其它时钟电极，扩大相对侧的延伸程度与邻近连接沟道侧的延伸程度相同。

优选实施例的特征是：与第一存贮电荷区相关的所述时钟电极，在邻近连接沟道侧的宽度，要比相对的另一侧有较大的宽度。对时钟电极合用的形状是梯形形状。通过改变着的宽度，在时钟电极下面产生一个电场，其结果，有利于使电极下面存贮的电荷在连接沟道方向上传输。

参考实施例和附图将更全面地描述本发明，其中：

图1表示包含三个水平读出寄存器的FT传感器的电路图。

图2用图解方法表示按照本发明的FT传感器中水平读出寄存器的部分平面图。

图3是这个结构沿线Ⅲ-Ⅲ的剖面图。

图4是图2沿线Ⅳ-Ⅳ的剖面图。

图5用图解方法以放大比例表示两个相邻水平寄存器和中间横向连接的部分平面图。

用图象传感器排列，将更全面地描述本发明，对比，做为例子，选择帧传输型（FT）传感器。然而，应当知道，例如不用对隔行扫描型传感器采取进一步措施，也可以利用本发明。图1表示-FT型传感器的电路图。传感器的主要部分由很多相邻的CCD沟道1构成，它们的传输方向从顶部延伸到底部。在图1中，用虚线表示的沟道限制区把沟道1相互分开。沟道1的系统被细分成两部分A和B，它分别表示要显示的辐射图象所要投射的传感器部分和在整个周期中产生的电荷图形所要存贮的存贮器部分，通常，借助于反射层保护存贮器部分B不受入射辐射的影响。由施加到电极2上面的时钟电压φA1和φB1控制电荷的存贮和电荷的传输，在图中仅用图解方法表示该电极。下标A和B分别表示传感器部分和存贮器部分。下标i表示相位、并且可以有，例如对于四相CCD，数值为可1、2、3或4。

借助水平寄存器C进行读出，在寄存器C中，电荷的传输从右向左。在这个实施例中，水平寄存器C是由三个横向沟道3、4和5组成，它们的输出被耦合到一个输出放大器6，可以在其输出端得到信号。根据具体情况，为代替3个沟道和寄存器，当然水平寄存器C也可以由两个或4个沟道组成。使用多路读出寄存器C代替一个单个寄存器有几个优点。按照这种连接法，人们能叙述出有关技术设计方面的更特殊的优点，事实上，由于目前有可能调整垂直寄存器A、B和水平寄存器C相互间的设计参数，获得上述优点。

这里没有进一步详述传感器部分A和存贮器部分B的细节，因为它们对于本发明不是主要的，如果需要，在一般众所周知的文献中，可以容易地得到。

当读出时，每次把电荷包的一个视频行从存贮器部分B传到水平读出寄存器C。以这样的一种方式，把电荷包分配到三个沟道的，例如，来自最左边的寄存器1和第4第7等寄存器1中的电荷包被存贮在水平沟道3中（通过箭头8用符号表示），在第2寄存器1和第5第8等寄存器1的电荷包被存贮在水平寄存器4中（箭头9）和来自第3第6第9等寄存器1的电荷包被存贮在水平寄存器5中（箭头10）。可以用很多方法实现这种传输，但是它们都有共同点：传输9到沟道4和传输10到沟道5，分别会发生要经过沟道3和经过沟道3和4，再以横向传到这些沟道的水平的主要传输方向。如在上面序言中已经叙述的那样，在给定的时间限制范围内，实现这种横向传输，常常是困难的，事实上常常意味着电荷被丢失，其结果是传输效率低。

图2是本发明的水平读出寄存器C的平面图。为了解释电路排列的结构，图2和图4分别表示沿线Ⅲ-Ⅲ和Ⅳ-Ⅳ的几个剖面图。图2表示在B部分和C部分之间的转变区中几个垂直的沟道1。沟道1由限制沟道区11相互分开，为了清楚的原因，在图中用灰色表示限制沟道区11。另外，电荷存贮电极12和转换电极13也被表示在图中。用已知方法可形成部分A、B和C中的两种电极做为布线系统，该系统由三个多晶硅层组成，电极13在第一层多Ч柚兄瞥桑缂?2在第二层多晶硅中制成。由图可见，按这样的方法安排电极，是为了彼此重迭，相互重迭的相邻电极，是由中间氧化层（没表示出）或别的介质材料彼此绝缘的。不同的多晶硅层在下文中将按先后次序简单地被表示出来、它们被规定为多晶硅Ⅰ，多晶硅Ⅱ，多晶硅Ⅲ。

在本实施例中，水平寄存器或沟道3、4和5构成三相CCD，不用进一步解释，就会知道，这些寄存器也可以形成为例如二相或者四相CCD。通过三个时钟线14、15和16施加时钟电压。例如由AL线条构成上述时钟线，每一个时钟线和三相当中的一个多晶硅电极相接触。水平沟道3由沟道限制器17（用灰色表示，象区域11一样）相互分开。为横向传输到纵方向，为了给三个沟道分配电荷包，在沟道限制器17中留下沟道18空着，通过它可能把电荷从沟道3传到沟道4，然后从沟道4传到沟道5。在该图中，在横向沟道18和沟道限制器17之间的限制由虚线表示。在上述沟道限制器17上面，设置转换栅19、1和19、2，横向沟道18和这些栅限定了在横向沟道18的下层部分的电荷存贮栅区。由多晶硅Ⅰ制成的这些栅，在横向沟道18的区域中有窄小的伸出部分，用于改善对横向沟道18的传输，特别在欧洲专利申请EP-AO，125、732中（PHN10676）描述了上述情况，以申请人的名义在1984年11月21日为公众审查进行公开。

与前述公开文献中表示的实施例相比较，其中，横向沟道18相对于传输栅19、1和19、2的纵向方向倾斜地延伸，而在本实施例中，横向沟道实际上是以直角向传输栅纵向方向延伸。于是，获得的优点是，横向传输一定会发生的跨越距离是尽可能的缩短了。如图中进一步表示的那样，横向沟道或连接区18从顶部到底部变宽，该方法是在较低的侧，可能成为存贮电荷的侧面，在该电荷存贮侧面中，能够存贮电荷包直到电荷被传输到邻近的水平沟道。

水平寄存器C的时钟电极在时钟线14-16和B部分之间延伸，以横向传输到水平沟道3、4和5的电荷传输方向。由多晶硅Ⅲ做成的电极20、22、24、26和由多晶硅Ⅱ做成的电极21、23、25横向超过多晶硅Ⅰ组成的转换栅19、1和19、2进行延伸，并重迭在由多晶硅Ⅰ做成的转换栅13上。以常规方法，通过玻璃层中的接触窗孔，把铝时钟线14、15和16提供给电极20-26。

如图所示，电极20-26在从沟道3到沟道4和从沟道4到沟道5的方向是相对的偏转了，每一次越过近似一个电极的距离，就传输通过横向沟道18的情况来说，该电极允许把电荷从一相移到另一相。

为了清楚起见，图3表示在转换栅19、2区域，这种排列的剖面图。做为例子，该排列具有P型表面区32的n型硅衬底区30，该排列的表面为31。在这P型区中形成n型表面区33，表面区33构成横向沟道18。沟道18由P型区32的中间部分相互分开，如果需要P型区32在区域34处的掺杂浓度可以增加，并且它构成沟道限制区17。由薄氧化层35复盖表面31、氧化层35形成栅介质层，在氧化层35上面，用多晶硅层（多硅晶Ⅰ）形成转换栅19、2，通过多晶硅层可调整沟道18中的电位。用氧化层36或其它适当的介质层复盖栅19、2，使之与电极20-26绝缘。

图4表示沿水平沟道4的一部分的剖面图。这个沟道由在P型区32中形成的一个n型区构成，该区与横向沟道18有相同的成分。这些区域的厚度和掺杂浓度是这样选择的，以便该器件能做为埋层沟道型的CCD进行工作。由多晶硅层Ⅱ形成时钟电极23、25和27，并且为多晶硅层Ⅲ形成的电极22、24、26所重迭，当涉及它的宽度时，术语“电极”在下文的意思是指电极的有效部分，即电极的这部分按照所施加的电压决定沟道4下层部分中的电位。也就是说，由多晶硅Ⅲ所形成的电极22、24、26的那些迭加在电极23、25等（多晶硅Ⅱ）上，因此其电极对于沟道4中的电位变化不做贡献的部分，并不成为有效电极宽度的一部分。有效电极22、24、26的宽度仅由位于介质层35上的电极部分决定。

如图2所示，如通常那样，时钟电极20-26的宽度都不相同，但是其尺寸按如下选定，使电极20、23、26至少在邻近横向沟道18的那边有一比中间存贮电极21和/或22为大的宽度。

在一个简单的实施例中，电极20-26能都取矩形的形状，电极20、23和26的宽度就要比电极21、22、24、25等的宽度大。但是在本实施例中，电极20-26在顶边实际上有相同的宽度，并且电极20、23、26等的宽度以电极21、22、24、25宽度的减小为条件下，在向下的方向逐渐增加。

图5表示电极几何形状的影响。在该图中，在沟道5、6和一个横向沟道18的上面，用图解的方法示出电极23-26。在图中，仅示出有效电极。为了清楚起见，没有示出重迭部分。如果说要有一个相对相等尺寸的常规矩形几何形状的话，虚线38就表示电极之间界线。在一个具体实施例中，电极26的宽度，即点L和O之间的距离，此时应是8μm。对于大约1.5/μm的情况，因为给定距离必须被维持在点L和O与横向沟道18的横向分界之间，因此，在电荷传输沟道5这边大约有5μm的宽度留给横向沟道18。这个宽度是那样的小，以致于在该位置，当电荷从沟道5传输到沟道6时，产生了狭沟道效应，它严重地阻碍电荷传输。如该图所示，以宽度KP大约是10μm加宽电极26，在为电极18保持相同的公差的条件下，沟道18的宽度MN能够增加到7μm，这种增加证明：上述传输问题是完全能够避免的。

电极的扩大是以维持电极（remaining    electrade）宽度的减少为条件，因为每一组三个电极平均间距相对垂直寄存器1的间距必须不能变化。为了尽可能减小电荷存贮容量的损失，使两个维持电极24、25的每一个，向下要变窄大约1μm直到横向沟道18一边大约为7μm的宽度。在上边，即在远离沟道18的一侧，电极24、25、26基本上有大约8μm的相同宽度。

电极26由于它的梯形形状，从上部到下部变宽：这种形状具有如下优点：在沟道5中感应出电场，该电场是这样指向的，使电极26下面存贮的电子被推向横向沟道18的方向，其结果，从沟道5到横向沟道18的传输受到有利的影响。

应当理解，本发明不限于这里描述的实施例，而在本发明的范围内，很多进一步的改变对于本技术领域中的技术人员都是可能的。

例如：寄存器4、5、6也可以由二相或四相CCD构成。寄存器4、5和6也可以具有用存贮电极和转换电极组成的电极系统，转换电极有相对地相同的宽度，相应于寄存器之间的横向沟道的电荷存贮电极有比维持电荷存贮电极为大的宽度。

在通过横向沟道仅仅连接两个水平寄存器的CCD中，也可以使用本发明。

而且，不仅在图象传感器中，而且在其它类型的电荷耦合器件中，也可以利用本发明。

除了埋层沟道型之外，电荷耦合器件还可以是表面传输型，在具有并联-开启-串联-输出结构的所有其他CCD排列中，象在隔行扫描型传感器、线传感器、SPS存贮器等采用两个或更多相邻输出寄存器的排列中，也可以使用本发明。

Claims (5)

1、一种半导体电荷耦合器件，包含限定在表面处的至少两个相邻电荷传输沟道，它们具有并行的电荷传输方向；两排时钟电极被形成在表面上，并且在电荷传输沟道的纵向方向上延伸，用以施加时钟电压，控制用电荷包表示的存贮信息，该电荷包位于电荷传输沟道中的电荷存贮区，还用以当在两个电荷传输沟道之间至少放置一个连接沟道时，把电荷包从一个电荷存贮区传输到下一个电荷存贮区，这些沟道由沟道限制区限制，并且通过连接沟道，电荷包能够被从第一个电荷传输沟道的一个电荷存贮区传送到第二个电荷传输沟道，其特征是与第一电荷传输沟道中所述第一电荷存贮区相关连的时钟电极的宽度，至少在连接沟道相邻的一侧，要比与第一电荷传输沟道中相邻电荷存贮区有关连的时钟电极宽。

2、如权利要求1所述的电荷耦合器件，其特征在，与第一电荷存贮区相关连的所述时钟电极，在与连接沟道相邻的一侧，比其对一侧有较大的宽度。

3、如权利要求2所述的电荷耦合器件，其特征是，所述的时钟电极是梯形。

4、如权利要求1到3中任何一项所述的电荷耦合器件，其特征是，两个相邻电荷传输沟道由n相器件构成，而第一电荷传输沟道的n个电极的每一组，包含一个电荷存贮电极，该电极相应于连接沟道而且该电极至少在邻近连接沟道的一侧比同一组中维持电荷存贮的电极有较大的宽度，其维持电荷存贮电极有比较相等的宽度。

5、如前述权利要求中任何一项权利要求所述的电荷耦合器件，其特征是，第一和第二电荷传输沟道构成二维图象传感器中的读出寄存器。

Images