CN103703688A - 多层时间交错型模/数转换器(adc) - Google Patents

Abstract

一种射频RF接收器可包括：第一取样模块，其可操作以在第一层级中以特定主要取样速率进行取样；多个第二层级取样模块，其中所述多个第二层级取样模块中的每一者可操作以在第二层级中以与所述主要取样速率相比减小的第二取样速率对所述第一层级的输出进行取样；及多个第三层级模块，其各自包括多个第三级取样子模块及多个对应模／数转换ADC子模块，所述多个第三级取样子模块可操作而以与所述第二取样速率相比减小的第三取样速率进行取样。

Description

多层时间交错型模/数转换器(ADC)

优先权主张

本专利申请案参考2011年6月3日提出申请的第61／493,368号美国临时申请案、主张所述美国临时申请案的优先权且主张所述美国临时申请案的权益。

上述申请案特此以全文引用的方式并入本文中。

以引用的方式并入

本申请案还参考：

2012年3月14日提出申请的第61／610,550号美国临时专利申请案；

2011年1月18日提出申请的第61／433,933号美国临时专利申请案；及

2012年1月16日提出申请的第13／351,071号美国专利申请案。

上述申请案中的每一者特此以全文引用的方式并入本文中。

联邦政府资助的研究或开发

[不适用]。

[缩微胶片／版权参考]

[不适用]。

背景技术

通信通常包含经由无线及／或有线连接而发射或接收模拟信号。模拟信号可用于载运数据(例如，内容)，所述数据可使用模拟或数字调制方案而嵌入到模拟信号中。就此来说，对于模拟通信，数据是使用连续变化的模拟信号来传送，且对于数字通信，模拟信号用于根据特定数字化方案而传送离散消息。因此，数字通信信息需要在发射端处执行(除其它外)数／模转换且需要在接收端处执行模／数转换。此些转换可为复杂的、可为耗时的、可需要相当大功率及／或可引入错误或失真。

经由将此些系统与如参考图式在本申请案的剩余部分中所陈述的本发明的一些方面进行比较，所属领域的技术人员将明了常规及传统方法的其它限制及缺点。

发明内容

提供一种用于多层时间交错型模／数转换器(ADC)的系统及／或方法，大致如结合图中的至少一者所展示及／或所描述，如权利要求书中较完全地陈述。

依据以下说明及图式，将更全面地理解本发明的这些及其它优点、方面及新颖特征以及本发明的所图解说明实施例的细节。

附图说明

图1是图解说明可根据本发明的一个或一个以上实施例而使用的示范性电子装置的框图。

图2是根据本发明的代表性实施例的图解说明示范性多层时间交错型模／数转换器(ADC)的框图。

图3是根据本发明的代表性实施例的图解说明供在多层时间交错型模／数转换器(ADC)中使用的示范性第三层模块的框图。

图4是根据本发明的代表性实施例的图解说明供在多层时间交错型信号处理中(例如在ADC操作期间)使用的示范性计时的时序图。

图5是根据本发明的代表性实施例的图解说明示范性多层时间交错型信号处理(例如ADC处理)的流程图。

具体实施方式

本发明的特定实施例可见于用于多层时间交错型模／数转换器(ADC)的方法及系统中。在本发明的各种实施例中，电子装置可在射频(RF)信号的接收期间经配置为多层级时间交错型取样及模／数转换(ADC)方案。此可包括：在第一层级中以特定主要取样速率对输入RF信号进行取样；在第二层级中经由多个第二层级分支对所述第一层级的输出进行取样，其中所述多个第二层级分支中的每一者可以与所述主要取样速率相比可被减小的第二取样速率进行取样；及在第三层级中经由多个第三层级分支中的对应一者处理所述多个第二层级分支的每一输出。就此来说，所述多个第三层级分支中的每一者包括多个子分支，其中所述多个子分支中的每一者经配置而以与所述第二取样速率相比减小的第三取样速率进行取样，且接着应用模／数转换(ADC)。

所述第一层级还可包括(例如)在其中所执行的所述取样之前将低噪声放大应用于输入RF信号。所述第二取样速率及／或所述第三取样速率可通过基于及／或相对于(举例来说)施加于所述第一层级中的时钟信号配置驱动所述多个第二层级分支及／或所述多个第三层级分支的时钟信号而设定。就此来说，举例来说，在所述第二层级期间，可基于所述多个第二层级分支的数目而相对于施加于所述第一层级中的时钟信号的频率减小驱动所述多个第二层级分支的每一时钟信号的频率。举例来说，在所述第三层级期间，对于所述多个第三层级分支中的每一者，可基于所述多个子分支的数目而相对于驱动所述多个第二层级分支中的对应一者的时钟信号的频率减小驱动所述第三层级分支的多个子分支中的每一者的每一时钟信号的频率。可在如基于可适用取样速率而确定的非读取周期期间保持所述第一层级、所述多个第二层级分支及／或所述多个第三层级分支中的所述第三层级子分支的输出信号。可使用接地逻辑来保持所述输出信号。

图1是图解说明可根据本发明的一个或一个以上实施例而使用的示范性电子装置的框图。参考图1，展示电子装置100。

电子装置100可包括可操作以实施本发明的各种方面的适合逻辑、电路、接口及／或代码。就此来说，所述电子装置可支持经由有线及／或无线连接的通信。举例来说，电子装置100可支持多个有线及／或无线接口及／或协议，且可操作以执行所需处理操作以促进信号(例如，RF信号)经由所支持有线及／或无线接口的发射及／或接收。示范性电子装置可包括蜂窝式／智能电话或类似手持装置、平板计算机、桌上型计算机、膝上型计算机、服务器、个人媒体播放器、机顶盒或宽带接收器及／或其它类似装置。可由电子装置100支持及／或使用的示范性无线协议或标准可包括：无线个人区域网络(WPAN)协议，例如蓝牙(IEEE802.15)；无线局域网络(WLAN)协议，例如WiFi(IEEE802.11)；蜂窝式标准，例如2G／2G+(例如，GSM／GPRS／EDGE)及3G／3G+(例如，CDMA2000、UMTS、HSPA)；4G标准，例如WiMAX(IEEE802.16)及LTE；超宽带(UWB)；及／或无线TV／宽带(接入)标准，例如地面及／或卫星TV标准(例如，DVB-T／T2、DVB-S／S2)。可由电子装置100支持及／或使用的示范性有线协议及／或接口可包括以太网(IEEE802.3)、光纤分布式数据接口(FDDI)、综合业务数字网(ISDN)；及／或基于有线的TV／宽带(接入)标准，例如数字用户线(DSL)、电缆数据服务接口规范(DOCSIS)、同轴电缆多媒体联盟(MoCA)。

举例来说，电子装置100可包括主要处理器102、系统存储器104、信号处理模块106、射频(RF)前端108、多个天线110₁到110_N及一个或一个以上有线连接器112。主要处理器102可包括可操作以处理数据及／或控制及／或管理电子装置100的操作及／或其中所执行的任务及／或应用的适合逻辑、电路、接口及／或代码。就此来说，主要处理器102可操作以通过利用(举例来说)一个或一个以上控制信号来配置及／或控制电子装置100的各种组件及／或子系统的操作。举例来说，主要处理器102可使得能够执行可存储于系统存储器104中的应用、程序及／或代码。系统存储器104可包括可使得能够永久性及／或非永久性地存储、缓冲及／或取得可在电子装置100中使用、消耗及／或处理的数据、代码及／或其它信息的适合逻辑、电路、接口及／或代码。就此来说，系统存储器104可包括不同存储器技术，举例来说，包含只读存储器(ROM)、随机存取存储器(RAM)、快闪存储器、固态驱动器(SSD)及／或现场可编程门阵列(FPGA)。举例来说，系统存储器104可存储可包括参数及／或代码的配置数据，所述系统存储器包括软件及／或固件。

信号处理模块106可包括适合逻辑、电路、接口及／或代码以使得能够处理由电子装置100发射及／或接收的信号。信号处理模块106可操作以执行此信号处理操作，如滤波、放大、向上转换／向下转换基带信号、模／数及／或数／模转换、编码／解码、加密／解密及／或调制／解调。

RF前端108可包括可操作以在无线及／或有线通信期间经由多个所支持RF带及／或载体而执行RF发射及／或接收的适合逻辑、电路、接口及／或代码。举例来说，RF前端子系统108可操作以经由多个天线110₁到110_N而执行RF信号的无线通信。多个天线110₁到110_N中的每一者可包括可使得能够在特定带宽内及／或基于特定协议发射及／或接收RF信号的适合逻辑、电路、接口及／或代码。RF前端子系统108可操作以经由多个连接器112执行RF信号的有线通信。有线连接器112可包括可使得能够在特定带宽内及／或基于特定协议(例如，MoCA)经由有线连接而发射及／或接收RF信号的适合逻辑、电路、接口及／或代码。

在操作中，电子装置100可操作以根据所支持的一个或一个以上接口及／或协议而执行有线及／或无线通信。就此来说，电子装置100可操作以使用RF前端108经由所支持有线及／或无线接口而发射及／或接收RF信号及使用信号处理模块106执行所需信号处理操作以促进此发射／接收。由电子装置100发射及／或接收的RF信号可载运与电子装置100中正运行的应用有关的数据。传递到电子装置100／从电子装置100所传递的RF信号可包括模拟信号，其中所传递数据可使用模拟或数字调制方案而嵌入。就此来说，在模拟通信期间，数据可使用连续变化的模拟信号来传送，且在数字通信期间，模拟信号用于根据特定数字化方案而传送离散消息。因此，在数字通信的执行期间，由电子装置100执行的信号处理操作可包括(除其它外)发射侧上的数／模转换及接收侧上的模／数转换。此些转换可为复杂的、可为耗时的、可需要相当大功率及／或可引入错误或失真，尤其在传递甚宽带信号时更是如此。

在本发明的各种实施例中，可(例如)相对于在RF接收期间所执行的取样及模／数转换而利用增强型架构来改进特定信号处理操作期间的性能。举例来说，在RF接收期间(特别对于在此RF接收期间所执行的取样及模／数转换)可使用多层时间交错型架构。就此来说，借助交错型取样及模／数转换，信号(通常甚宽带)可通过使用多个较小子ADC(模／数转换器)而接收及数字化，其中取样正以较低频率进行，且其中子ADC轮流对输入信号进行取样。在根据本发明的方面所实施的多层时间交错型架构中，取样及／或数字化可通过减小或消除计时／取样不匹配错误及／或通过减小用于执行模／数转换的功率或资源要求而进一步增强。举例来说，取样及模／数转换可在多个层(级)中执行，因此使得能够将取样及／或模／数转换划分成多个并行交错的路径，其中这些级及／或并行路径是时间交错的，即，使用互相关的计时方案。就此来说，多层时间交错型架构中的不同层可使用从单个时钟导出且与单个时钟相关的预定时钟相位来计时以同步由不同层或其组件执行的各种操作。

在本发明的一个代表性实施例中，可实施可在单独多层时间交错型前端架构中提供直接RF接收功能的单芯片，所述直接RF接收功能包含所需取样及模／数转换。此单芯片接收器架构可使得能够将整个接收路径集成到单个芯片上，此产生增强的性能(较高带宽及／或较低延时，及／或较好信号完整性)及较低功率消耗，所述接收路径包含RF前端(例如，RF前端108)、基带及数字信号处理(即，信号处理模块106的功能中的至少一些功能)。举例来说，关于图2更详细地描述此。

图2是根据本发明的代表性实施例的图解说明示范性多层时间交错型模／数转换器(ADC)的框图。参考图2，展示RF接收器200。

RF接收器200可包括可操作以执行RF接收及／或与其相关的处理操作的适合逻辑、电路、代码及／或接口。就此来说，RF接收器200可并入有单芯片接收器架构，其中整个接收路径可集成到单个芯片上，所述单个芯片可直接提供各种RF接收相关功能，例如，包括接收RF(模拟)信号(例如，经由天线或基于有线的连接器)、放大、取样及模／数转换(如果需要)以及所需信号处理(例如，基带／通带处理及／或数字信号处理)中的至少一些处理。

在本发明的代表性实施例中，RF接收器200可经配置而以单独多层时间交错型方式提供取样及模／数转换。举例来说，RF接收器200可提供模／数转换(ADC)。就此来说，当所接收(模拟)信号包括经数字调制通信时，RF接收器200可操作以执行模／数转换以使得能够基于模拟信号的取样而产生数字信号，其中样本序列(即，离散时间信息序列)可基于所接收模拟信号而确定及／或产生。举例来说，信号取样可通过以如由可适用取样速率确定的特定周期性间隔来读取连续输入模拟信号的值而实现。在本发明的方面中，RF接收器200可实施或配置为多层时间交错型模块。就此来说，RF接收器200可经配置以在多个层(级)(例如第一层210、第二级220及第三级230)中执行(举例来说)取样及模／数转换。

第一级210可包括低噪声放大器(LNA)212、第一(1st)级追踪与保持(T／H)块214及缓冲器216。LNA212可包括可操作以放大弱RF信号(例如经由天线无线地接收或经由有线连接接收的RF信号)的适合逻辑、电路、代码及／或接口以减小及／或防止在RF信号的接收期间的噪声。

第一级T／H块214可包括可操作而以特定取样速率直接对输入到T／H214中的信号进行取样的适合逻辑、电路、代码及／或接口。就此来说，举例来说，第一级T／H块214可经配置以通过仅以如基于取样速率而确定的特定周期性间隔来读取输入信号而对模拟(连续)输入信号进行取样，同时以其它方式阻挡输入信号的传递。就此来说，第一级T／H块214可利用切换逻辑来关断输入信号在读取点之间的传递，且在关断输入信号时，(例如)通过使用接地逻辑而追踪输出并使输出保持恒定。第一级T／H块214的操作可经控制以仅在断言时钟信号时(例如)通过接通输入信号的传递(并对其进行取样)而基于时钟信号来关断输入信号的传递。举例来说，在断言时钟信号时，可(经由切换逻辑)连接输入及输出端口，且可追踪输入信号。另一方面，在解除断言时钟时，输入信号可被取样及保持。就此来说，可关断输入信号穿过第一级T／H块214的传递，且可(例如)通过使用接地逻辑将第一级T／H块214的输出设定为逻辑“0”而以特定预定值来追踪与保持输出信号。

缓冲器216可包括可操作以将信号从耦合到其输入端口的组件／电路缓冲及传送到耦合到其输出端口的组件／电路的适合逻辑、电路、代码及／或接口。缓冲器214的使用还可允许通过输出所连接组件而阻挡到输入所连接组件的不期望效应(例如，加载)。缓冲器216可为不具有增益的单位增益缓冲器，且此些信号传送缓冲器216是不变地进行传送的。

第二级220可包括多个分支(例如，N个分支，其中“N”为非零自然数)。每一分支可包括第二(2nd)级追踪与保持(T／H)块222_x及第二级缓冲器224_x(其中x采用1与N之间的值)。每一第二级T／H块222_x可大致类似于第一级T／H块214；且每一第二级缓冲器224_x可大致类似于缓冲器216。然而，用于第二级T／H块222₁到222N中的每一者的时钟信号可为不同的。就此来说，第二级T／H块222₁到222_N的时钟信号可根据确保RF接收器200的多层时间交错型操作的适当功能的特定时钟移位方案而配置。下文较详细地描述此。

第三级230可包括多个第三(3rd)层模块232₁到232N。就此来说，第二级220的分支中的每一者可(例如，经由对应第二级缓冲器224_x)耦合到第三层模块232₁到232N中的对应一者。每一第三层模块232_x可包括可操作以执行取样及模／数转换的适合逻辑、电路、代码及／或接口。在本发明的实施例中，第三层模块232₁到232_N中的每一者可包括多个子ADC(模／数转换器)模块以使得能够(举例来说)并行地设置及使用多个取样及数字化路径。举例来说，每一第三层模块232_x可包括M个子ADC，其中M为非零自然数。因此，RF接收器200可包括N×M个子ADC模块(且因此，N×M个相异及并行取样／数字化路径)。

RF接收器200还可并入有数字信号处理(DSP)240的至少一部分以支持单芯片接收器架构。就此来说，DSP块240可包括可操作以执行数据在通信操作期间的计算密集性处理的适合逻辑、电路、代码及／或接口。举例来说，DSP块240可操作以编码、解码、调制、解调、加密、解密、加扰、解扰及／或以其它方式处理可载运于所发射或所接收信号中的数据。DSP块240可经配置以基于在传递信号(载运数据)中正使用的接口的类型及／或特性而选择、应用及／或调整调制方案、错误译码方案及／或数据速率。

在操作中，RF接收器200可经配置以利用多层交错型方案来执行RF信号的接收期间的取样及模／数转换(ADC)。举例来说，在(例如，经由天线110₁到110_N或有线连接112)接收RF信号之后，可经由第一层210、第二层220及第三层230而处理RF信号。此外，在一些实施方案中(例如，在RF接收器200实施为单个芯片上的全RF路径时)，RF接收器200还可操作以在完成取样及ADC处理之后执行至少一些数字处理。就此来说，在第一层210期间，在RF输入信号首先被LNA212接收及上调增益之后，LNA212的输出可接着经由可经配置以应用特定取样速率(例如，F_S)的第一级T／H块214而直接进行取样。经取样信号可接着使用缓冲器216(其可为(例如)单位增益缓冲器)来缓冲，此可用于控制第一层210的输出到下一层(即，第二层220)上的传递。

在第二层220期间的处理可包括经由第二级T／H块222₁到222_N进行取样。就此来说，第二级T／H块222₁到222_N可轮流对经由缓冲器216缓冲的信号进行重新取样。就此来说，根据多层时间交错型实施方案，第二级T／H块222₁到222_N中的每一者可经配置而以减小的速率进行取样。第二级T／H块222₁到222_N可经配置而以速率F_S／N进行取样。就此来说，可选择及／或配置应用于第二层220中的取样速率，使得在任何时间间隔期间经由第二级T／H块222₁到222_N而产生的样本的数目可匹配经由第一层210而获得的样本的数目，例如，针对经由第二层220(经由全部N个第二级T／H块222_x)的每一取样循环，将存在经由第一级T／H块214读取的N个样本。此外，第二级T／H块222₁到222_N中的每一者可经配置以在取样读取之间以特定预定值(例如，使用接地逻辑的逻辑“0”)保持其输出。可再次经由对应第二级缓冲器224_x而缓冲每一第二级T／H块222_x的输出，此可用于控制第二层220的输出(N个)到下一层(即，第三层230)上的传递。

在第三层230期间的处理可包括执行第三级取样，接着为经由第三层模块232₁到232_N中的每一者的模／数取样。就此来说，第三层模块232₁到232_N中的每一者可进一步并入有多个分支(例如，M个)的使用，所述多个分支中的每一者可操作以(经由T／H块)执行取样及经由子ADC模块执行模／数转换。图3中较详细地展示了此情况。因此，在第三层230的末尾处，可从所有时间交错型子ADC模块获得总共N×M个数字代码，所述数字代码(数字输出)可接着重新组合成可以全取样速率F_S运行的总数字输出。总数字输出最后可由DSP块240滤波及／或解码以提取所要信号(或由其载运的数据)。

图3是根据本发明的代表性实施例的图解说明供在多层时间交错型模／数转换器(ADC)中使用的示范性第三层模块的框图。参考图3，展示第三层模块300，举例来说，所述第三层模块可对应于图2的第三层模块232₁到232_N中的每一者。

第三层模块300可包括多个分支(例如，M个分支，其中“M”为非零自然数)。每一分支可包括第三(3rd)级追踪与保持(T／H)块302_y及子ADC模块304_y(其中y采用1与M之间的值)。举例来说，每一第三级T／H块302_y可大致类似于图2的第一级T／H块214。然而，用于第三级T／H块302₁到302_M中的每一者的时钟信号可为不同的。就此来说，第三级T／H块302₁到302_M的时钟信号可根据RF接收器200中所实施的时钟移位方案而配置，借此第一级T／H块214、第二级T／H块222₁到222_N及第三级T／H块302₁到302_M中的每一者可基于对应特定时钟移位而具有所指派的唯一时钟信号。

每一子ADC模块304_y可包括可操作以将(如从对应第三级T／H块302_y所接收的)样本模拟为对应数字代码的适合逻辑、电路、代码及／或接口。子ADC模块304_y可根据可基于RF接收器200中所实施的计时方案而确定及／或配置的特定速率而执行转换。

在操作中，在(例如)经由RF接收器200的RF接收期间的多层时间交错型取样及ADC方案期间可使用第三层模块300。举例来说，在第三层230处理(例如，对应于第三层模块232₁到232_N)期间可使用多个第三层模块300。就此来说，第三层模块232₁到232_N的第三级T／H块302₁到302_M(即，N×M个第三级T／H块)可轮流对第二级分支的输出进行重新取样，此可在第二级缓冲器224₁到224_N中以进一步减小的速率(例如，F_S／N／M)缓冲。就此来说，可选择及／或配置应用于第三层230中的取样速率，使得在任何时间间隔期间经由第三级T／H块而产生的样本(例如，全部N×M个样本)的数目可匹配在所述时间间隔内经由第一层210及第二层220中的每一者而获得的样本的数目，例如，在对应于所有第三级T／H块(例如，所有N×M个样本)的全循环的时间间隔期间，可存在(针对总共N×M个样本)经由N个第二层分支中的每一者而读取的M个样本及经由第一级T／H块214而读取的N×M个样本。与其它T／H块一样，第三级T／H块302_y中的每一者可经配置以在取样读取之间以特定预定值(例如，使用接地逻辑的逻辑“0”)保持其输出。每一第三级T／H块302_y的经取样输出可被传递到对应子ADC模块304_y上，此可将模拟样本转换为数字代码。每一第三级T／H块302_y可粗略地具有(N-1)／F_S时间来完全解决所要输入信号。每一子ADC模块304_y可粗略地具有(NM-N-1}／F_S时间来处理模拟样本。

RF信号从LNA的直接取样的使用可移除使用特定组件(例如否则可能需要的混合器及可调谐频率合成器)的需要，因此节省电力及面积且简化系统设计。根据本发明的方面，前端架构可允许使大数目个子ADC模块时间交错，所述子ADC模块可以相对低速及低功率运行以形成能够以高(>GHz)取样速率运行且适合于RF取样的极高速ADC。与使在前面的多个T／H级时间交错的架构相比，所描述架构可允许最初采用单个T／H级，此可使得能够避免由时间交错型T／H级之间的取样时间不匹配及带宽不匹配引起的错误。与使一个平面层中的大数目个子ADC模块时间交错的架构相比，根据本发明的方面的所描述架构可采用多层时间交错结构，所述多层时间交错结构减小单位增益缓冲器需要驱动的每一层中的T／H级或子ADC模块的数目，因此放松针对缓冲器的否则非常严格的设计要求(例如，速度及功率)。多层时间交错结构还可增加第三层中的T／H级的可用解决时间，因此放松针对T／H电路的设计要求，由于第二层T／H已以低得多的速率(例如，F_S／N)对输入进行取样，因此第三层中的每一T／H级可接收仅在F_S／A／的速率方面做出改变的信号。

图4是根据本发明的代表性实施例的图解说明供在多层时间交错型信号处理中(例如在ADC操作期间)使用的示范性计时的时序图。参考图4，展示对应于多层时间交错型取样及模／数转换(ADC)操作中的三个不同层的时钟信号时序及／或移位的时序图410、420及430。

时序图410展示针对第一层(例如针对RF接收器200的第一层210)的时钟时序。就此来说，适用于(举例来说)第一层210的第一级T／H块214的时钟信号(即，时钟信号

)可经配置以具有可等于取样速率F_S的断言速率F_Clk(即，断言时钟信号的频率)。换句话说，第一层210的第一级T／H块214的计时信号可经配置使得第一级T／H块214可以确切地取样速率F_S对输入信号进行取样。

时序图420展示针对第二层(例如针对RF接收器200的第二层220)的时钟时序。就此来说，可以减小的断言速率F_Clk来设定针对第二层220的N个分支中的每一者的时钟信号(即，时钟信号

到

)，举例来说，所述断言速率F_Clk可设定为F_S／N，且其中将每一时钟信号移位使得对应组件(即，第二级T／H块222_x)将仅是在任何既定点处被接通及(重新)取样的块。换句话说，针对RF接收器200的第二层220的计时信号经配置使得在由第一层210的第一级T／H块214执行的每N个样本序列内，第二层220的N个第二级T／H块222_x中的每一者将执行输入信号的单个重新取样。

时序图430展示针对第三层(例如针对RF接收器200的第三层230)的时钟时序。就此来说，针对第三层模块(例如，232₁到232N)中的每一者的时钟信号可基于第二层220的对应分支而设置(例如，同步到对应第二层分支的时钟的断言)，且经配置以允许在对应第二层分支的时钟的两个连续断言之间经由第三层模块的所有分支对输入信号进行重新取样。举例来说，时序图430展示针对可(经由对应第二级缓冲器224₁)耦合到第二级T／H块222₁的第三层模块232₁的计时时序。就此来说，可以进一步减小的断言速率F_Clk来设定针对第三层模块232₁的M个分支中的每一者的时钟信号(即，时钟信号

到

)，举例来说，所述减小的断言速率F_Clk可设定为F_S／N／M，且其中将每一时钟信号移位使得对应组件(即，第三级T／H块302_y)将仅是在任何既定点处被接通且(重新)取样的块。换句话说，针对第三层模块232₁的计时信号可经配置使得在由第二层220的对应第二级T／H块222₁执行的每M个样本序列内，第三层模块232₁的M个第三级T／H块302_y中的每一者将执行输入信号的单个重新取样。

因此，RF接收器200的计时可经配置使得针对由第一层210的第一级T／H块214执行的每一N×M个连续样本，第三层230的N个第二级T／H块222_x中的每一者将对输入信号进行仅M次(重新)取样，且第三层230的N×M个第三级T／H块302_x，y中的每一者将进行仅一次重新取样。

图5是根据本发明的实施例的图解说明示范性多层时间交错型信号处理(例如ADC处理)的流程图。参考图5，举例来说，展示包括针对(例如)RF接收器200中的多层时间交错型模／数转换的多个示范性步骤的流程图500。

在步骤502中，可接收RF(模拟)信号。在步骤504中，可配置用于应用多层时间交错型取样及模／数转换(ADC)的时序／计时方案。就此来说，举例来说，配置计时方案可包括基于第一取样级的计时信号而产生针对适用于输入信号的后续取样级的计时信号，大致如关于图2到4所描述。在步骤506中，可执行第一级处理。此可包括在所接收(输入)RF信号处执行低噪声放大、以FS速率进行取样(以及追踪与保持取样读取之间的输出)及缓冲取样(或所追踪／所保持)输出，之后将所述输出传送到下一(第二)级。

在步骤508中，可执行第二级处理。此可包括经由多个(例如，N个)不同分支而同时处理由第一级处理产生的信号。就此来说，举例来说，每一第二级分支处理可包括以减小的速率(例如，以F_S／N)对第一级处理的输出进行取样(以及追踪与保持取样读取之间的输出)，及缓冲经取样(或所追踪／所保持)输出，之后将所述输出传送到下一(第三)级。

在步骤510中，可执行第三级处理。此可包括在对应第三级分支(例如，RF接收器200的第三层模块232₁到232_N中的一者)中处理由第二级的多个分支(例如，N个)产生的信号中的每一者。就此来说，经由每一第三级分支的处理可包括将第三级分支输入的交错应用到多个不同子分支(例如，M个)中，其中每一子分支处理包括(举例来说)以减小的速率(例如，以F_S／N／M)对对应第二级处理分支进行取样(以及追踪与保持取样读取之间的输出)，接着为经由对应子ADC模块的模／数转换(ADC)。换句话说，到第三级处理的结束为止，在3个交错的取样级之后应用总共N×M个子ADC模块。

本发明的各种实施例可包括一种用于多层时间交错型模／数转换器(ADC)的方法及系统。[具有元件符号的权利要求书]。

本发明的其它实施例可提供非暂时计算机可读媒体及／或存储媒体及／或非暂时机器可读媒体及／或存储媒体，所述媒体上存储有具有可由机器及／或计算机执行的至少一个代码段的机器代码及／或计算机程序，借此致使机器及／或计算机执行如本文中所描述的步骤以用于借助IM3取消而改进放大器的线性。

因此，本发明可以硬件、软件或硬件及软件的组合而实现。本发明可在至少一个计算机系统中以集中式方式实现，或在不同元件分散跨越几个互连计算机系统的情况下以分布式方式实现。经调适以用于实施本文中所描述的方法的任何种类的计算机系统或其它系统均是适合的。硬件及软件的典型组合可为具有在被加载及执行时控制计算机系统的计算机程序的通用计算机系统，使得其实施本文中所描述的方法。

本发明还可嵌入计算机程序产品中，所述计算机程序产品包括实现本文中所描述的方法的实施方案的所有特征，且在被加载于计算机系统中时，能够实施这些方法。本上下文中的计算机程序意指打算致使具有信息处理能力的系统直接或在以下操作中的任一者或两者之后执行特定功能的指令集的呈任何语言、代码或符号形式的任何表达：a)转换为另一语言、代码或符号；b)以不同材料形式进行复制。

虽然已参考特定实施例描述本发明，但所属领域的技术人员将理解，在不背离本发明的范围的情况下，可做出各种改变且可替代等效物。另外，在不背离本发明的范围的情况下，可对本发明的教示做出许多修改以适应特定情况或材料。因此，本发明打算不限于所揭示的特定实施例，但本发明将包含属于所附权利要求书的范围内的所有实施例。

Claims (20)

1.一种方法，其包括：

在电子装置中：

在第一层级中以特定主要取样速率对输入RF信号进行取样；

在第二层级中经由多个第二层级分支对所述第一层级的输出进行取样，其中所述多个第二层级分支中的每一者以与所述主要取样速率相比减小的第二取样速率进行取样；及

在第三层级中经由多个第三层级分支中的对应一者处理所述多个第二层级分支的每一输出，其中所述多个第三层级分支中的每一者包括多个子分支，且所述多个子分支中的每一者：

以与所述第二取样速率相比减小的第三取样速率进行取样；及

应用模／数转换ADC。

2.根据权利要求1所述的方法，其包括在所述第一层级中对所述输入RF信号应用低噪声放大。

3.根据权利要求1所述的方法，其包括通过基于及／或相对于施加于所述第一层级中的时钟信号配置驱动所述多个第二层级分支及／或所述多个第三层级分支的时钟信号而设定所述第二取样速率及／或所述第三取样速率。

4.根据权利要求3所述的方法，其包括基于所述多个第二层级分支的数目而相对于施加于所述第一层级中的所述时钟信号的频率减小驱动所述多个第二层级分支的每一时钟信号的频率。

5.根据权利要求4所述的方法，其包括针对所述多个第三层级分支中的每一者，基于所述多个第三层级分支中的所述一者的多个子分支的数目而相对于驱动所述多个第二层级分支中的对应一者的时钟信号的频率减小驱动所述多个子分支中的每一者的每一时钟信号的频率。

6.根据权利要求1所述的方法，其包括在如基于可适用取样速率而确定的非读取周期期间保持所述第一层级、所述多个第二层级分支及所述多个第三层级分支的所述第三层级子分支中的每一者的输出信号。

7.根据权利要求6所述的方法，其包括使用接地逻辑来保持所述输出信号。

8.一种系统，其包括：

供在电子装置中使用的一个或一个以上电路，所述一个或一个以上电路可操作以：

在第一层级中以特定主要取样速率对输入RF信号进行取样；

在第二层级中经由多个第二层级分支对所述第一层级的输出进行取样，其中所述多个第二层级分支中的每一者以与所述主要取样速率相比减小的第二取样速率进行取样；及

在第三层级中经由多个第三层级分支中的对应一者处理所述多个第二层级分支的每一输出，其中所述多个第三层级分支中的每一者包括多个子分支，且每一子分支：

以与所述第二取样速率相比减小的第三取样速率进行取样；及

应用模／数转换ADC。

9.根据权利要求8所述的系统，其中所述一个或一个以上电路可操作以在所述第一层级中对所述输入RF信号应用低噪声放大。

10.根据权利要求8所述的系统，其中所述一个或一个以上电路可操作以通过基于及／或相对于施加于所述第一层级中的时钟信号配置驱动所述多个第二层级分支及／或所述多个第三层级分支的时钟信号而设定所述第二取样速率及／或所述第三取样速率。

11.根据权利要求10所述的系统，其中所述一个或一个以上电路可操作以基于所述多个第二层级分支的数目而相对于施加于所述第一层级中的所述时钟信号的频率减小驱动所述多个第二层级分支的每一时钟信号的频率。

12.根据权利要求11所述的系统，其中所述一个或一个以上电路可操作以针对所述多个第三层级分支中的每一者，基于所述多个第三层级分支中的所述一者的多个子分支的数目而相对于驱动所述多个第二层级分支中的对应一者的时钟信号的频率减小驱动所述多个子分支中的每一者的每一时钟信号的频率。

13.根据权利要求8所述的系统，其中所述一个或一个以上电路可操作以在如基于可适用取样速率而确定的非读取周期期间保持所述第一层级、所述多个第二层级分支及所有第三层级子分支中的每一者的输出信号。

14.根据权利要求13所述的系统，其中所述一个或一个以上电路可操作以基于接地逻辑而保持所述输出信号。

15.一种系统，其包括：

射频RF接收器，其实施于单个芯片上，所述RF接收器包括：

第一取样模块，其可操作以在第一层级中以特定主要取样速率对输入RF信号进行取样；

多个第二层级取样模块，其中所述多个第二层级取样模块中的每一者可操作以在第二层级中以与所述主要取样速率相比减小的第二取样速率对所述第一层级的输出进行取样；

多个第三层级取样模块，其中：

所述多个第三层级取样模块中的每一者可操作以在第三层级中以与所述第二取样速率相比减小的第三取样速率进行取样；且

所述多个第三层级取样模块配置成多个子组，所述多个子组中的每一者对应于所述多个第二层级取样模块中的一者；及

多个第三层级模／数转换ADC模块，其中所述ADC模块中的每一者与所述多个第三层级取样模块中的特定一者相关联。

16.根据权利要求15所述的系统，其中所述RF接收器包括用于在所述第一层级中放大所述输入RF信号的低噪声放大器。

17.根据权利要求15所述的系统，其中所述RF接收器包括用于缓冲所述第一层级的输出的缓冲器及／或多个第二层级缓冲器，其中所述多个第二层级缓冲器中的每一者可操作以缓冲所述多个第二层级取样模块中的对应一者的输出。

18.根据权利要求15所述的系统，其中所述RF接收器可操作以通过相对于驱动所述第一取样模块的时钟信号配置驱动所述多个第二层级取样模块及／或所述多个第三层级取样模块的时钟信号而设定所述第二取样速率及／或所述第三取样速率。

19.根据权利要求18所述的系统，其中所述RF接收器可操作以：

基于所述多个第二层级取样模块的数目而相对于驱动所述第一取样模块的所述时钟信号的频率减小驱动所述多个第二层级取样模块的时钟信号中的每一者的频率；及

针对所述多个第三层级取样模块中的每一者，基于所述多个子组中的包括所述多个第三层级取样模块中的所述一者的一子组而相对于驱动所述多个第二层级分支中的与所述多个子组中的所述子组相关联的一第二层级分支的时钟信号的频率减小驱动所述多个第三层级取样模块中的所述一者的时钟信号的频率。

20.根据权利要求15所述的系统，其中所述RF接收器可操作以执行所述多个第三层级ADC模块的输出的数字处理中的至少一些数字处理，所述数字处理包括滤波及解码以提取所要信号或数据。

Images